ARCHITEKTURA KOMPUTERWPrzy opisywaniu systemw komputerowych czsto czynione jest rozrnienie midzy architektur komputera a jego organizacj. Architektura komputera odnosi si do tych atrybutw systemu, ktre s widzialne dla programisty. Innymi sowy, atrybuty te maj bezporedni wpyw na logiczne wykonywanie programu. Organizacja komputera odnosi si do jednostek operacyjnych i ich pocze, ktre stanowi realizacj specyfikacji typu architektury. Przykadami atrybutw architektury s: lista rozkazw, liczba bitw wykorzystywanych do prezentacji rnych typw danych (np. liczb czy znakw), mechanizmy wejcia-wyjcia oraz metody adresowania pamici. Do atrybutw organizacyjnych nale rozwizania sprztowe niewidzialne dla programisty, takie jak sygnay sterujce, interfejsy midzy komputerem a urzdzeniami peryferyjnymi oraz wykorzystywana technologia pamici.

KLASYFIKACJA KOMPUTERWMikrokomputery:

Wczesne mikrokomputery, m.in. SOL-20 (grna pka, po prawej), MITS Altair 8800 (druga pka, po lewej), TV Typewriter (trzecia pka, w rodku) i Apple I (w gablocie po prawej).

Wspczesne mikrokomputery.

Systemy oparte o mikroprocesory o niewielkich rozmiarach; okrelenie to byo uywane powszechnie w latach 70-tych i 80-tych, wyparte przez termin komputery osobiste, cho obecnie wiele innych urzdze podpada pod definicj mikrokomputera. Podstawowe elementy mikrokomputerw to jednostka centralna (mikroprocesor), ukad wejcia-wyjcia i pami. Za komunikacj odpowiadaj szyny sterujce, adresowe i danych.

Komputery centralne mainframe: Przeznaczone do realizacji zoonych oblicze, w tym jednoczesnej obsugi kilkuset uytkownikw. Istot tych komputerw jest wysoka niezawodno, stosowane s do obsugi tzw. aplikacji krytycznych, w ktrych oczekuje si cigoci dziaania banki, instytucje rzdowe itp. Wydajno tych komputerw mierzona jest w MIPS-ach (miliony operacji na sekund).

IBM Z10 Mainframe

Superkomputery:

Cray-2

Przeznaczone do oblicze naukowo technicznych. Wysok moc obliczeniow uzyskuje si m.in. przez wprowadzenie przetwarzania rwnolegego. Do budowy stosowano nawet tysice standardowych procesorw, obecnie najczciej s to wieloprocesorowe klastry poczone sieciami o wysokiej przepustowoci. Zastosowania: modelowanie moleku, przewidywanie pogody, modelowanie syntezy jdrowej, genetyka itp. Wydajno mierzona we FLOPS-ach (ilo operacji zmiennoprzecinkowych na sekund).

Systemy wbudowane - systemy komputerowe specjalnego przeznaczenia, ktre staj si integraln czci obsugiwanego przez nie sprztu. System wbudowany spenia okrelone wymagania, zdefiniowane do zada ktre ma wykonywa. Nie mona nim wic nazywa typowego, wielofunkcyjnego komputera osobistego. Kady system wbudowany oparty jest na mikroprocesorze (lub mikrokontrolerze), zaprogramowanym do wykonywania ograniczonej iloci zada, lub nawet do jednego.Modem/Router Netgear ADSL. Oznaczone czci to midzy innymi: mikroprocesor (4), RAM (6), oraz FLASH (7).

Mikrokontroler: System mikroprocesorowy zrealizowany w postaci pojedynczego ukadu scalonego, zawierajcego jednostk centraln (CPU), pami RAM oraz na og pami programu, rozbudowane ukady wejcia-wyjcia, opcjonalne magistrale adresw i danych. Okrelenie mikrokontroler pochodzi od gwnego obszaru zastosowa, jakim jest sterowanie urzdzeniami elektronicznymi.Schemat mikrokontrolera MIPS PIC32

Przykady urzdze, w ktrych stosuje si systemy wbudowane: ukady sterujce prac silnika samochodowego i ABS, komputery pokadowe, sprzt medyczny, w tym midzy innymi: monitory holterowskie, sprzt pomiarowy, w tym midzy innymi: oscyloskopy, analizatory widma, bankomaty i podobne urzdzenia ATM, kuchenki mikrofalowe, zmywarki, telefony komrkowe i centrale telefoniczne, drukarki, kserokopiarki, kalkulatory, sprzt komputerowy, w tym midzy innymi: dyski twarde, napdy optyczne, routery, serwery czasu i firewalle. PYTANIE: W systemach wbudowanych: (a) Starannie dobieramy wydajno procesora unikajc przewymiarowania (TAK) (b) Czsto wykorzystujemy mikrokontrolery (TAK) (c) Nie stosujemy systemw z magistrala (NIE)

KLASYFIKACJE ARCHITEKTUR KOMPUTEROWYCHTaksonomia Flynna jest klasyfikacj architektur komputerowych zaproponowan w latach szedziesitych XX wieku przez Michaela Flynna. Zakada, e komputer jest urzdzeniem przetwarzajcym strumienie danych na podstawie strumieni instrukcji. Klasyfikacja opiera si na liczbie przetwarzanych strumieni danych i strumieni rozkazw. W taksonomii tej wyrnia si cztery grupy: SISD (Single Instruction, Single Data) - przetwarzany jest jeden strumie danych przez jeden wykonywany program. Jest to architektura klasycznego komputera sekwencyjnego, zawierajcego jeden procesor i jeden blok pamici operacyjnej. Przykadem architektury klasy SISD jest najbardziej rozpowszechniona architektura uniprocesor von Neumanna. SIMD (Single Instruction, Multiple Data) - przetwarzanych jest wiele strumieni danych przez jeden wykonywany program - tzw. komputery wektorowe. MISD (Multiple Instruction, Single Data) - wiele rwnolegle wykonywanych programw przetwarza jednoczenie jeden wsplny strumie danych. W zasadzie jedynym zastosowaniem s systemy wykorzystujce redundancj (wielokrotne wykonywanie tych samych oblicze) do minimalizacji bdw. MIMD (Multiple Instruction, Multiple Data) - rwnolegle wykonywanych jest wiele programw, z ktrych kady przetwarza wasne strumienie danych - przykadem mog by komputery wieloprocesorowe. Ze wzgldu na sposb organizacji pamici i wykonywania programu wyrniamy: Architektura von Neumanna przedstawiona w 1945 roku przez Johna von Neumanna:

Polega na cisym podziale komputera na trzy podstawowe czci: procesor (w ramach ktrego wydzielona bywa cz sterujca oraz cz arytmetyczno-logiczna) pami komputera (zawierajca dane i sam program) urzdzenia wejcia/wyjcia

Podstawowe zasady architektury von Neumanna: 1. Wsplna pami programu i danych. 2. Liniowa struktura adresowania pamici. 3. Sposb przechowywania danych i instrukcji jest identyczny. 4. Sekwencyjne wykonanie rozkazw. 5. Zmiana zawartoci pamici przez wykonywany program. 6. Jedna magistrala transmisyjna pomidzy procesorem a pamici. Architektura Harwardzka nazwa pochodzi od nazwy komputera Harward Mark I, zaprojektowanego przez Howarda Aikena, w ktrym pami instrukcji stanowia tama dziurkowana, za pami danych elektromechaniczne liczniki.

Harward Mark I

W odrnieniu od architektury von Neumanna, pami danych programu jest oddzielona od pamici rozkazw. Prostsza (w stosunku do architektury von Neumanna) budowa przekada si na wiksz szybko dziaania - ten typ architektury jest czsto wykorzystywany w procesorach sygnaowych oraz przy dostpie procesora do pamici cache. Separacja pamici danych od pamici rozkazw sprawia, e architektura harwardzka jest obecnie powszechnie stosowana w mikrokomputerach jednoukadowych. PYTANIE: Architektura Harwardzka charakteryzuje sie tym, ze: (a) Program i dane przechowywane s w oddzielnych pamiciach (TAK) (b) Program i dane przechowywane s we wsplnej pamici (NIE) (c) Zawsze wystpuje pami podrczna (NIE) Zmodyfikowana Architektura Harwardzka (mieszana) czy w sobie cechy architektury harwardzkiej i architektury von Neumanna: W architekturze tej oddzielone s pamici danych i rozkazw, lecz wykorzystuj one wspln magistral danych i adresow. Cz pamici instrukcji moe zawiera stae dane, np. acuchy znakw, ktre mog by przesyane bezporednio do procesora z pominiciem pamici na dane - zapewnia to oszczdno tej pamici. Dodatkowo w architekturze tego typu istniej odpowiednie poczenia i instrukcje umoliwiajce przesyanie danych z pamici instrukcji do pamici danych.

ARCHITEKTURA MIKROPROCESORA

Magistrala danych: suy do przesyania informacji pomidzy doczonymi do niej elementami architektury, czy wewntrzne bloki procesora oraz integruje procesor z otoczeniem, do pocze z elementami zewntrznymi wymagany jest bufor danych umoliwiajcy dostosowanie parametrw elektrycznych i czasowych sygnau z procesora do otoczenia (zwykle wolniejszego), Szeroko magistrali jest jednym z podstawowych parametrw mikroprocesora (8,16,32,64). Rejestry: szybkie adresowalne pamici o niewielkiej pojemnoci, ich liczba w komputerze jest rna zwykle od kilku do kilkudziesiciu, mog mie przypisane okrelone funkcje (rejestry dedykowane), zwykle stosuje si kombinacj rejestrw uniwersalnych z dedykowanymi, s najszybszymi elementami pamici w komputerze. Akumulator: rejestr o szczeglnym przeznaczeniu, suy do przesyania danych z i do pamici, bierze udzia w wykonywaniu operacji arytmetycznych i logicznych. Jednostka arytmetyczno logiczna: przeznaczona do wykonania wszystkich operacji arytmetycznych i logicznych realizowanych przez procesor, zwykle operacja procesora sprowadza si na zaadowaniu do akumulatora i rejestrw pomocniczych stanw pewnych komrek pamici, przetworzeniu tych stanw w ALU, przekazaniu wyniku do akumulatora,

wykonanie operacji arytmetycznej powoduje wygenerowanie znacznika wyniku przekazywanego do rejestru stanu (umoliwia to podjcie przez programist dziaa, szczeglnie w przypadku otrzymania nieprawidowych wynikw dzielenie przez 0, przekroczenie pojemnoci danych itp.). Licznik rozkazw mikroprocesor sterowany jest sekwencj rozkazw rozmieszczonych w adresowalnej pamici konieczne jest zatem wskazywanie w trakcie wykonywania programu adresu kolejnego rozkazu, licznik rozkazw jest dedykowanym rejestrem o rozmiarze identycznym jak magistrala adresowa i zawiera wspomniany adres nastpnego rozkazu, zwykle rozkazy znajduj si w kolejnych komrkach pamici i wtedy licznik rozkazw jest zwikszany o 1, program moe rwnie zawiera informacj, e nastpny rozkaz znajduje si gdzie indziej; wtedy licznik rozkazw jest ustawiany na zadan warto i wykonywana jest tzw. instrukcja skoku. Wskanik stosu jedn z podstawowych funkcji programw jest moliwo wywoania podprogramw, ktre przejmuj na pewien czas zasoby mikroprocesora, stan rejestrw procesora sprzed wywoania podprogramu jest gromadzony w pamici w strukturze danych typu stos, a po wywoaniu podprogramu jest odzyskiwany, stos jest standardowo przechowywany w pamici zewntrznej, w mikroprocesorze znajduje si wskanik stosu pokazujcy pocztkowy adres stosu w pamici. Rejestr rozkazw kade polecenie programu jest przechowywane w pamici i przed wykonaniem musi zosta przeniesione do procesora, gdzie zostanie wykonane po wstpnej obrbce (okrelenie jakie sygnay sterujce zostan zastosowane do wykonania), rejestr rozkazw przechowuje rozkaz aktualnie wykonywany. Dekoder rozkazw sterowanie poszczeglnymi blokami mikroprocesora odbywa si za porednictwem sygnaw sterujcych, wytwarzanych na podstawie konkretnego polecenia w dekoderze rozkazw, sygnay wystawiane przez dekoder rozkazw stosowane s rwnie do sterowania prac pamici i urzdze wejcia/wyjcia.

PROCESORY RODZINY x86Procesor 8086 80286 386 486 Pentium Pentium II Pentium III Pentium 4 Pentium 4 Athlon 64 Pentium4 90nm Opteron Rok 1978 1982 1985 1989 1993 1997 1999 2000 2002 2003 2004 2005 Dugo rejestrw uniwersalnych 16 16 32 32 32 32 32 32 32 64 32/64 64 Istotna zmiana w architekturze Zmiana w mikroarchitekturze

32 bity Cache Superskalarny MMX SSE SSE2 Wielowtkowo 64 bity SSE3 Dwurdzeniowy

Cache (pami podrczna) to mechanizm, w ktrym ostatnio pobierane dane dostpne ze rda o duszym czasie dostpu i niszej przepustowoci s przechowywane w pamici o lepszych parametrach. Pami cache przyspiesza dostp do relatywnie wolnej pamici RAM. Charakteryzuje si bardzo krtkim czasem dostpu. Jest uywana do przechowywania danych, ktre bd w niedugim czasie przetwarzane. Na wspczesnych procesorach s 2 lub 3 poziomy pamici cache: L1 (zintegrowana z procesorem), a take L2 i L3 (umieszczone w jednym chipie razem z procesorem, lub na pycie gwnej). Z t technik zwizany jest problem zachowania zgodnoci pamici podrcznej z pamici gwn. Dwie podstawowe techniki zapewnienia spjnoci tych danych to: - zapis jednoczesny (Write Through) Zapis jednoczenie do pamici gwnej i pamici cache. Metoda ta jest prosta, ale mao efektywna (duo odwoa do wolnej pamici operacyjnej) - zapis opniony (Write Back) Procesor zapisuje dane tylko w pamici cache, a dopiero pniej kopiuje jej zawarto do pamici gwnej. Przesanie do pamici gwnej nastpuje najpniej wtedy, gdy jest konieczne zwolnienie miejsca w pamici cache. Metoda ta jest wydajniejsza, bowiem zmniejsza si ilo odwoa do pamici gwnej. PYTANIE: Do podstawowych metod zapewnienia spjnoci przy korzystaniu z pamici podrcznej nale: (a) Write through (TAK) (b) Write back (TAK) (c) Write forward (NIE)

Superskalarno jest to cecha mikroprocesorw oznaczajca moliwo jednoczesnego ukoczenia kilku instrukcji w pojedynczym cyklu zegara. Jest to moliwe dziki zwielokrotnieniu jednostek wykonawczych, co umoliwia obliczenia rwnolege. MMX (MultiMedia eXtensions lub Matrix Math eXtensions) to zestaw 57 instrukcji SIMD dla procesorw Pentium i zgodnych. Rozkazy MMX mog realizowa dziaania logiczne i arytmetyczne na liczbach cakowitych. Wraz z rozwojem procesorw i dodawaniem nowych rozszerze (np. SSE) zbir rozkazw MMX powiksza si. Instrukcje te s wykorzystywane przez procesory od Intel Pentium MMX i AMD K6 wzwy. SSE (Streaming SIMD Extensions) jest nazw zestawu instrukcji wprowadzonego po raz pierwszy w procesorach Pentium III. SSE daje przede wszystkim moliwo wykonywania dziaa zmiennoprzecinkowych na 4-elementowych wektorach liczb pojedynczej precyzji (48 rozkazw). Ponadto wprowadzono jedenacie nowych rozkazw staoprzecinkowych w zestawie MMX, a take dano moliwo wskazywania, ktre dane powinny znale si w pamici podrcznej. SSE to rwnie zmiany w architekturze procesora: dodano 8 rejestrw XMM o rozmiarze 128 bitw oraz 32-bitowy rejestr kontrolny MXCSR; w 64-bitowych wersjach procesorw (AMD64, EM64T) dostpne jest jeszcze 8 dodatkowych rejestrw XMM. Wielowtkowo (Hyperthreading) to emulacja obecnoci dwch ukadw, nazywanych procesorami logicznymi. Polega na rwnolegym przetwarzaniu dwch instrukcji (wtkw) przez jeden procesor fizyczny. Stanowi on jedn z form bardziej oglnej architektury okrelanej mianem SMT (Simultaneous MultiThreading). Wymierne korzyci z Hyperthreading mona uzyska w przypadku zada zawierajcych wiele wtkw, w przypadku korzystania z wielu programw w jednoczesnym czasie lub w przypadku uruchomienia programu zoptymalizowanego pod ktem przetwarzania rwnolegego. Technologia ta pozwala na przyspieszenie dziaania w stosunku do procesora bez HT od 0% do 40%. Wyrnia si te inne rodzaje wielowtkowoci ze wzgldu na czstotliwo przeplatania si instrukcji z rnych wtkw. Wielowtkowo drobnoziarnista (fine-grain multithreading) przetwarza instrukcje z poszczeglnych wtkw po kadym cyklu, natomiast wielowtkowo gruboziarnista (coarse-grain multithreading) przechodzi do instrukcji z nastpnego wtku dopiero, kiedy aktualny wtek wywoa jakie zdarzenie o duym opnieniu (np. bdy strony). PYTANIE: Termin Hyperthreading odpowiada (a) Wielowtkowoci jednoczesnej (TAK) (b) Wielowtkowoci gruboziarnistej (NIE) (c) Wielowtkowoci drobnoziarnistej (NIE)

Pomiary wydajnoci Pentium 4: Rodzaj testu BAPCo SYSMark 2002 SPEC Viewperf DX-07 jw. ale z jednoczenie uruchomion kompresj pyty CD do formatu MP3 Mad Onion 3DMark 2001SE jw. ale z jednoczenie uruchomionym SETI@Home Wynik bez HT 301 51.26 38.53 15463 8314 Wynik z HT 311 52.12 43.43 15471 11461 Przyrost wydajnoci z HT 3% 1% 13% 0.05% 38%

PYTANIE: Dziki zastosowaniu wielowtkowoci mona uzyska wzrost wydajnoci procesora o: (a) 100 procent (NIE) (b) 50 procent (NIE) (c) Do 20 procent, wyjtkowo ponad 30 procent (TAK)

ZARZDZANIE PAMICIMMU (Memory Management Unit) to zestaw ukadw realizujcych dostp do pamici fizycznej danej przez CPU. Wrd zada tych ukadw znajduj si funkcje translacji pamici wirtualnej do pamici fizycznej, ochrona pamici, obsuga pamici podrcznej, zarzdzanie szynami danych oraz, w prostszych (szczeglnie 8bitowych) systemach, przeczanie bankw pamici.

MMU tumaczy adresy logiczne (wirtualne) na adresy fizyczne za pomoc asocjacyjnej pamici podrcznej nazywanej TLB (Translation Lookaside Buffer). Jeeli TLB nie posiada odpowiedniego przypisania (rozmiar pamici TLB jest ograniczony) uruchamiane s wolniejsze, sprztowe mechanizmy procesora przeszukujce struktury danych znajdujce si w pamici, co wymaga niekiedy pomocy ze strony oprogramowania (systemu operacyjnego).

PYTANIE: Ukad TLB wykorzystywany jest przy obsudze: (a) Pamici podrcznej (NIE) (b) Pamici wirtualnej (TAK) (c) Pamici masowej (NIE)

Ochrona pamici to mechanizm kontrolowania praw dostpu do pamici, bdcy czci wikszoci wspczesnych systemw operacyjnych. Gwnym jej zadaniem jest uniemoliwienie procesowi dostpu do pamici do niego nieprzypisanej. W ten sposb bdy w jednym procesie nie wpywaj na dziaanie innych, oraz na dziaanie caego systemu operacyjnego. Z mechanizmw ochrony pamici korzysta wikszo systemw unixopodobnych (Linux, Solaris, Mac OS X) oraz systemw Microsoft Windows (poczwszy od wersji Windows NT 3.1). Podstawowe metody ochrony pamici: Segmentacja - polega na podzieleniu przez procesor pamici fizycznej na fragmenty o okrelonym pocztku, rozmiarze, atrybutach i identyfikatorze. Kady proces otrzymuje swj wasny obszar pamici, realizowany poprzez rejestry segmentowe. Stronicowanie przestrze adresowa pamici zostaje podzielona na mae obszary o takim samym rozmiarze, nazywane stronami. Stosujc mechanizm pamici wirtualnej mapuje si adresy logiczne (wirtualne) do adresw fizycznych, i przechowuje to odwzorowanie w specjalnej strukturze zwanej tablic stron (zwykle niewidzialnej dla procesw), co uatwia alokacj pamici. W ten sposb uniemoliwia si dostp aplikacji do stron do niej nie przypisanych, poniewa dowolny adres (nawet zupenie losowy) wskazuje na przypisan ju stron, lub wygeneruje bd strony (oznaczajcy jej brak lub uszkodzenie). Klucze ochrony mechanizm dzielcy pami fizyczn na bloki o okrelonym rozmiarze i przypisujcy do kadego unikaln warto liczbow (zwan kluczem ochronnym). Kademu procesowi rwnie zostaje przypisany klucz, ktry zostaje sprztowo porwnany z kluczem bloku pamici, do ktrego dany proces prbuje si odwoa. W przypadku niezgodnoci wyrzucany jest wyjtek. PYTANIE: Ochrona pamici operacyjnej wymaga: (a) Wsparcia sprztowego (TAK) (b) Wsparcia ze strony systemu operacyjnego (TAK) (c) Wystpuje miedzy innymi w systemie Windows 7 (TAK)

MAGISTRALEMagistrala to zestaw linii pocze midzy komponentami systemu. Zasoby magistrali s wspdzielone midzy wszystkimi blokami do niej podczonymi. Linie magistrali dzieli si na 3 grupy: linie danych linie adresowe linie sterowania Klasyfikacja magistral: Wedug sposobu przesyania poszczeglnych bitw jednostki danych wyrnia si: magistrale szeregowe (dane przesyane bit po bicie) magistrale rwnolege (dane przesyane paczkami) Ze wzgldu na sposb wykorzystania wyrnia si: magistrale specjalizowane (dedicated) o funkcjonalnie (przeznaczone do wykonania jednej funkcji) o fizycznie (przeznaczone do poczenia okrelonego podzbioru komponentw systemu) magistrale multipleksowane (multiplexed) Najwaniejsze magistrale systemowe: PCI (Peripheral Component Interconnect):

Gniazdo 32-bitowej szyny PCI.

szybka komunikacja pomidzy procesorem a kartami, kada karta pasujca do gniazda PCI funkcjonuje bez jakichkolwiek problemw, gdy nie tylko sygnay ale i przeznaczenie poszczeglnych stykw gniazda s znormalizowane, wystpuj przesuchy (ciko poprowadzi na cieki w odpowiedni sposb), zapotrzebowanie na wiksz ilo zczy o wysokiej przepustowoci pociga za sob potrzeb integracji kolejnych kontrolerw magistrali, dla kadej karty zdefiniowane s rejestry konfiguracyjne (przy adowaniu systemu procesor moe identyfikowa karty (PlugnPlay), instalacja i inicjalizacja kart nastpuje w peni automatycznie), skalowalno: w jednym i tym samym komputerze moe by rwnolegle lub szeregowo poczonych kilka magistral PCI. Wersja Rok wprowadzenia Max. szeroko szyny danych Max. czstotliwo taktowania Max. przepustowo Napicie PCI 2.0 1993 32 bity 33 MHz 133 MB/s 5V PCI 2.1 1994 64 bity 66 MHz 528 MB/s 5V PCI 2.2 1999 64 bity 66 MHz 528 MB/s 5V / 3,3V PCI 2.3 2002 64 bity 66 MHz 528 MB/s 5V / 3,3V

Magistrala AGP (Accelerated Graphics Port, Advanced Graphics Port) - rodzaj zmodyfikowanej magistrali PCI opracowanej przez firm Intel:

Zcze AGP.

magistrala 32-bitowa, zoptymalizowana do szybkiego przesyania duych iloci danych pomidzy pamici operacyjn a kart graficzn, maksymalnie 1 urzdzenie na slot, maksymalna przepustowo 2133 MB/s. Wersja Rok wprowadzenia Max. czstotliwo taktowania Max. przepustowo Napicie AGP x1 1997 66 MHz 266 MB/s 3,3V AGP x2 1997 66 MHz 533 MB/s 3,3V AGP x4 2000 66 MHz 1066 MB/s 1,5V AGP x8 2007 66 MHz 2133 MB/s 0,8V

PCI Express (znana rwnie jako 3GlO - 3rd Generation I/O) szeregowa magistrala komunikacyjna (Point-to-Point), nastpca magistrali PCI i AGP: Wariantx1 v1.0 x2 v1.0 x4 v1.0 x8 v1.0 x16 v1.0 x16 v2.0 x16 v2.0Gniazda PCI-E od gry: 4x, 16x, 1x i 16x w porwnaniu ze zczem PCI (na dole).

Przepustowo 250 MB/s 500 MB/s 1000 MB/s 2000 MB/s 4000 MB/s 8000 MB/s 16000 MB/s

konstrukcja eliminuje konieczno dzielenia pasma pomidzy kilka urzdze (PCI, AGP), kade urzdzenie PCI-Express jest poczone bezporednio z kontrolerem, sygna jest przesyany za pomoc dwch linii, po jednej w kadym kierunku, czstotliwo taktowania wynosi 2,5 GHz, przepustowo jednej linii wynosi 250 MB/s, praca full-duplex, std transfer moe siga 500 MB/s. PYTANIE: Zastpienie magistrali PCI magistral PCI-Express jest przykadem: (a) Zastpowania przesyania szeregowego przesyaniem rwnolegym (NIE) (b) Zastpowania przesyania rwnolegego przesyaniem szeregowym (TAK) (c) Rozwizania problemu spjnoci danych (NIE)

ATA (Advanced Technology Attachments): Interfejs systemowy w komputerach klasy PC i Amiga przeznaczony do komunikacji z dyskami twardymi, zaproponowany w 1983 przez firm Compaq. Przez lata by to najtaszy i najpowszechniej uywany interfejs tego typu, jednak ograniczenie obsugiwanych kabli do p metra dugoci zawao te jego zastosowania. Oferowa prdkoci od 16MB/s do 133MB/s.Zcze ATA.

Od 2003 roku (kiedy wprowadzono SATA), standard ten jest okrelany jako PATA (Parallel ATA) a od roku 2007 zosta niemal cakowicie przez SATA wyparty. SATA (Serial ATA, Serial Advanced Technology Attachment): Szeregowa magistrala komputerowa, opracowana i certyfikowana przez SATA-IO, suca do komunikacji pomidzy adapterami magistrali hosta (HBA) a urzdzeniami pamici masowej, takimi jak dyski twarde, napdy optyczne i tamowe. SATA jest bezporednim nastpc rwnolegej magistrali ATA.Porty SATA pierwszej generacji.

Przewody SATA s wsze i bardziej elastyczne od przewodw ATA, co uatwia ukadanie oraz poprawia warunki chodzenia wntrza komputera. Rwnie zcza SATA wykonane w technologii LIF (Low Insertion Force) s zminiaturyzowane, umoliwiajc zastosowanie SATA w coraz to mniejszych urzdzeniach pamici masowej, a take zmniejszajc ilo potrzebnego miejsca na gniazda kontrolera pyty gwnej. Dodatkowo zesp zcz SATA (zasilajcy + sygnaowy) zosta tak zaprojektowany, e moe by stosowany jako zintegrowane zcze typu hot plug. Dugo przewodu SATA moe dochodzi do 1 metra. Opracowano trzy generacje interfejsu SATA. Pierwsza, najstarsza wersja SATA I umoliwia szeregow transmisj danych z maksymaln przepustowoci 1,5 Gbit/s (ok. 170 MB/s). Druga generacja (SATA II) oferuje przepustowo 3,0 Gbit/s (ok. 350 MB/s). Trzecia generacja (SATA 3), zaprezentowana oficjalnie po raz pierwszy 27 maja 2009 roku udostpnia przepustowo 6,0 Gbit/s (ok. 750 MB/s). PYTANIE: Zastpienie zcza ATA zczem Serial ATA pozwala na: (a) Zwikszenie szybkoci przesyania (TAK) (b) Wyeliminowanie zjawiska przekosu (TAK) (c) Wyduenie kabla czcego dysk z kontrolerem dysku (TAK)

USB (Universal Serial Bus uniwersalna magistrala szeregowa) to rodzaj sprztowego portu komunikacyjnego komputerw, zastpujcego stare porty szeregowe i porty rwnolege. Zosta opracowany przez firmy Microsoft, Intel, Compaq, IBM i DEC. zgodno z plug-and-play, urzdzenia podczone do komputera przez USB nie wymagaj instalacji dodatkowych sterownikw; moliwo stosowania rozganikw (HUB), ktre pozwalaj na podczenie wielu urzdze do jednego portu (max. 127 urzdze poczonych przez HUBy, max. 6 poziomw pocze, kabel od HUBa max. 5m), prdkoci transmisji na magistrali USB: o 1.0/1.1 - 1,5Mbit/s lub 12Mbit/s o 2.0 - 1,5Mbit/s, 12Mbit/s lub 480 Mbit/s (Hi-Speed) mona odcza urzdzenia pod napiciem (HOTSWAP). PYTANIE: Zcze USB (a) Jest magistral szeregow (TAK) (b) Wystpuje w kilku wersjach rnicych sie szybkoci przesyania (TAK) (c) Pozwala na podczenie do 127 urzdze do jednego zcza (TAK) Front Side Bus (FSB) jest wystpujc w wielu architekturach komputerw PC magistral czc CPU z kontrolerem pamici (najczciej zlokalizowanym w mostku pnocnym). Skada si ona z linii adresowych, linii danych oraz linii sterowania. Parametry FSB (ilo linii poszczeglnych typw, czstotliwo) zalene s od zastosowanego procesora. Pyta gwna: Zadaniem pyty gwnej jest umoliwienie komunikacji wszystkim pozostaym moduom systemy komputerowego. Kontrolery poszczeglnych urzdze zgrupowane s gwnie w dwch mostkach pnocnym i poudniowym: Mostek pnocny, podczony bezporednio do procesora przy pomocy FSB, zawiera kontroler pamici oraz kontroler szyny graficznej. W przypadku zintegrowania kontrolera pamici z procesorem mostek ten moe nie wystpowa, wwczas bezporednio do procesora podczany jest przez HyperTransport mostek poudniowy. Mostek poudniowy moe zawiera kontrolery: PCI, USB, dwiku, Ethernetu, dyskw (ATA, SATA) itp. Do niego te zazwyczaj podczone s dodatkowe zewntrzne kontrolery (np. IEEE 1394). Na pycie gwnej umieszczony jest take zegar czasu rzeczywistego i BIOS. PYTANIE: Jednym z zada mostka pnocnego na pycie gwnej komputera PC jest obsuga: (a) Magistrali PCI (NIE) (b) Dwiku (NIE) (c) komunikacji z kart grafiki (TAK)

POZOSTAE PYTANIAPYTANIE: To czy procesor x86 widziany jest przez programist jako 64-bitowy zaley od: (a) Uruchomionego systemu operacyjnego (TAK) (b) BIOSu (NIE) (c) Aplikacji (NIE)

PYTANIE: Zakres zmiennoprzecinkowej liczby 32-bitowej jest w porwnaniu z 32-bitowa liczb staoprzecinkow: (a) Mniejszy(NIE) (b) Rwny(NIE) (c) Wikszy(TAK)

PYTANIE: Prawo opisujce tempo wzrostu wydajnoci komputera to: (a) Prawo Moorea (TAK) (b) Prawo Amdahla (NIE) (c) Prawo Turinga (NIE) Prawo Amdahla to zaleno mwica, e jeli cz procesu zajmujca aktualnie x% czasu zostanie przyspieszona n-krotnie, to cay proces zostanie przyspieszony razy. Hipoteza Churcha-Turinga (zwana rwnie Tez Churcha-Turinga) jest hipotez okrelajc moliwoci komputerw i innych maszyn obliczeniowych. Mwi ona, e kady problem, dla ktrego przy nieograniczonej pamici oraz zasobach istnieje efektywny algorytm jego rozwizywania, da si rozwiza na maszynie Turinga. Prawo Moorea. Wydajno procesorw podwaja si co 18 miesicy jako efekt dwukrotnego zwikszenia liczby tranzystorw w jednym ukadzie (funkcja ta ma charakter wykadniczy). Prawo Moorea odnosi si czsto take do wielkoci pamici operacyjnej i pojemnoci dyskw.

PYTANIE: Porwnujc dugookresowe tempa wzrostu mona zauway, ze: (a) Tempo wzrostu szybkoci pamici jest wiksze ni tempo wzrostu szybkoci procesora (NIE) (b) Tempo wzrostu szybkoci procesora jest wiksze ni tempo wzrostu szybkoci pamici (TAK) (c) Tempo wzrostu szybkoci procesora i tempo wzrostu szybkoci pamici s takie same (NIE)

Ewolucja wasnoci pamici DRAM i procesorw.

kopyrajt orajt @ Sebastian Makowiak