of 121/121
Tesis Doctoral Sigma Delta (ΣΔ) Frequency Synthesizer for DVB-SH Jesús Rubén Pulido Medina Dr. Francisco Javier del Pino Suárez Dr. Sunil Lalchand Khemchandani Dr. Antonio Hernández Ballester Las Palmas de Gran Canaria - 28 de Junio de 2013 Directores: 1

Sigma Delta (ΣΔ) Frequency Synthesizer for DVB-SH

  • View
    187

  • Download
    10

Embed Size (px)

Text of Sigma Delta (ΣΔ) Frequency Synthesizer for DVB-SH

  • 1. Tesis DoctoralSigma Delta () Frequency Synthesizer for DVB-SHJess Rubn Pulido Medina Las Palmas de Gran Canaria - 28 de Junio de 2013Directores:Dr. Francisco Javier del Pino Surez Dr. Sunil Lalchand Khemchandani Dr. Antonio Hernndez Ballester 1

2. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 2 3. Introduccin3 4. Introduccin4 5. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 5 6. Objetivos Diseo de un sintetizador fraccional basado en un modulador Sigma Delta para el estndar DVB-SH. Dicho sintetizador poseer una frecuencia de referencia de 40 MHz.N + NNLa tecnologa empleada ser la suministrada por UMC 90nm. 6 7. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 7 8. Estndar DVB-SH8 9. Estndar DVB-SHS-Band9 10. Receptor para DVB-SH10 11. Sintetizador Sigma Delta para DVB-SH11 12. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 12 13. Sintetizador Sigma Delta para DVB-SH13 14. Especificaciones DVB-SH Rango de frecuencias a 2.17 a 2.2 GHz generar Ruido de Fase 100 KHz-83 dBc/Hz1 MHz-95 dBc/Hz10 MHz-101 dBc/Hz14 15. Arquitectura del VCO VtuneZin BUFFERVout+BUFFERVout-TANQUE LCM1M1M2M215 16. Arquitectura del VCO VCC L/2L/2VOUTVTUNE CVAR/2CVAR/2Gmio1io2 V2V1id1id2M1M2M3M4ifbV TAIL-ifbM TAIL16 17. Diseo del circuito tanque VCC L/2L/2VOUTVTUNE CVAR/2CVAR/2Gmio1io2 V2V1id1id2M1M2M3M4ifbV TAIL-ifbM TAIL17 18. Diseo final del VCO VCCL/2L/2VOUTV TUNE CVAR/2CVAR/2CM10M6M5M1VOUT+M9M8M2M3M4M TAILV OUT-M718 19. Dimensionado de los componentes del VCO M1 y M2multiplicidad=20M3 y M4multiplicidad=30M5 y M6multiplicidad=8M7 y M8multiplicidad=8M9multiplicidad=10M10multiplicidad=14TransistoresW=1 m L=200 nm W=8 m L=360 nm W=530 nm L=100 nm W=530 nm L=100 nm W=600 nm L=250 nm W=500 nm L=100 nmCVAR CVAR/2 Tanque3.824 pF 1.912 pFL2.3 nH con Q=14 a 2.2 GHzL/21.15 nH con Q=14 a 2.2 GHzC1.364 pF19 20. Layout del VCO20 21. Zoom del layout del VCO21 22. Simulaciones post-layout del VCO 75.0Phase Noise(dBc/Hz)50.0 25.0 0Offset de 100 kHz Offset de 1 MHz-25.0 -50.0 M1 (1 .0 0 5M Hz,- 11 1 .5 dBc/H z)-75.0-85 dBc/Hz -111.5 dBc/HzOffset de 5 MHz-130 dBc/Hz-100 -125 -150 0 10101102103104105106107Relative Frequency(Hz)22 23. Simulaciones post-layout del VCO 2.25 DVB-SH Band M0(0.748V,2.2GHz)H Frec(G z)2.2M1(0.838V,2.17GHz)2.152.10.250.50.7511.25388390Vtune(V) 500 M0(464.2ps)Vout(mV)400300200100 382384386 time(ns)23 24. Medida del VCO24 25. Medida del VCO FUENTE DE ALIMENTACIN25 26. Medida del VCO26 27. Medida del VCOFrecuencia FundamentalVtune (V)P (dBm)P corregida (dBm)Frec (MHz)0-11,97-10,8718330,2-11,92-10,8218290,4-12,02-10,9218210,6-11,87-10,7718030,8-11,85-10,7517821-11,94-10,8417391,2-11,89-10,79172527 28. Medida del VCO1840Frecuencia (MHz)182018001780176017401720 0,00,20,40,60,81,01,2Vtune (V)28 29. Medida del VCO SimulacinMedidaFrecuencia de Oscilacin2,24-1,95 GHz1,83-1,72 GHzPotencia de salida-10,19 dBm-10,87 dBmConsumo de corriente16.4 mA16.8 mAConsumo de potencia (Vbias=1.2 V)19,68 mW20,16 mWD1M1D229 30. Medida del VCO30 31. Medida del VCORuido de fase promedioVtune = 0 VVtune = 1 VFrec = 1833 MHzFrec = 1739 MHz100 KHz-88.6 dBc/Hz-84.62 dBc/Hz-86,61 dBc/Hz1 MHz-114.34 dBc/Hz-110.05 dBc/Hz-112,19 dBc/Hz5 MHz-129 dBc/Hz-122 dBc/Hz-125,5 dBc/HzDesviacinRuido de fasedel VCO31 32. Medida del VCORuido de fase promedioRuido de fase simuladodel VCOdel VCO100 KHz-86,61 dBc/Hz-85 dBc/Hz1 MHz-112,19 dBc/Hz-111.5 dBc/Hz5 MHz-125,5 dBc/Hz-130 dBc/HzDesviacinRuido de fase32 33. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 33 34. Sintetizador Sigma Delta para DVB-SH34 35. Divisor Rpido ConvencionalRLRLRLRLQQCLKCLKVBIASIBIASCLKCLKI BIASV BIAS35 36. Single Bias Latch RLRLRLRLQQCLKCL KVBIASI BIAS36 37. Vco + Divisor Rpido37 38. Vco + Divisor Rpido (Zoom)38 39. Simulaciones post-layout del VCO +Divisor 1.125 DVB-SH Band M0(0.748V,1.1GHz)Frec Frec(GHz)1.1M1(0.838V,1.085GHz )1.0751. 050.250.50.7511.2560.062.5Vtune(V) 1.25Voltage(V)1.000.75 M 0(95 0.1p s)0.500.25 50.052.555.0 57.5 time(ns)39 40. Simulaciones post-layout VCO + Divisor 75.0Phase Noise(dBc/Hz)50.0 25.0 0Offset de 100 kHz-117.1 dBc/HzOffset de 5 MHz-50.0-86 dBc/HzOffset de 1 MHz-25.0-136.2 dBc/HzM 1 (1. 05 M Hz,-1 1 7 .1 dB c/Hz)-75.0 -100 -125 -150 100101102103104105106107Relative Frequency(Hz)40 41. Medida del VCO + Divisor41 42. Medida del VCO + DivisorFrecuencia FundamentalVtune (V)P (dBm)P corregida (dBm)Frec (MHz)0-9,84-8,749120,2-9,72-8,629100,4-9,68-8,589020,6-9,71-8,618970,8-9,65-8,558841-9,54-8,448651,2-9,62-8,5285842 43. Medida del VCO +Divisor920Frecuencia (MHz)910900890880870860850 0,00,20,40,60,81,01,2Vtune (V)43 44. Medida del VCO + DivisorSimulacinMedidaFrecuencia de Oscilacin1120-975 MHz912-858 MHzPotencia de salida-8,32 dBm-8,74 dBmConsumo de corriente16,9 mA17,1 mAConsumo de potencia (Vbias=1.2 V)20,28 mW20,52 mW44 45. Medida del VCO + DivisorRuido de fase medidoRuido de fase simuladodel VCOdel VCO100 KHz-75.91 dBc/Hz-86 dBc/Hz1 MHz-102.04 dBc/Hz-117.1 dBc/Hz5 MHz-121 dBc/Hz-136.2 dBc/HzDesviacinRuido de fase45 46. Divisor Programable46 47. Divisor Programable47 48. Divisor Programable48 49. Divisor Programable49 50. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 50 51. Sintetizador Sigma Delta para DVB-SH51 52. Modulador Sigma-Deltafsu(n)x(n)y(n)_DACRetardo de la sealFiltro Paso Alto 52 53. Modulador Sigma-Delta53 54. Modulador Sigma-Delta en Tiempo DiscretoY (z) =H (z) 1 U (z) + E ( z ) = STF ( z )U ( z ) + NTF ( z ) E ( z ) 1 + H (z) 1 + H (z) FUNCIN DE TRANSFERENCIAFUNCIN DE TRANSFERENCIAPARA LA SEALPARA EL RUIDO 54 55. Modulador Sigma-Delta en Tiempo ContinuoImplementacin del modulador con circuitos en tiempo continuo: Circuitos LC Aumentar la frecuencia de muestreo Integradores gm-C Integradores basados en Amplificadores Operacionales 55 56. Modulador Sigma-Delta en Tiempo Continuo DISEO TOTALMENTE EN EL DOMINIO ANALGICODISEO BASADO EN LA RESPUESTA INVARIANTE AL IMPULSO56 57. ModuladorSigmaDeltaenTiempoContinuo np ar nim p arpr im e ra eta pare so n a do ra n im pa rpr im e ra etapa in teg ra d or a u(t) b1d2a1x1(t)1/sx2(t)1/sy(t)xn(t) ana2fbeg 1g 1v(t)dn cn1/sc c2c c1a1clkbn+1bnb2v(t)v (t)v(t)D/A CIFB(Integradoresencascadaconrealimentaciones) ( g ) CIFF(Integradoresencascadaconprealimentaciones) CRFB (Resonadoresencascadaconrealimentaciones) CRFF (Resonadoresencascadaconprealimentaciones) 57 58. Modulador Sigma-Delta en Tiempo Continuo58 59. Modulador Sigma-Delta en Tiempo ContinuoModulador basado en filtro biquadModulador basado en la respuesta invariante al impulso59 60. Modulador Sigma-Delta en Tiempo ContinuoModulador basado en filtro biquadDiseo basado en metodologa gm/IDModulador basado en la respuesta invariante al impulso60 61. Diseo del Amplificador Operacional (OTA)Ganancia24 dBAncho de banda a 3dB20 MHzGanancia por ancho de banda289 MHzMargen de Fase84,78Slew Rate550 V/sTensin de salida mxima1,01 VTensin de salida mnima0,004 VPotencia disipada73,8 WTransconductancia6 S61 62. Diseo del Comparador62 63. Diseo del Preamplificador VDDM3M5M6M4Amplio ancho de banda para conseguir grandes velocidadesV+M1M2V-63 64. Diseo del Latch-Comparator VDDCLK M7M3M4M6CLK Fase de Reset (CLk=0) M5 apagado M7, M3, M4 Y M6 resetean los nodos de salida a VDD.M8M9 Fase de Set (CLk=1) VIN+M2M1CLKVIN- Una salida estar a VDD y la otra a 0 segn la tensin del par diferencial de entradaM564 65. Unin de Preamplificador + Latch-Comparator65 66. Simulacin de los moduladores INTEGRADORESFILTRO BIQUADSNR=18dBSNR=21dBPotencia disipada=1,84mWPotencia disipada=636uW 66 67. Layout del modulador 67 68. Layout del modulador SNR=18dB 68 69. Medida del modulador 69 70. Medida del modulador 70 71. Medida del modulador 71 72. Medida del modulador SimulacinMedidaSNR18 dB14 dBConsumo de potencia636 W728 W72 73. Problemas de estabilidad INTEGRADORES LIMITADOS40 20 0Aparecen los mismos armnicos que en las simulaciones a nivel de circuitosMagnitud(dB)-20 -40 -60 -80 -100SNR=18.222663-120 -140 -160 2 10310451010 Frecuencia61071073 74. Escalado de los coeficientes El mtodo seguido para calcular los coeficientes, fija todas las ganancias de los integradores a 1 y no tiene en cuenta el nivel de la seal de salida de cada integrador. Debe emplearse un mtodo de escalado de estos coeficientes de forma que no se saturen los circuitos de nuestro modulador y, adems, preservar la NTF.74 75. Escalado de los coeficientes 1. Poner el valor inicial para todos los factores de escalado a 1, f1=f2=.fn=1. 2. Simular el modulador Sigma-Delta con los factores de escalado fijados a 1. 3. El factor de escalado, fi, correspondiente a la simulacin ith se calcula siguiendo la siguiente expresin:max(salida_i th _integrador) fi = deseada_i th _excursin_de_salida_del_integrador 4. Repetir los pasos 2 y 3 hasta que i sea igual al orden del modulador.75 76. Escalado de los coeficientesa1a2c1c210.5630.3750.6276 77. Escalado de los coeficientesLos armnicos prcticamente han desaparecidoSNR=42 dB77 78. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 78 79. Sintetizador Sigma Delta para DVB-SH79 80. Comparador Fase FrecuenciaEstadoDU00000101101080 81. Bomba de CargaUPDOWN100100Descripcin IB inyecta corriente en CL aumentando Vo IB extrae corriente CL r educiendo Vo Ambos interruptores estn apagados y Vo no vara81 82. Zona Muerta82 83. Comparador Fase Frecuencia y Bomba de Carga VDDPM4PM3UPICPDOWN NM4NM583 84. Comparador Fase Frecuencia y Bomba de Carga84 85. Solucin a la zona muerta85 86. Layout del PFD + Bomba de Carga86 87. Layout del PFD + Bomba de Carga87 88. Layout del PFD + Bomba de Carga88 89. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 89 90. Sintetizador Sigma Delta para DVB-SH90 91. Filtro de Bucle Rango de frecuencias Espaciado deR2canales Salto mximo de frecuencias (fstep) Tiempo deR1 C1C3C2establecimiento (ts) Precisin despus del tiempo de establecimiento (fa) Sensibilidad del VCO (Kvco) Corriente del bombeo de carga (Icp)2,17 a 2,2 GHz 1.7,5,6,7,8 MHz 30 MHz 500 seg1000 Hz333 MHz/V 800 A91 92. Filtro de Bucle 600 200 23.7 nF3.95 nF237 nF92 93. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 93 94. Simulacin del Sistema Simulacin de la respuesta de bucle.Simulacin del ruido de fase.Simulacin de la respuesta transitoria.94 95. Simulacin de la respuesta de bucle95 96. Simulacin de la respuesta de bucleValores del Filtro de Bucle Optimizados Clpf115.4 nFRlpf1285 Clpf2212 nFRlpf2720 Clpf32.9 nF96 97. Simulacin del Sistema Simulacin de la respuesta de bucle.Simulacin del ruido de fase.Simulacin de la respuesta transitoria.97 98. Simulacin del ruido de faseContribucin al ruido del Filtro de Bucle. Contribucin al ruido del Comparador de Fase y la Bomba de Carga. Contribucin al ruido del VCO. Contribucin de ruido del Divisor. Contribucin de ruido de la seal de referencia.98 99. Contribucin al ruido del Filtro de Bucle. 600 200 23.7 nF3.95 nF237 nFDeterminado por el valor de los componentes resistivos del filtro. 99 100. Contribucin al ruido del Comparador de Fase y la Bomba de Carga.PFD_INoise1.775 fA/HzId800 A100 101. Contribucin al ruido del VCO75.0Phase Noise(dBc/Hz)50. 0 25.0 0 -25.0 -50. 0 M1 (1 .0 0 5M Hz,- 11 1 .5 dBc/H z)-75.0 -100 -125 -150 0 10101102103104Relative Frequency(Hz)105106107101 102. Contribucin al ruido del DivisorRuidoPotencia (dBm)FrecuenciaNoise Floor-165--10 db/dec-1601 KHz-20 dB/dec-1000100 Hz102 103. Contribucin al ruido de la seal de referenciaRuidoPotencia (dBm)FrecuenciaNoise Floor-165--10 db/dec-160-20 dB/decRuidoPotencia (dBm)Frecuencia100 KHzNoise Floor-165--1501 KHz-10 db/dec-1601 KHz-30 db/dec-14010 Hz-20 dB/dec-1000100 Hz-40 dB/dec-10001103 104. Simulacin del ruido de fase104 105. Simulacin del ruido de fase105 106. Simulacin del ruido de fase106 107. Simulacin del ruido de faseFrecuenciaRuido de fase totalEspecificaciones DVB-SH1 KHz-108 dBc/Hz-69 dBc/Hz10 KHz-102 dBc/Hz-74 dBc/Hz100 KHz-90 dBc/Hz-83 dBc/Hz1 MHz-112 dBc/Hz-95 dBc/Hz10 MHz-120 dBc/Hz-101 dBc/Hz107 108. Simulacin del Sistema Simulacin de la respuesta de bucle.Simulacin del ruido de fase.Simulacin de la respuesta transitoria.108 109. Simulacin de la respuesta transistoriaN + NN109 110. Simulacin de la respuesta transistoria110 111. Simulacin de la respuesta transistoria111 112. Estructura de la Tesis Introduccin Bloque 1Objetivos Estndar DVB-SH El Oscilador Controlado por Tensin (VCO) Divisor Rpido y Divisor programableBloque 2Modulador Sigma Delta Comparador Fase Frecuencia y Bomba de Carga Filtro de Bucle Simulacin del SistemaBloque 3Conclusiones 112 113. Conclusiones Desarrollo de un Sintetizador Fraccional basado en un modulador Sigma Delta para redes inalmbricas segn el estndar DVB-SH. Diseado utilizando una tecnologa CMOS suministrada por UMC 90 nm. Primer sintetizador que cumple con todos los requisitos de canalizacin especificados por DVB-SH. Aportaciones a la comunidad cientfica internacional.113 114. Contribuciones a Congresos y Revistas Jons Prez, Nestor Barrera, Roberto Daz, Rubn Pulido, Javier del Pino, Sunil L. Khemchandani, Antonio Hernndez, A SiGe Front-End for aPortable DVB-H Receiver, XXII Design of Circuits and Integrated Systems Conference, Sevilla 2007. J. Arias, R. Pulido, H. Garcia, S.L. Khemchandani, J. del Pino, A. Hernandez, A DVB-H RF-VGA Based On Current Conveyors, XXIV Design of Circuits and Integrated Systems Conference, Zaragoza 2009.R. Pulido. E. Ortega, D. Ramos, S. L. Khemchandani, J. del Pino, A LowPower LC-VCO and a Fast Dividerfor DVB-SH Applications, XXVIIConference on Design of Circuits and Integrated Systems, Avignon, Francia 2012. 114 115. Contribuciones a Congresos y Revistas G. Perez, S.L. Khemchandani, R. Diaz, R. Pulido, D. Ramos, J. del Pino, AMultiband LNA with Switched Loads and Wideband Input Impedance Matching, XXIV Design of Circuits and Integrated Systems Conference, Zaragoza 2009. H. Garcia-Vazquez, S. L. Khemchandani, R. Pulido, A. Goi-Iturri and J. del Pino, A Wideband Active Feedback LNA with a Modified 3D InductorMicrowave and Optical Technology Letters, vol. 52, pp. 1561-1567, 2010. R. Pulido Medina, E. Ortega Garca , S. L. Khemchandani, J. del Pino, AnLC-VCO with Current Feedback and a Fast Divider for DVB-SH Applications, enviado a la revista Microwave and Optical Technology Letters pendiente de aceptacin. 115 116. Contribuciones a Revistas Resolucin del problema matemtico B-1055 propuesto por G. C. Greubel (Newport News, VA) en la revista The Fibonacci Quaterly, seccin Diaphontine Equation But Fibonacci Solutions, Agosto 2010.S. L. Khemchandani, D. Ramos, H. Garca, R. Pulido, and J. Pino, A LowVoltage Folded Cascode LNA for Ultra-Wideband Applications Microwave and Optical Technology Letters, Vol. 52, No. 11, Noviembre 2010. J. del Pino, Sunil L. Khemchandani, Roberto Daz-Ortega, Rubn PulidoMedina and Hugo Garca-Vzquez, "On-Chip Inductors Optimization ForUltra Wide Band Low Noise Amplifiers", Journal of Circuits, Systems and Computers (World Scientific Publishing Company), vol. 20, no. 7, pp. 12311242, 2011. 116 117. Contribuciones a Congresos R. Diaz, R. Pulido, A. Goi Iturri, S. L. Khemchandani, B. Gonzalez and J. del Pino, A Fully Integrated Mixer in CMOS 0.35 m Technology for 802.11aWIFI Applications, XIX Design Circuits and Integrated Systems Conference, Burdeos, Francia 2004. S. L. Khemchandani, R. Pulido, A. G.Iturri, R. Diaz, A. Hernndez, J. del Pino, A fully integrated low-noise amplifier in SiGe 0.35 m technology for 802.11aWIFI applications, SPIE - The International Society for Optical Engineerings - Microtechnologies for the New Millennium Design, Sevilla 2005. H. Garca, R. Pulido, J. del Pino, S. L. Khemchandani, A. Goiand A.Hernandez, A 3-10 GHz SiGe LNA for Ultrawideband Applications, XXI Design of Circuits and Integrated Systems Conference, Barcelona 2006. 117 118. Contribuciones a Congresos J. d. P. Surez, S. L. Khemchandani, H. G. Vzquez, R. P. Medina, A. G. Iturri, A. H. Ballester, 3-10 GHz ultrawide band SiGe LNA with wideband LCmatching network, SPIE - The International Society for Optical Engineerings - Microtechnologies for the New Millennium Design, Gran Canaria 2007. Rubn Pulido, Hugo Garca, Javier del Pino, Sunil L. Khemchandani, Antonio Hernndez, A Feedback Wideband LNA for UWB Applications, XXII Design of Circuits and Integrated Systems Conference, Sevilla 2007.H. Garca, R. Pulido, R. Daz, S. Khemchandani, A. Go, J. del Pino, AFeedback Wideband LNA with a modified 3D inductor for UWB Applications, XXIII Design of Circuits and Integrated Systems Conference, Grenoble, Francia 2008. 118 119. Contribuciones a Congresos S. Rosino-Rincn, D. Ramos-Valido, H. Garca-Vzquez, R. Pulido-Medina, Sunil L. Khemchandani and J. del Pino, "A CMOS Low Voltage FoldedCascode LNA for Wideband Applications", XXVII Design of Circuits and Integrated Systems Conference, Avignon, Francia 2012.119 120. Lneas futuras Encapsulado del sistema completo, uniendo todos los bloques diseados. Placa de medida a la que se le pueda acoplar el filtro de bucle externo. Integracin del sintetizador en un cabezal de recepcin completo para DVB-SH. Unin con el sistema de procesado digital en banda base. Diseo del transmisor del mdulo de radiofrecuencia. Implementacin del amplificador de potencia y su influencia en el resto de la parte de RF.120 121. Tesis DoctoralSigma Delta () Frequency Synthesizer for DVB-SHJess Rubn Pulido Medina Las Palmas de Gran Canaria - 28 de Junio de 2013Directores:Dr. Francisco Javier del Pino Surez Dr. Sunil Lalchand Khemchandani Dr. Antonio Hernndez Ballester 121