Slit Photolithography에의한 4매 MASK 공정contents.kocw.net/KOCW/document/2015/sungkyunkwa… · · 2016-09-09디스플레이공학 6 고온폴리실리콘TFT LCD System 구성

디스플레이공학

1

Slit Photolithography에 의한 4매 MASK 공정


2

고개구율 구조 보통 구조 IPS 구조

VA Mode TN Mode IPS Mode

고개구율 구조

보통 구조

IPS 구조

개구율

70% 이상

50-70 %

40% 미만

VA Mode

TN Mode

IPS Mode

시야각

140, 120

90, 40

140,140 이상

TFT 수평구조 (휘도 대응) 와 액정 모드 (시야각 대응) 단면도

액정 Mode

TFT 구조


3

· Mobility : 0.5㎠/Vs

· Highly Uniform TFTs

· Simple Process

a-Si TFT

·Mobility : 50~200㎠/Vs

·Integrated Driver

·200 ppi High Resolution

poly-Si TFT

· Mobility > 600㎠/Vs

· System on Glass

· “Glass Semiconductor”

x-Si TFT

Gate Driving IC Gate Driving IC

Data Driving IC Control IC Data Driving IC

Gate Driving IC

a-Si

TFT-LCD

Timing

controllerS/Hcontrol

IC

p-Si

TFT-LCD

x-Si

TFT-LCD

기술의 핵심성


4

LCD 기술 Trend (1985년~2015년)


5

Micro - Display 소자의 표시기술


6

고온폴리 실리콘 TFT LCD System 구성

입력신호 Leve Shift

입력신호의 진폭 전압

구동전압으로 승압

수직구동회로

화소 Tr On위한 Pluse 전송

수평구동회로

HSW를 순차 On

Video 신호를 신호선 전송

Pre charge

Uniformity 개선

신호선을 Pre charge


7

TFT 특성 비교

O△OTFT 특성 안정성 / 균질성

X

≤ 2inch

△

≤ 15 inch

O

≤ 50 inch (?)대형화

큼

(∵트랜지스트 작음)

10~ 500cm2/v.sec

적용

Top Gate 구조

Self align

<450 ℃

Glass

Poly- Si TFT

(저온공정)

큼

(∵트랜지스트 작음)작음개구율

30~100cm2/v.sec

적용

0.5~1cm2/v.sec

불가능

전자이동도

Driver내장Transistor 특성

Top Gate 구조

Self align

Bottom Gate 구조

Key align

구조

소스/드레인Device 구조

1000℃ 이상

Quartz

Max. 350℃

Glass

온도

기판제조공정

Poly- Si TFT

(고온공정)a- Si TFT항목


8

고온폴리 TFT LCD 구조적 특징

차광구조

평탄화

정전용량

Microlens

Patterned Spacer

회로내장

고내광성 재료기술

방진 Glass 구조

색얼룩 보정 IC 기술


9

차광구조

광누설전류(Photo Leakage current) , 빛에 의한 누설전류

평탄화

Rubbing 균일성 확보. 배향막 코팅/액정 배향균일성에 악영향

정전용량

화소전압 유지. 다층구조의 정전용량기

Microlens

개구율값을 높이기 위함

Patterned Spacer

Spacer를 산포

-원하는 부분에 화소결함 Spacer

회로내장

Gate 및 Data 구동회로 기판 위 집적

고내광성 재료기술

휘도가 증가-광원의 휘도를 높임-고내광성이 필요

방진 Glass 구조

부유 먼지 defocusing

색얼룩 보정 IC 기술

액정에 걸리는 전압 -Offset

고온폴리 TFT LCD 구조적 특징


10

Front Projector

Electric View Finder

Head Mounted Display

Rear Projection TV

고온폴리 TFT LCD의 Application


11

LTPS TFT LCD 기판 Size

300*400mm2(‘94) 600*700mm2 (‘99) 730*920mm2 (‘02)

저온폴리실리콘 CMOS의 개요도


12

TFTLCD 비교(a-Si/LTPS/HTPS)


13

하지 SiO2

a-Si(45nm)

탈수소처리

ELA

Poly-si의 P/L

Gate 절연층(SiO2)

Sputter막 형성

Al 표면양극산화

Al 의 P/L

측면 양극산화

(제3층 양극산화)

Gate 절연층 etching

측벽양극산화 측벽제거

Ion Doping/Activation

Sin

Contact Hole

Ti/Al/Ti

저온 Poly-Si TFT LCD 공정예 (Top Gate)


14

Al 전극 형성과 P/L

Al전극의 P/L

Al 표면 양극산화

Gate 절연층/a-Si 연속 형성

ELA

a-Si 층 형성

a-Si/p-Si etching

CVD막 형성

Cr/Al 연속 Sputter

Cr/Al etching

N+ SiNx 전극 etching

저온 Poly-Si TFT LCD 공정예

(Bottom Gate)


15

Top gate / bottom gate 원리적 소자구조 확립

top gate는 특성이 안정화

bottom gate는 외부광에 대한 우려 없음

bottom gate가 a-Si TFT 라인의 전용이 용이

레이저 어닐통한 Poly-si 형성

top gate 는 Poly-si 를 형성 후, 인과 boron을 이온 주입

bottom gate 는 이온 주입후 레이저 어닐

PECVD로 직접, 불순물을 혼입한 a-Si를 deposition하는 방법은 사용되지 않음

Poly-si TFT 제조장치의 Key

PECVD

laser anneal 장치

이온 주입 장치

저온 Poly-Si TFT


16

a-Si 형성a-Si를 형성하여 어닐을 통해 Poly-Si 막을 얻음PECVD를 통해 a-Si 막 형성

탈수소 처리PECVD를 통해 a-Si 막 형성 – 약 10%의 수소가 포함 – Si막 박리

>배치방식에 의한 탈수소 처리: 430도 2시간 열처리>엑시머 레이저에 의한 탈수소 처리 : 저_고 출력 어닐>최초 수소농도 2%이하의 a-Si 막 형성 : Rf power 를 낮춤>a-Si 막 형성을 진공층착

다결정화200w 엑시머 레이저구동회로부만 Poly-Si 화 하는 방식 _ YAG레이저

저온 Poly-Si TFT 의 요소기술 1


17

Ioff전류의 저감대책

>구동회로부만 저온 Poly-Si TFT 화>Multi transistor구조 : NMOS를 두개이상 직렬 배열 _ Ioff 전류의 저감>offset구조 : source drain과 gate 전극 직하의 채널부와의 사이에

고저항 영역을 설치>LDD 구조 (lightly doped drain) :> Wing 구조 : gate 전극 상에 절연층을 사이로, 서브 gate전극을 이용

gate가on 시에는 큰 drain 전류가 off시에는 리크전류를낮게 억제

역치전압(Vth)제어a-Si 형성시에 boron을 홉입시켜, Vth 제어

저온 Poly-Si TFT 의 요소기술 2


18

유기 반도체를 이용한 응용 연구의 영역 확장

• 전자파 차폐막, 캐패시터, 유기 EL 디스플레이, 유기 박막 트랜지스터, 태양 전지,

• 다광자 흡수 현상을 이용한 메모리 소자.

유기 트랜지스터의 응용 분야

유기 박막트랜지스터


19

S D

I

G

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

S D

I

G

_ +

_ +

_ +

_ +

_ +

_ +

_ + _ + _ + _ + _ + _ +_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

S D

I

G

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

_ +

(a)

(a)(b)

(c)

_ _ _ _ _ _

+ + + + + +

+ + + + +

_ _ _ _ _

유기트랜지스터의 구조및 동작 원리


20

유기물 반도체와 유전체 종류/성능(FET)


21

유기반도체 재료소자의 성능을 나타낼 정도의 높은 전하 이동도>Pentacene - 약 2.7cm2/Vs ,비정질 보단 우수, 다결정보단 저조

구조적으로 반도체 결합을 유지, 폴라론 형성 않도록반도체의 설계/합성 또는 도핑을 응용함으로써 전하이동도 증가

유기반도체재료에 따른트랜지스터의 특성변화

유기 트랜지스터의 기술


22

유전체낮은 온도에서 박막 형성, 유전율/절연 특성이 크거나 좋아야 함.일정정도의 구부림에 균열 발생이 없어야 함.

유기유전체의 물리적 특성 무기유전체의 물리적 특성



23

Contacts고분자 막과 금 박막사이의 접착력이 불량하여 부가적인 저항이 작용

>> 소자의 특성 저하전도특성이 좋고 일함수가 높고 유기물과 접착력이 우수한 재료/공정

예) 금과 Pentacene ohmic contact 이 형성되지 않음.p-type 의 경우 일함수 가 비슷하여 contact 문제만 해결n-type 의 경우 일함수 차이가 크기 때문에

금속 일함수 shift 기술 필요

>> 금속표면에 유기 단분자 막을 자기 조립법으로 제작 후유기반도체를 증착하는 방법이 시도.



24


기판실리콘과 유리 >>> 플라스틱유리전이 온도가 높은 내열성 플라스틱 기판의 개발 필요.표면 거칠기가 좋고 기계적 강도, 기판의 투과도가 좋아야함.배면에 산소와 수분의 투과를 막아줄 보호막의 증착이 필수적.

대표적 플라스틱 기판의 물리적 성질


25

유기트랜지스터의 기술

Under coated layer (resin)

Plastic (PES, PET, PE)

Inorganic material

Over coated layer (resin)


Inorganic material






Inorganic material

Over coated layer (resin)


Inorganic material



Plastic (PES, PET, PE)Plastic (PES, PET, PE)

기판의 투습도 및 투산소도 향상을 위한 다층박막 코팅 방법


26

Barrier Capability is function of:

◈ Substrate permeability

◈ Coating permeability

◈ Coating defects

Typical permeability of 10 -1 to 10-2

◈ Marginal performance for LCD; unacceptable for OLED

10-6

10-5

10-4

10-3

10-2

10-1

100

10 1

10 2

10 3

10-6

10-5

10-4

10-3

10-2

10-1

100

10 1

10 2

10 3Water V

ap

or P

erm

eab

ilit

y

(g

m/

m2

/d

ay @

25°C

▣ Inorganic coatings

◈ Improves 10X

▣ Organic coatings

◈ Improves 10X

▣ Plastic film and sheet

◈ 10 to 1000 gm/m2/day

TARGET

Plastic Substrate

Inorganic Coating

Organic Coating

Plastic Substrate

Inorganic Coating

Organic Coating


플라스틱 기판의 내투습도 및 내산소도 조건


27

기판 엽렬(수평으로 금이 가며 쪼개짐) delamination

기판 및 박막에 금이 감Crack

기판 및 박막이 수축됨(움츠러듬)Shrinkage

시간이 지날수록 박막의 특성 열화Long term fatigue

박막이 벗겨짐Film peeling

기판 및 박막이 늘어남Strain

기판 및 박막이 휘어짐Bending

현 상문 제

기판 엽렬(수평으로 금이 가며 쪼개짐) delamination

기판 및 박막에 금이 감Crack

기판 및 박막이 수축됨(움츠러듬)Shrinkage

시간이 지날수록 박막의 특성 열화Long term fatigue

박막이 벗겨짐Film peeling

기판 및 박막이 늘어남Strain

기판 및 박막이 휘어짐Bending

현 상문 제


TFT 소자 제작시 고려되는 기판의 특성


28


1) 광학적 특성의 저하

각 기판에 최대 공정 온도 초과 시 문제 발생.

기판의 수축(shrink) 및 변형(deform)에 의한 optical property가 저하.

2) 정렬이상

온도에 의한 기판의 수축 및 팽창을 고려.

Photo- lithography 공정시 alignment 문제를 야기.

3) Thermal stress 문제 해결

증착 하기 전에 미리 열처리하는 Preshrink 처리를 하여 기판의 변형에 대한 내구성을향상.

저온공정을 통한 온도의 급격한 변화 방지하여 Thermal mismatch 문제를 최소화.

4) Mechanical stress

Device film 에서 기계적인 스트레스를 고려.

5) 박막의 adhesion

유기물(polymer)에 대한 무기물(SiO2, SiNx, a-Si, Al 등)의

접착도(adhesion) 떨어지므로 이를 고려.


29


Crystallization bigger mobility

> L, I, S, D, GB는각각 phonon, impurity, surface, defect, grain boundary

> 이동도 요소 중 그 값이 가장 작은 것에 주로 지배. 따라서 각 항목의 값을 크게 유지_ 전체 이동도를 향상.

Patterning> double-layer photoresist (Novalak/ PMMA) technique41, > 절단 벽을 사용하는 방법, > 보호막 형성 후 산소 플라즈마로 에칭하는 방법


30


플라스틱 유기 EL의 Thin Film Passivation 기술

1)유기물을 이용한 passivation

반응성 모노머를 OLED에 증착 혹은 도포 후 중합을 통해 경화된

passivation 박막을 얻는 방법

반응이 완료된 고분자를 증착을 통해 OLED의 passivation 박막

[올레핀계 고분자 (polyethylene, polypropylene), 폴리에틸렌테레프탈레이트 (PET),

Fluororesin, 폴리실록산 (polysiloxane)

2)무기물을 이용한 passivation

Al_Ag, Li_In, Dielectric material (SiN, SiON, SiO),

게르마늄 디옥사이드 (GeO2))

3)액상을 이용한 passivation

fluorocarbon liquid를 사용


31

박막트랜지스터의 응용/활용분야

NTPC (Notebook PC) TV & Monitor


32


CNS(Car Navigation System) / Handheld Display


33


34


35


X-ray 감지 센서

디지털 X-ray 이미지센서의 구조 모식도 및 영상 예


36

Advantages of Polymer Compared to Glass Substratesmore rugged

lighter weight

more compact

conformal

flexible

roll-to-roll compatible

Disadvantagesmuch lower processing temperatures

poor thermal stability

surface roughness

susceptible to chemicals

nascent display and TFT fabrication technology

Display on flexible substrate

Front surface : Protect thermal diffusion ( deposition or crystallization)

Back surface :Balance thermal stress ( from substrate heater)

CVD or Sputtered

SiNX, SiO2

Plastic substrate

Buffer layer


37

TFT 특허 전체 동향


38

TFT 구조 및 제조 특허 --- 미국


39

TFT 구조 및 제조 특허 --- 일본


40

공정 단순화 ----- 저가격화


41

고 개구율 기술

TFT-LCD 고개구율화 ----- 저 소비전력

TFT 성능 향상 : 전계효과 이동도 향상 기생 용량 저감 : TFT 소형화, Self-aligned TFT 저저항 Bus line : 저저항 금속 재료, 평탄화된 thick line 배선의 미세화 : B/M on Array, C/F on Array

COA AOC


42

고개구율 특허

[5641974(미국) OIS Inc.]

[149311(한국) 삼성전자]

층간 절연체로는 유전 상수가 적은 물질

두꺼운 절연층 형성

화소 전극과 배선간의 기생 용량 저감


43

Self-Alignment

Semi Self-Aligned a-Si TFT

(Back-Side Exposure)

Fully Self-Aligned a-Si TFT(Silicide/Ion Doping)

Fully Self-Aligned a-Si TFT(Laser Annealed n+ Poly-Si)

Self-Alignment -- TFT 소형화 -- 개구율 향상기생 용량 저감 -- 화질 개선

보조 용량 축소 -- 개구율 향상


44

Self-Alignment TFT 특허

• 반도체층 위에 게이트 전극과 완전정렬되는 보호절연층 형성

기생 용량을 없애고

반도체 층을 빛에 노출되지 않게 보호

Matsushita Electric Ind Co.


45

TFT 구조/Gate 전극

• 반도체 층 식각 시 기판 쪽에서 UV 노광

• 게이트 전극의 귀퉁이 경사도를 유지(Taper 구조)

누설 전류 저감

고 On/Off 전류비

절연막과 활성화층의

접합상태를 개선


46

3-Mask TFT 공정/구조

• 반도체 층 성막

• 도핑된 반도체 층 형성

• 금속층 형성

• 첫 번째 마스크 사용

소스와 드레인 전극 형성

• 절연막 형성

• 금속층 성막

• 두 번째 마스크 사용

게이트 전극 형성

• 투명전극 전면 증착

• 세 번째 마스크 사용

화소전극을 구성한다.

[333180(한국) 하이닉스반도체]


47

Vapor Phase Polymerization

• Vapor PhasePolymerization

(미국) Exxon Research and Engineering

유기 고분자 박막 열적 안정Doping없이 100~900(Ωcm-1) 전기 전도도

Large Substrates, Webs

Efficient Materials Use

Low Source Cross-Contamination

High Control of Doping

Higher Throughput


48

유기 TFT 특허 1

Orientation Film 사용, 유기 반도체 층이 일정한 배향성 유지

유기 반도체 층의 분자 배향에 따른 이동도의 이방성 높은 이동도를

얻을 수 있다 [6326640(미국) Motorola Inc.]

하부 전극 구조를 사용, 그 위에 Thiol Compound 처리하여 성막되는 유기 반도체 층을 자기 정렬 [6335539(미국) IBM Corp. ]


49

유기TFT 특허 2

인가 전압에 따라 n-type 또는 p-type 특성의 TFT 15 nm의 α-6T와 40 nm의 C60 사용 대기 노출에 의한 반도체 층의 퇴화 현상 방지: 40 nm의 α-6T막 증착

[6278127(미국) Agere Systems Guardian Corp.]

Organic-inorganic Hybrid 물질을 반도체 층으로 사용

무기물에서의 높은 이동도, 유기물의 성막이 단순하며 자기 정렬 [6180956(미국) IBM Corp. ]


50

유기 TFT 특허 3

US5946551 Dimitrakopoulos

Gate Insulator로 Ferroelectric 물질 사용


51

유기TFT-LCD

대면적에 단순한 방법으로 LCD 구동을 위한 OTFT 제작 전체 공정 단순화

생산비 절감 효과

[6060333(미국) Mitsubishi Electric Corp. ]


52

Poly-Si 결정화 기술

HTPS(High Temperature Poly-Silicon)LTPS(Low Temperature Poly-Silicon)

As-deposited (LPCVD) SPC(Solid Phase Crystallization) ELA(Excimer Laser Annealing) RTA(Rapid Thermal Annealing) CGS(Contimuous Grain Silicon) SLG(Super-Lateral Growth) CW(Continuous Wave) Laser MIC(Metal Induced Crystallization)

MILC(Metal Induced Lateral Crystallization) SLS(Sequential Lateral Solidification) AMFC(Alternative Magnetic Field Crystallization) FALC (Field Assisted Lateral Crystallization)


53

ELA 기술 특허

활성층의 측면을 레이저광 조사로 어닐링활성층 측면에 패터닝 때 생긴 결함 집중결함에 기인하여 Off 전류 발생활성층 측면의 결정성 향상, 결함 감소, Off전류 감소.[3124445(일본) Semiconductor Energy Lab].

레이저 빔을 끝부분이 겹치게 스캔하는 방법

[269350(한국) LG.필립스 LCD]


54

SLS(Sequential Lateral Solidification) 특허

장치 개략도

SLS의 연속적인 이동 경로


55

MIC 특허 1

• 결정화 촉진을 위해 니켈과 같은 금속 박막을도포하여 실리콘 박막의 측면에 접촉시켜 그 영역에 니켈의 농도를 높이고 그 영역으로부터 채널이 형성될 a-Si 박막 내부로 결정이

• 결정립 경계면은 게이트 전극에 수직, 게이트전극의 중앙 부근에 형성

• 결정립 경계면은 드레인과 채널 형성지역 경계에 더 이상 존재하지 않게 된다.

• 누설 전류 감소

[2762215(일본) Semiconductor Energy Lab Co.]


56

MIC 특허 2

• 촉매 요소가 a-Si 막에 삽입되어 a-Si 박막이 일반적인 a-Si의 결정화 온도보다 낮은 온도에서 어닐링하여 a-Si을 선택적으로결정화

• 결정화된 구역은 구동회로로 TFT로 사용

• 비정질 상태인 부분은 화소용 TFT로 사용

[1993-78999(일본) Semiconductor Energy Lab Co.]


57

AMFC 개념도와 결정화 속도 비교

B

Glass

A-Si film

External Heating

B

Glass

A-Si film

External Heating

0 120 240 360 480 6000

50

100

150

200

250

300

AMFC : 430oC 250G

SPC : 600oC

AMFC SPC

(111)

peak in

ten

sit

yAnnealing Time (min.)

Field-enhanced movement of charged defects

Selective joule heating of amorphous Si films


58

누설전류 저감 기술 : LDD.

Sony LDD 구조

전형적인 LDD 구조


59

누설전류 저감 기술 : Off-set.

전형적인 Off-set 구조

Self-alignment 방식에 의한Sharp사의 Off-set 구조


60

누설전류 저감 기술 : 기타

Semiconductor Layer, Source/Drain 끝 단 부분에 절연막 벽 형성

Casio Computer Co.


61

저저항 배선 기술


62

저저항 배선 특허

Al, Ag, Cu 배선 기술 Ag, Cu : 접착력 Ag : Electromigration Al : Hill-rock, Diffusion

Al, Cu, Ag-based Alloy

주입된 이온에 의한 Al 복합층 형성.Hillock 줄여줄 수 있으며, Al 복합층은 낮은 저항성을 가진며, ITO와 직접 연결 가능추가적인 Photolithography 공정을 단순화 가능 [208024(한국) 삼성전자]


63

향후 전망 ----- 평판 디스플레이 기술

새로운 개념의 미래형 정보디스플레이 개발 필요.

대화면, 고화질, 고밀도, 고정세, 저전력, 신기능 디스플레이 개발 요구

유기물의 고유한 장점 이용한 경량, 박형, 초절전 표시장치 필요.


64

TFT 기술 발전 Roamap


65

Challenges of TFT Research and Developments

Organic

Gate Insulator

Interface* Crystallinity/Directionality control

* Low interface state density

* High mobility

GateOrganic

Semiconductor

Source Drain

Contact* Ohmic

* Low contact resistance

Gate Insulator Structure* High Gate Capacitance(High-K)

* Low leakage

* High breakdown voltage

Device Structure

Annealing Process


66

SOD 구현을 위한 기술 과제 및 TFT 특성


67

SOD 기술의 Roadmap


68

TFTs in Active Matrix Displays

SelectV

G

Signal(Data)

VD V

DD

Supply

OEL Diode

CS

Storage Capacitor

SwitchingTFT

DrivingTFT


69

AMOEL TFT의 문제점

VDD

VCOM

OEL

TFT-2TFT-1

Cstg

Data Line

Scan Line

scan1

scan2

dataGND

OEL

-VCC

T1

T3

T2

T4

TFT-2 소자 특성이 패널 화질 특성 결정

Sony 13” 총천연색 유기 EL 디스플레이

전류 미러형 pixel 구조

Threshold MismatchThreshold Voltage Shift

최소화 필요균일한 특성 필요


70

고화질 AMOELD

Driving TFT의 △Vth 보상 (Uniform Threshold Voltage)

Driving TFT의 △μ 보상 (Uniform Mobility)

Driving TFT의 △Isat 보상 (Uniform Saturation Current)

Pixel의 △Vdd 보상 (Uniform Power Supply)

Pre-Charging 방법의 최적화

모든 계조에 Program Current와 Pixel Current Matching


71

유기 반도체 및 소자

Road Map of Organic SemiconductorsMolecularArithmetic

Device

ConductivityLight

EmissionPhoto Electric

Effect

Current Control

NonlinearOptics

PlasticCapacitor

Polymer Electrolyte

OrganicElectrode

OrganicEL

OrganicLighting

OrganicLaser

OrganicOptical Sensor

OrganicSolar Battery

OrganicInterface

Device

OrganicTransistor

OrganicIC

ExistingTechnology

UnderDevelopmentTechnology

FutureTechnology Wearable

Information Device

ConductElectricity

ConvertElectricityto Photo

ConvertPhoto toElectricity

ManipulateElectricity

ManipulatePhoto


72

비정질 박막트랜지스터

• a-Si TFT: NPC, Monitor, TV 시장 확대

• 핵심과제 : – 제조 원가 절감: CRT 수준

– 대형장비 개발: 대량 생산, 대화면화

• 제조원가 절감– Mask수 감소, 소재의 국산화, 소재 사용량의 감소, Robot 개선 및

장비 설계변경

• 신규장비 개발– Metal 성장: sputtering Spin on metal, Metal printing, Hollow

cathode CVD, 27.56MHz의 사용

– Metal etching: Wet etching Dry etching, 공정단순화

– Glass의 대형화: 1,100x1,250 mm (제5세대 라인) 2002년 하반기

1,500x1,800mm (제6세대 라인) 2004년 예정


73

고온 폴리실리콘 박막트랜지스터

• 주요응용 제품: 데이터 Projector

• 핵심과제 : 고휘도화, 소형 저가격화

• 고 개구율화높은 화소 용량, 좁은 gap의 cell 조립

• 강력한 입사광소자의 차광구조 진화

• Panel의 온도상승냉각 시스템개선

• 저가격화 Panel size의 down sizing화

0.7 inch module PJ : $2000

장래 $1000 등장 예상


74

저온 폴리실리콘 박막트랜지스터 I

P-Si Low Temp. p-Si

ELA

CGS

Lateral

growth Next

Generation

Toshiba

Sanyo

ST-LCD

Sharp

T.I.T

Columbia

Univ.

Fujitsu Lab.

Development in Progress

Supplies small and

to large area

display

Small Mid-size display

only Small Mid-size display

only Below 600℃G Glass substrate


75

저온 폴리실리콘 박막트랜지스터 II

• 저온 폴리실리콘 TFT의 목표시스템 display 구현– Display 뿐만 아니라 CPU, 메모리 등을 유리 기판상에 집적

1) LTPS TFT 고성능화 (단결정 Si 박막과 양호한 MIS 구조)

2) 설계 rule 미세화 (1μm- sub μm)

3) 신뢰성 향상 (short 채널 효과 해결)


76

저온 폴리실리콘 박막트랜지스터 III

• LTPS 기술 Roadmap


77

저온 폴리실리콘 박막트랜지스터 III

• ELA(엑시머 레이저 용융, 재결정화법)

1) Mazumura : ELA lateral 성장법,

위상제어 ELA(PMELA)

2) Columbia Univ. : SLS법 461cm2/V•s

– 엑시머 레이저양산 장치로 완성도가 낮다

• DPSS (diode pumped solid state) CW 레이저– (10W, 532nm) : 연속 발진 고체 레이저

– n-ch : 566 cm2/V•s, 0.4V/dec, Vth= -0.1V

p-ch : 200 cm2/V•s, 0.23V/dec, Vth= 0.1V


78

저온 폴리실리콘 박막트랜지스터 IV

• 2002 SID new technology

1) TFT 선택 결정화

2) 레이저 beam 분할을 이용한 beam수 증대기술

3) 다수 beam 동시 조사기술

• 2005년경– PDA에서 CPU이외 DC-DC Converter 6Bit DAC, Memory등

의 집적 예상


79

시스템 Display 예

SEL-Sharp

CGS 기술 이용

8bit CPU 실장 글래스 기판 발표(2002.10.26)

13,000개 TR

cf: P4:5,500만개


80

유기 박막트랜지스터• 응용분야의 확대 : 스마트카드, 플라스틱 LCD, 유기 EL 디

스플레이의 능동구동회로

• 핵심 과제

- 고유전율, 저누설전류, patternable ,

내화학성, 내열성절연체 재료

- 내열성, 내화학성, 고 광투과도, 저투습(산소)도, 기판

- RT 공정 가능한 device passivation 기술

- 내구성, 내화학성OTFT 수명

- 유기/무기 박막간의 contact 및 adhesion계면

- 고이동도, 순도, 점별비, 내화학성, 내열성반도체 재료

핵심 요구 사항분 야

- 고유전율, 저누설전류, patternable ,

내화학성, 내열성절연체 재료

- 내열성, 내화학성, 고 광투과도, 저투습(산소)도, 기판

- RT 공정 가능한 device passivation 기술

- 내구성, 내화학성OTFT 수명

- 유기/무기 박막간의 contact 및 adhesion계면

- 고이동도, 순도, 점별비, 내화학성, 내열성반도체 재료

핵심 요구 사항분 야


81

박막트랜지스터의 응용• 모니터용 15”, $10/inch에 접근 (삼성전자 500만대/연 달성)

• TFT-LCD TV

고성능화, 시야각 특성, 응답속도, 고화질, 저전력화

• 2002년10월– LG전자 42” 모듈발표

• WXGA(1280x728), 12msec, 수퍼 IPS 176도, 500cd/m2, 600:1, 색재현성72%,

– 삼성전자 46” 모듈 발표

• WXGA (1280x720), 12msec, PVA 170도 시야각, 500cd/m2 , 800:1, 색재현성 72%

• 2003년 초– 50” 급 모듈 개발 예상


82

박막트랜지스터의 응용

• 세계 최대 52” TV module 발표 (2002.12.5)

– LG-Philips LCD

– 1920x1080, Super-IPS 176도

• 가격하락으로 급격한 시장 확대 예상– 올해 130만대 (Sharp 48.4%, LG 35.5%, TM 6.8%, 삼성 6.8%)

– 2006년 1610만대, 연평균 92% 성장 예상

• A-Si, poly-Si TFT를 이용한 CCD 이미지 센서, X-ray 검출기의 시장확대 예상

Documents

Slit Photolithography에의한 4매 MASK 공정contents.kocw.net/KOCW/document/2015/sungkyunkwa… · · 2016-09-09디스플레이공학 6 고온폴리실리콘TFT LCD System 구성