1

INSTITUTO TECNOLOGICO

DE MINATITLAN

CATEDRATICO:

Daniel Valdivieso Rodríguez

ALUMNA:

ESMERALDA ROJAS GONZALES

TRABAJO:

FLIP-FLOP

MATERIA:

Principios Eléctricos y Aplicaciones Digitales

MINATITLAN, VERACRUZ. 14 DE DICIEMBRE DEL 2015.

2

INDICE

Flip Flop …………………………………………………………………………………………….. 3

Tipos de Flip-Flop ………………..…………………………………………………………….. 9

Aplicaciones de los Flip-flop ……………………………………………………………. 10

Referencias bibliográficas ………………………………………………………………… 16

FLIP-FLOP

3

Un biestable (flip-flop en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de

perturbaciones. Los flip-flops se implementan con puertas lógicas y son los bloques básicos de construcción de contadores, registros y otros circuitos de control secuencial. También se emplean en ciertos tipos de memorias. Un registro se forma combinando varios flip-flops de manera que se puedan almacenar grupos de bits. Por ejemplo un registro de 8 bits se construye a partir de 8 flip-flops. Además de almacenar bits los registros se pueden emplear para desplazar los bits de una posición a otra dentro del propio registro o fuera del mismo. Estos dispositivos reciben el nombre de registros de desplazamiento y los veremos en secciones posteriores. Los circuitos secuenciales se pueden dividir en síncronos y asíncronos.

1. Síncronos: las entradas, salidas y los estados internos se muestrean en instantes de tiempo definidos que son controlados por una señal de reloj.

2. Asíncronos: los circuitos responden a cambios en las entradas que se pueden producir en cualquier momento.

4

TIPOS:

Biestable RS

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser activadas:

R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

S: el grabado (set en inglés), puesta a 1 ó nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. En ningún caso deberían activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop está construido con puertas NOR, o a alto, si está construido con puertas NAND. El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas de verdad, la activación de ambas entradas se contempla como caso no deseado (N. D.).

Biestable RS (Set Reset) asíncrono

Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NAND o NOR, según se muestra en la siguiente figura:

5

Tabla de verdad biestable RS

R S Q (NOR) Q' (NAND)

0 0 q N. D.

0 1 1 0

1 0 0 1

1 1 N. D. q

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) síncrono

Circuito Biestable RS síncrono a) y esquema normalizado b).

Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un flip flop síncrono a partir de una asíncrona, junto con su esquema normalizado:

Su tabla de verdad es la siguiente:

6

Biestable D (Data o Delay)

Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.

El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico. El funcionamiento de un dispositivo activado por el flanco negativo es, por supuesto, idéntico, excepto que el disparo tiene lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco del impulso de reloj.

Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En función del modo de activación de dicha entrada de sincronismo, existen dos tipos:

Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés).

Activo por flanco (de subida o de bajada).

La ecuación característica del biestable D que describe su comportamiento es:

Qsiguiente=D

7

y su tabla de verdad:

D Q Qsiguiente

0 X 0

1 X 1

X=no importa

Esta báscula puede verse como una primitiva línea de retardo o una retención de orden cero (zero order hold en inglés), ya que los datos que se introducen, se obtienen en la salida un ciclo de reloj después. Esta característica es aprovechada para sintetizar funciones de procesamiento digital de señales (DSP en inglés) mediante la transformada Z.

Biestable T (Toggle)

Símbolo normalizado: Biestable T activo por flanco de subida.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de estado ("toggle" en inglés) cada vez que la entrada de sincronismo o de reloj se dispara mientras la entrada T está a nivel alto. Si la entrada T está a nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unión que se corresponde a la entrada T.

8

La ecuación característica del biestable T que describe su comportamiento es:

y la tabla de verdad:

T Q Qsiguiente

0 0 0

0 1 1

1 0 1

1 1 0

Biestable JK

Es versátil y es uno de los tipos de flip-flop mas usados. Su funcionamiento es idéntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia está en que el flip-flop J-K no tiene condiciones no validas como ocurre en el S-R.

Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.

K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el estado contrario al que tenía.

La ecuación característica del biestable JK que describe su comportamiento es:

9

Y su tabla de verdad es:

J K Q Qsiguiente

0 0 0 0

0 0 1 1

0 1 X 0

1 0 X 1

1 1 0 1

1 1 1 0

X=no importa

APLICACIONES DE LOS FLIP-FLOP

Un flip flop puede usarse para almacenar un bit. La información contenida en muchos flip flop puede representar el estado de un secuenciador, el valor de un contador, un carácter ASCII en la memoria de un ordenador, o cualquier otra clase de información.

Un uso corriente es el diseño de máquinas de estado finitas electrónicas. Los flip flop almacenan el estado previo de la máquina que se usa para calcular el siguiente.

El T es útil para contar. Una señal repetitiva en la entrada de reloj hace que el flip flop cambie de estado por cada transición alto-bajo si su entrada T está a nivel 1. La salida de un biestable puede conectarse a la entrada de reloj de la siguiente y así sucesivamente.

La salida final del conjunto considerado como una cadena de salidas de todos los flip flop es el conteo en código binario del número de ciclos en la primera entrada de reloj hasta un máximo de 2n-1, donde n es el número de flip flop usados.

10

Uno de los problemas con esta configuración de contador (ripple counter en inglés) es que la salida es momentáneamente inválida mientras los cambios se propagan por la cadena justo después de un flanco de reloj. Hay dos soluciones a este problema. La primera es muestrear la salida sólo cuando se sabe que esta es válida. La segunda, más compleja y ampliamente usada, es utilizar un tipo diferente de contador síncrono, que tiene una lógica más compleja para asegurar que todas las salidas cambian en el mismo momento predeterminado, aunque el precio a pagar es la reducción de la frecuencia máxima a la que puede funcionar.

Una cadena de flip flop T como la descrita anteriormente también sirve para la división de la frecuencia de entrada entre 2n, donde n es el número de flip flop entre la entrada y la última salida.

Contadores de pulsos

GeneralidadesSon sistemas de FF en cascada y relacionados con redes combi nacionales de tal manera que cuentan, bajo un código binario cualquiera ya predeterminado (binario puro, BCD, Jhonson, etc., u otro inventado por uno que necesite) los pulsos que ingresan al clock del sistema. Así, si todos los relojes se conectan en paralelo o no, los contadores se denominan, respectivamente— sincrónicos— asincrónicosy nosotros estudiaremos a los primeros.La cantidad M de pulsos a contar (incluyendo el correspondiente reposo) está relacionada con el número n de FF a utilizar mediante la fórmula2n-1 < M 2nEjemplo de DiseñoSe pretende contar los pulsos de un código, por ejemplo binario natural hasta el número 5; o sea que a partir del pulso 6 se reiniciará el conteo (autoborrado). En efecto, podemos elegir la mínima cantidad de FF a usar (y que por tanto se usarán)M = 6

11

2n-1 < M 2n n = 3Adoptamos seguidamente el tipo de FF que dispongamos, por ejemplo el RS.Ahora completamos las tablas de diseño

Simplificamos los resultados, por ejemplo por Veich-KarnaughR0 = q1*q2S0 = q1q2R1 = q1q2S1 = q0*q1*q2R2 = q2S2 = q2*y armamos finalmente con ella el circuito

Divisores de frecuencia

GeneralidadesPueden realizarse con contadores asincrónicos o sincrónicos.Asincrónico

12

Seguidamente vemos un divisor de frecuencia asincrónico realizado con FF-T (recuérdese que un FF puede ser fabricado a partir de cualquier otro FF) que poseen la propiedad de sacar un pulso por cada dos de entrada. Por ello la división final essal = ent 2n

SincrónicoEjemplo de DiseñoAhora bien, supongamos que no deseamos dividir por un número 2n sino por otro cualquiera. Para ello nos valdremos del contador sincrónico. Cuando la cantidad de pulsos llega a la cantidad M se diseñará al último FF de tal manera que cambie el estado detectando así con ello la división. Siguiendo los pasos de diseño como recién se ha expuesto al diseñar un contador cualquiera sincrónico, podemos lograr nuestro cometido.Supongamos que nuestro dato sea dividir por 3. Adoptamos, por ejemplo FF-JK y entonces, con el criterio anterior, lo diseñamos de la siguiente maneraM = 32n-1 < M 2n n = 2

Multiplicadores de frecuencia

Generalidades

13

Pueden realizarse con un Lazo de Fijación de Fase (LFF) y un divisor por M que lo realimente —M es la cuenta de pulsos del contador como se vio precedentemente. Estando enganchado y mantenido el LFF, el OCV interno deberá mantener la ent multiplicada por M. Así entonces, la frecuencia de salida será un múltiplo M del de la entradasal = OCV = M ent

Ejemplo de DiseñoSupongamos que se tiene una frecuencia de entrada que varía entre un máximo fentmax y un mínimo fentmin y se la quiere multiplicar M vecesfentmax= ...fentmin= ...M = ...El circuito siguiente muestra una implementación posible. Para diseñar al OCV debe recurrirse al capítulo de multivibradores con los datosfmax= ... > fentmaxfmin= ... < fentmin

La red R0C0 del filtro se la aconseja que sea experimental, aunque puede estimarse su constante de tiempo de tal manera que filtre los pulsos detectados0 = R0C0 = ... >> 2 Tentmax = 4 / fentmin

14

El rango de mantenimiento RM del lazo deberá resultar satisfactoriamenteRM [Hz] = M (fmax - fmin) = ... > fentmaxfentmin

Comparadores digitales

Se compararán dos palabras digitales (bytes) A y B de m bits cada una de ellas según el ordenamientoA = Am ... A1 A0B = Bm ... B1 B0con m el bit de mayor pesoA > B A B*A B A + B*A = B (A B)*A B A* + BA < B A* B

En efecto, para determinar el caso de igualdad bastará comparar cada uno de los bits en forma respectiva con compuertas O-Exclusiva(A = B) = (Am Bm)* ... (A1 B1)* (A0 B0)*

15

Para explicar el proceso de detección de la diferencia en exceso o déficit nos valdremos de un ejemplo. Sea m = 2 y siendo A > B; entonces con sólo que el bit de mayor peso lo sea será suficienteA2 > B2o bienA2 = B2 y A1 > B1A2 = B2 y A1 = B1 y A0 > B0lo que nos permitirá armar la red combinatoria siguiente(A > B) = (A2 > B2) + (A2 = B2) [ (A1 > B1) + (A1 = B1) (A0 > B0) A2B2* + (A2 B2)* [ A1B1* + (A1 B1)* + A0B0* ]

y de la tabla(A < B) = (A > B)* (A = B)* = [ (A > B) + (A = B) ]*

Registros de desplazamientos

Son cadenas de FF-D en cascada alimentados sincrónicamente, de tal manera que por cada pulso en clock la información digital se va desplazando de FF en FF sin sufrir alteración —recuérdese que la tabla de verdad del FF-D así lo permite. Puede salirse del mismo de una manera serie o paralelo.

16

REFERENCIAS BIBLIOGRÁFICAS

http://www.ing.unlp.edu.ar/islyd/Tema%204%20Flip-Flops%202009.pdf

http://personales.unican.es/manzanom/Planantiguo/EDigitalI/Tema_VI.pdf