Upload
fabiana-fullam
View
153
Download
0
Embed Size (px)
DESCRIPTION
TDI 型 CMOS 图像传感器 中 的 列 级 ADC 设 计. 吕 涛. 课题背景及意义. 时间延迟积分( TDI )型 CMOS 图像传感 器 可以 把 对 同一物 体多次 曝 光 得 到的信号进行低噪声累加 , 因 此 能 够达到很高的灵敏度和信噪比,非常适合应用在暗光拍摄和高速扫描拍摄的条件下,在工业检测和航空拍摄等领域具有很高的应用价值 。 ADC 是 TDI 型 CMOS 图像传感器的重要组成部分 , 实 现了将模拟信号转换为数字信号的功能 。. CIS 中 的 列级 ADC. CIS 中的 读出电 路架构主要有列级 ADC 、芯片级 ADC 和像素级 ADC 。 - PowerPoint PPT Presentation
Citation preview
TDI 型 CMOS 图像传感器中的列级 ADC 设计
吕 涛
课题背景及意义
时间延迟积分( TDI )型 CMOS 图像传感器可以把对同一物体多次曝光得到的信号进行低噪声累加,因此能够达到很高的灵敏度和信噪比,非常适合应用在暗光拍摄和高速扫描拍摄的条件下,在工业检测和航空拍摄等领域具有很高的应用价值。
ADC 是 TDI 型 CMOS 图像传感器的重要组成部分,实现了将模拟信号转换为数字信号的功能。
CIS 中的列级 ADC
CIS 中的读出电路架构主要有列级 ADC 、芯片级 ADC 和像素级 ADC 。
列级 ADC 与芯片级 ADC 相比,对 ADC 速度要求较低,降低了设计难度;与像素级 ADC相比,提高了填充因子,从而提高了光电转换效率,因此列级 ADC 得到了广泛应用
CMOS 图像传感器中常用的列级 ADC 有:单斜 ADC 、循环 ADC 和逐次逼近 ADC 。
其中,列级单斜 ADC 应用最为广泛。
列级单斜 ADC
结构:各列共用的斜坡发生器和
计数器;每列只需一个比较器、锁存器。
原理:首先采样输入信号 VIN ,
然后产生斜坡电压 VRAMP 与VIN 进行比较,当 VRAMP 大于VIN 时,比较器输出发生翻转,寄存器将保存此时的计数器值作为量化结果。
优点:结构简单,面积小。共用 DAC ,一致性好。
缺点: 转换时间长。 N 位至少需
要个时钟周期。
斜坡发生器
比较器+-
计数器 寄存器
Vin1
Vramp
第1列
比较器+-
寄存器
Vin2
第2列
……
V
t
Vramp
Vin
计数器值
Multiple-Ramp ADC
采用多个不同区间的斜坡电压来同时进行量化,可成倍增快量化速率。
量化过程分为粗量化和细量化两步。
缺点:但是需要多个斜坡发生器,结构复杂;功耗大。
我的设计
改进多斜坡列级 ADC 。斜坡发生器同时产生多路斜坡电压,但每个斜坡需要一个 buffer 来驱动所有列比较器,此 buffer 的功耗非常大,所以随着斜坡数量的增多,功耗也会大大增加。
对此结构进行改进,改为只有一个斜坡电压,但有多个参考电压的结构。
两步单斜 ADC
斜坡及多参考电压产生器
Vin1- Vin1+ Vin2- Vin2+
Vref1
Vref2
Vrefk
Vramp
逻辑电路及存储电路
控制电路及计数器
Vin1- Vin1+
第1列
……比较器
数字输出
Vrefp
VrefnS1
S2
Sk
……
……
Vin1- Vin1+ Vin2- Vin2+
逻辑电路及存储电路
Vin2- Vin2+
第2列
比较器
S1
S2
Sk
……
t
V Vramp
Vrefk
Vref2
Vref1Vrefn
Vrefp
… …
斜坡及参考电压产生器产生斜坡电压 Vramp 及 k 个参考电压Vref1~Vrefk ,提供给各列使用。斜坡电压的范围为量化范围的 1/k 。各个参考电压将量化范围等分为 k 个细量化区间。
每一列电路包括比较器、多路选择开关、逻辑电路及存储电路。
粗量化 细量化
Vin1+
Vin1-
VR=Vin1+-Vin1-
Vsig
Vref1
(Vrefn)
Vref2
Vref3
Vrefk
Vrefp
0
比较器输出
Vref4
… …
refVk
ref-1 Vkk( )
ref-2 Vkk( )
refV
(a)
(b)
(c)
工作原理
斜坡及多参考电压产生器
Vin1- Vin1+ Vin2- Vin2+
Vref1
Vref2
Vrefk
Vramp
逻辑电路及存储电路
控制电路及计数器
Vin1- Vin1+
第1列
……比较器
数字输出
Vrefp
VrefnS1
S2
Sk
……
……
Vin1- Vin1+ Vin2- Vin2+
逻辑电路及存储电路
Vin2- Vin2+
第2列
比较器
S1
S2
Sk
……
量化过程分为粗量化细量化
优点
对于一个 P 位的两步单斜 ADC ,若分为 M 位粗量化和 N 位细量化, P=M+N ,那么量化一次所需的时钟周期数为
与多斜坡 ADC 相比,只需一个斜坡,因此斜坡发生器的结构简单。
另外多斜坡 ADC 的每个斜坡且只需要一个 buffer来驱动所有列比较器,此 buffer 的功耗非常大;而本结构只需一个这样的 buffer 来驱动斜坡,各参考电也只需要接 buffer ,但驱动的是直流电平,因此功耗较低。
2 2M N
误差
其中的多个参考电压由电阻串联分压产生,并经过缓冲器以驱动各列电路。然而由于电阻失配、缓冲器运放失调等原因,会使各参考电压发生偏移,从而导致量化产生较大的误差。
t
Vramp
Vrefk
Vref2
Vref1
… …
VVrefp
Vrefn
误差校准
原有结构的基础上增加一列校准列,其输入连接 Vramp 和 Vref1 。 为了避免偏移导致的盲区及丢码的问题,需要扩展斜坡电压的范围。
斜坡及多参考电压产生器
Vin1- Vin1+ Vin2- Vin2+
Vref1
Vref2
Vrefk
Vramp
逻辑电路及存储电路
控制电路及计数器
Vin1- Vin1+
第1列
……比较器
数字输出
Vrefp
VrefnS1
S2
Sk
……
……
Vin1- Vin1+ Vin2- Vin2+
逻辑电路及存储电路
Vin2- Vin2+
第2列
比较器
S1
S2
Sk
……
Vin1- Vin1+ Vin2- Vin2+
逻辑电路及存储电路
校准列
比较器
S1
S2
Sk
……
校准模块
误差校准
将校准列的粗量化及细量化结果存储在校准模块的寄存器中,形成一个查找表,并随着每次量化的进行不断更新。
逐列读出其他各列的结果,并依次送入校准模块进行校准。利用如下公式即可即可校准得到最终的量化结果
其中 DC 和 DF1 分别为某列的粗量化结果和细量化结果, DF2 为在查找表中该粗量化值对应的校准列细量化结果。
11 22nout F C FD D D D
电路实现
要求 12 位精度, 32KHz 采样率, 1024 列。 采用该新型的两步单斜 ADC 。采用八个参考
电压,即粗量化 3 位,细量化 10 位。 主要电路:
斜坡发生器( DAC ) 多参考电压产生 比较器 其他逻辑电路
分段电容阵列 DAC
C C…
C
S0 S1
VrampRSTVrefl
Vrefh
X
… S31 S32
C
S30 S61
C CC
32
31Cs C
RS
T
MSB LSB
S2
C C
1
101
01
10
1
0
( )
m
i in
i i cmm
i c
out refh refl reflm
in
i cmm
i c
b Cb C C
C CV V V V
CC C
C C
当 DA 为 12 位时,即 n=12 , m=6 时,理想输出为 1
0
2( )
4096
ni
i
out refh refl refl
bV V V V
电容失配分析 电容失配会影响该 DA 的线性度 编写Matlab脚本程序进行蒙特卡洛分析。假设电容失配
率满足正态分布,对每个电容产生一个满足该正态分布的随机值,计算最大的 INL 。最后将结果用直方图显示,直方图的横坐标为 INL ,单位为 LSB ,纵坐标表示 INL 的分布情况。
σ=0.1 % σ=0.07 % σ=0.05 %
电容值的选择
失配 率 σ 0.1% 0.09% 0.08% 0.07% 0.05%
合格率INL≤0.5LSB
73% 82% 90% 96.5% 99.8%
不同失配率标准差 σ 下的合格率
综合考虑电容失配的影响和面积因素,选择失配率为 0.08% ,此时满足 INL 小于 0.5LSB 的合格率为90% ,单位电容的面积约为 1100 um2
多参考电压的产生
由于采用了校准结构,消除了多参考电压发生偏移的影响,因此可以采用简单的电阻串联分压来产生。
Vrefp
Vrefn
Vref4
Vref3
Vref2
Vref1
比较器
采用失调消除技术的三级级联比较器结构,每一级为采用二极管连接的七管运放。
能满足增益及速度要求,且能有效的消除比较器失调电压带来的误差。
S4
C1
C2
com1
S4
S5
com2
S5
C4
C3
S1
S1
S2
S2
Vin+
Vin-
Vramp
Vramp0
S3
S3Vdd
Gnd
S5
com3
S5
C6
C5
Vout-
Vout+Vos1 Vos2 Vos3
3 3 1 2 2 0 3out out in in ramp ramp osV V A A A V V V V V
M1 M2
M3 M4
Vin+ Vin-
Vout+
Vbiasn
VDD
Vout-
Vbiap
仿真结果 输入信号为正弦波,采样频率 16KHz ,量化
1024 次,进行 FFT 分析
SNDR=83.61dBENOB=11.67bit
仿真结果:功耗
单个斜坡缓冲器功耗 8mW ,单个参考电压缓冲器功耗为 1.2mW ,若采用八个斜坡的多斜坡 ADC 结构,则缓冲器总功耗高达65.2mW ,而本结构的缓冲器总功耗仅为17.6mW 。
每列电路静态电流 24uA
版图
Thank you