Tema Mosfet

8/13/2019 Tema Mosfet

1/55

TEMA 4TRANSISTORES MOSFET

El transistor de efecto campo metal-xido-semiconductor (MOSFET o MOS) puede afirmarseque constituye el caballo de batalla del diseo digital actual. Sus principales ventajas son sudensidad de integracin y un proceso de fabricacin relativamente simple, en comparacin

con las tecnologas bipolares, lo que ha hecho posible producir grandes y complejos circuitosde forma econmica. La superior densidad de integracin de estos dispositivos se debe, tantoa su menor ocupacin de rea por dispositivo, como a la posibilidad de utilizar estructurasdinmicas que requieren un menor nmero de transistores para realizar una funcindeterminada y presentan en general una menor disipacin de potencia.

La estructura de un transistor MOSFET de canal n (NMOS) en tecnologa estndar seilustra en la figura 4.1, siendo los dopajes de cada una de las zonas y los tamaos relativos del di ti t t d l t t l h i t t l

Figura 4.1.Vista y seccin de un transistor MOSFET de canal n[1]


2/55

Introduccin

PMOS). Con esta conexin del sustrato se trata de garantizar la polarizacin en inversa de lasuniones formadas por ste y las regiones de drenador y fuente del dispositivo.

En este tema presentaremos en profundidad los aspectos ms interesantes de estedispositivo, que determinan el procedimiento y los condicionantes de diseo aplicables a loscircuitos MOS, tanto analgicos como digitales. Comenzaremos presentando las diferentes

facetas del comportamiento del dispositivo MOSFET; se introducirn los factores quedeterminan la tensin de formacin de canal (tensin umbral), el modelo analtico ms simplede comportamiento tensin-corriente (modelo de Sah), y las capacidades que limitan elcomportamiento dinmico. A continuacin introduciremos los efectos de segundo orden quese ponen de manifiesto principalmente como consecuencia de la miniaturizacin de estosdispositivos, y cmo estos efectos determinan y modifican las ecuaciones de comportamientoesttico. Finalmente presentaremos los mltiples modelos SPICE de estos dispositivos y lasreglas que rigen el diseo del layoutde estos circuitos.

1. OPERACIN DEL MOSFET

Estudiaremos en este apartado el comportamiento de un MOSFET en sus diferentes facetas,tomando como referencia el dispositivo de canal n. No obstante, los argumentos utilizados ylas relaciones deducidas para este tipo sern tambin aplicables a los de PMOS, redefiniendo

el sentido de la corriente (en este caso, a diferencia del NMOS, la corriente fluye de fuente adrenador) y recalculando los parmetros para los datos de tecnologa de estos dispositivos.

1.1. Comportamiento esttico

Como sabemos, el principio de operacin de la estructura ilustrada en la figura 4.1 puederesumirse en el control de la corriente entre fuente y drenador por medio del campo elctrico

Figura 4.2.Smbolos de circuito para MOSFET de canal ny canalpdeenriquecimiento (enhancement) [2]


3/55

TRANSISTORES MOSFET

xqNd

Si s F

A

= 2

(4.1)

donde Sies la constante dielctrica del Si, ses el potencial en la interfaz xido-sustrato, Fel

potencial de Fermi del sustrato de tipopyNAes su dopado. La carga espacial en esta regin,debida nicamente a los iones de las impurezas aceptoras fijos en la red cristalina, viene dadapor:

Q q N x q N A d A Si s F= = 2 (4.2)

Si se sigue incrementando la tensin de puerta, el potencial electrosttico en la zona de laoblea debajo del xido alcanza un valor crtico, invirtindose la poblacin de portadores enesta zona (los minoritarios alcanzan la densidad de los mayoritarios cuando la situacin es deequilibrio). Este punto marca el comienzo de la inversin fuerte (strong inversion), en laque la concentracin de electrones bajo el xido de puerta crea un canal que conecta lasdifusiones de drenador y fuente, tal como se ilustra en la parte (b) de la figura 4.3. Lainversin ocurre a un valor del potencial en el interfaz xido-sustrato igual al potencial deFermi del sustrato, pero cambiado de signo (Fvale 0.3V para sustratos tpicos de tipop). Elvalor de la tensin VGSa la que se produce la inversin se denomina tensin umbral (VT).

Una vez alcanzada la inversin, incrementos adicionales de la tensin de puerta noafectan al espesor de la regin agotada bajo la puerta, sino que atraen electrones adicionales ala capa de inversin (desde la zona n+de fuente) aumentando la densidad del canal. As, unavez alcanzada la inversin, la carga de la regin agotada bajo la puerta permanecer constantey su densidad (por unidad de rea de la puerta) valdr:

Q q NB A Si F0 2 2= (4.3)

Figura 4.3.Formacin de la regin de carga espacial y de la carga de inversin en un MOSFET [2]

(a) (b)


4/55


5/55

TRANSISTORES MOSFET

El trmino diferencia del ltimo miembro puede expresarse alternativamente, recordando lasdefiniciones de la carga de la regin agotada, como:

( )Q QC

q N

CV

B B

ox

A Si

ox

F SB F

= + 02

2 2

(4.9)

que conduce a la expresin ms general de la tensin umbral:

( )V V VT T F SB F = + + 0 2 2 (4.10)donde el parmetro es el coeficiente de polarizacin de sustrato, tambin llamado efecto decuerpo (body effect), y se define como:

= 2q N

C

A Si

ox

(4.11)

La expresin obtenida para la tensin umbral se aplica tanto a los dispositivos NMOScomo PMOS. Se debe tener cuidado, sin embargo, con las polaridades propias de losdispositivos de canalpy el tipo diferente de sustrato (tipo n) sobre el que se construyen estosdispositivos. Especficamente:

El potencial de Fermi del sustrato (F) es negativo en los NMOS y positivo en losPMOS. Las densidades de carga de las regiones agotadas son negativas en NMOS y positivas

en los PMOS. El coeficiente es positivo en NMOS y negativo en PMOS. La tensin de polarizacin del sustrato (VSB) es positiva en NMOS y negativa en

PMOS. Como consecuencia de lo anterior, la tensin umbral de un dispositivo de

enriquecimiento de canal n es una cantidad positiva, mientras que adopta valoresnegativos en los de canalp.

Ejemplo 4.2.Calcular la tensin umbral a tensin nula de sustrato (VT0) para un transistor NMOS depuerta de polisilicio con los siguientes parmetros de tecnologa: dopado del sustrato NA =10

16cm

-3;

dopado del polisilicio ND = 21020

cm-3

; espesor del xido de la puerta tox = 50 nm ; densidad

superficial de cargas fijas en el interfase con el xido Nox =41010

cm-2

.

El valor de la tensin umbral de un transistor real NMOS no puede controlarse de formaexacta en la prctica, debido por un lado a que la tecnologa fija unos valores en losparmetros fsicos (materiales, concentraciones y ciertas dimensiones) que han de serasumidos y que no pueden modificarse a voluntad, y por otro lado a la variabilidad de lascondiciones del proceso de fabricacin, que afectan en particular a factores como lasconcentraciones de dopantes en las distintas zonas, el espesor del xido bajo la puerta o la


6/55

Operacin del MOSFET

Empleando esta implantacinselectiva de impurezas, la tensin umbralde un MOS de canal n puede hacersenegativa, lo que significa que existircanal a tensin de puerta nula. Son losdenominados dispositivos MOS deempobrecimiento (depletion onormally-on), que se utilizan en diversasaplicaciones prcticas en el diseo de los

circuitos digitales. Los smbolos decircuito para este tipo de dispositivos se ilustran en la figura 4.4.

Ejemplo 4.3.Considerar un proceso MOSFET de canal pcon los siguientes parmetros: dopado delsustrato ND =10

15cm

-3; dopado del polisilicio ND =10

20cm

-3; espesor del xido de la puerta tox =65

nm ; densidad superficial de cargas fijas en el interfase con el xido Nox = 21010

cm-2

. Utilizar las

constantes dielctricas Si =11.70y ox =3.970. (a) Calcular la tensin umbral VT0 . (b) Determinar eltipo y cantidad de implantacin de carga en el canal que es necesaria para conseguir que VT0se haga-2 V.

Ejemplo 4.4.Considerar el proceso MOSFET de canal ndel ejemplo 4.2. Determinar el coeficiente para este proceso. Representar la tensin umbral VTcomo una funcin de la tensin VSB.

Relaciones tensin-corriente

Un transistor NMOS, una vez alcanza en puerta una tensin suficiente para formar canal(inversin fuerte), puede operar en zonal lineal (tambin llamada triodo) o en zona desaturacin de corriente (tambin denominada de estrangulamiento del canal), situacin que

se alcanza cuando la tensin en drenador es suficientemente alta como para que la tensinrelativa entre puerta y drenador no supere la tensin umbral; en tal situacin en la zona

prxima al drenador dejar de haber canal. Concretamente, la condicin de estrangulamientopuede expresarse como:

V V VDS GS T (4.12)

En el caso de los PMOS, esta condicin de estrangulamiento se aplica cambiando el sentidode la desigualdad. La tensin VDSa la que se produce el estrangulamiento la denominaremos

VESTR, y a partir de ella la corriente a travs del canal permanecer bsicamente constanteaunque se incremente la tensin a travs del mismo. Grficamente, estas situaciones quedanrepresentadas en la figura 4.5. Una vez rebasado el estrangulamiento, la longitud efectiva decanal queda reducida, y la seccin estrangulada en la que ha desaparecido el canal absorbe elexceso de la tensin VDSsobre el valor VESTR. En esta zona estrangulada se produce un elevadocampo elctrico paralelo (longitudinal) que barre los electrones que llegan desde la fuente y

Figura 4.4.Smbolos de circuito de los MOSFET deempobrecimiento (depletion) de canal n[2]


7/55

TRANSISTORES MOSFET

La carga de electrones mviles en la regin de inversin, bajo estas suposiciones, ser

nicamente funcin de la coordenaday, pudiendo expresarse como una funcin del potencialelectrosttico. El problema puede descomponerse de esta manera interpretando el canal comouna sucesin de secciones de carga (ver figura 4.6), cada una de las cuales es identificable conun condensador plano-paralelo. La carga por unidad de rea bajo el xido de puerta encualquiera de estas secciones ser:

[ ]Q y C V V y V ox GS T ( ) ( )= (4.13)La corriente podr expresarse en trminos de esta carga y la velocidad de arrastre promedio de

Figura 4.5.Seccin de un transistor NMOS: (a) operacin en regin lineal; (b) operacin en el umbral deestrangulamiento; (c) operacin en saturacin [2]

(a) (b)

(c)


8/55

Operacin del MOSFET

los electrones en sentido longitudinal, corriente que ser constante a lo largo de todo el canal:I y Q y WD n= ( ) ( ) (4.14)

Esta velocidad de arrastre promedio de los electrones se relaciona con el campo elctricoa travs de un parmetro denominado movilidad, que resume de forma emprica losfenmenos microscpicos que afectan al movimiento colectivo de los electrones en el cristal,segn la expresin:

n n ny E y

dV

dy( ) ( )= = (4.15)

Combinando las expresiones de la carga y la velocidad de arrastre en la expresin de lacorriente, obtendremos:

[ ]I dy C W V V y V dVD n ox GS T = ( ) (4.16)e integrando esta expresin a lo largo de todo el canal obtendremos la relacin tensin-corriente buscada:

( ) ( )I kW

LV V V

Vk V V V

VD n GS T DS

DS

n GS T DS

DS=

=

'

2 2

2 2 (4.17)

donde la corriente por el canal que hemos representado comoIDfluye del drenador a la fuente,dado que el movimiento de los electrones es el contrario, de la fuente al drenador.

Al parmetro kn se le denomina transconductancia del transistor y representa laexpresin:

k Ctn n ox n

ox

ox

' = =

(4.18)

Al producto de la transconductancia por la razn geomtrica (W/L) se le denomina factor deganancia del dispositivo (knen la expresin (4.17)).

La expresin obtenida slo es vlida para la regin triodo. La obtencin de la expresinpara la regin de saturacin exige calcular la corriente justo en la condicin deestrangulamiento (VDS = VESTR), representada en la figura 4.5(b), a partir de cuya tensin lacorriente a travs del canal se mantiene constante aunque vare la tensin a travs del canal.Siendo VESTR =VGS -VT, la expresin para esta corriente ser:

( ) ( ) ( )[ ] ( )I sat C WL V V V V V V C WL V VDn ox

GS T GS T GS T n ox

GS T( )= = 22

22 2 (4.19)

donde comprobamos que, como era lgico esperar, la corriente de canal queda slo en funcinde VGS. Las curvas caractersticas proporcionadas por las expresiones (4.17) y (4.19) seilustran en la figura 4.7, donde se representan las curvas de salida y de transferencia de estedispositivo ideal


9/55

TRANSISTORES MOSFET

El primer trmino del segundo miembro expresa el efecto de modulacin del canal, que

podemos cuantificar mediante una relacin emprica aproximada que lo relaciona con latensin de canal aplicada:

1 1 = L

LVDS (4.21)

donde es un parmetro del modelo emprico que denominamos coeficiente de modulacinde la longitud de canal. Si suponemos que L


10/55

Operacin del MOSFET

Las expresiones deducidas se aplican a dispositivos MOSFET de canal n. Las expresionestensin-corriente equivalentes para los PMOS son idnticas, definiendo apropiadamente el

sentido de la corriente de canal y las polaridades de las tensiones. El cambio de sentido de lacorriente por el canal (de fuente a drenador en este caso) significa cambiar el signo de latransconductancia (kp), que ahora ser negativa. En suma, las ecuaciones del modelo analticoaplicables a los PMOS son:

Regin lineal: ( )I k V V V VDS p GS Tp DS DS=

2

2 (4.23)

Saturacin: ( ) ( )Ik

V V VDSp

GS Tp DS = + 2 12

(4.24)

donde ( )LWCk oxpp /= y tambin tendr signo negativo. Las tensiones entre terminalesque aparecen en estas expresiones sern todas negativas.

En cuanto a las expresiones aplicables para las condiciones de conduccin yestrangulamiento, en el caso de los PMOS, al tratarse de tensiones de valores negativos, seinvierte el sentido de las desigualdades. De esta manera, las condiciones de conduccin

estrangulamiento aplicables a los PMOS sern V VGS Tp< y V V VDS GS Tp , respectivamente.

Medida experimental de los parmetros

No siempre son conocidos los parmetros de las ecuaciones analticas de comportamientoesttico de los dispositivos MOSFET, anteriormente deducidas. Para aprovechar la

Figura 4.9.Circuito de test y medida de datos para la determinacin de los parmetros Kn, VT0y [2]


11/55

TRANSISTORES MOSFET

Extrayendo la raz cuadrada obtendremos una dependencia lineal entre la raz deIDy VGS:

( )Ik

V VDn

GS T= 2 (4.26)

Si representamos esta grfica (figura 4.9(b)), de la pendiente de la curva y de su corte conel eje de abscisas obtendremos kny VT , respectivamente, y esto puede repetirse en diferentesvalores de polarizacin del sustrato. Con los valores extrapolados de tensin umbral apolarizacin nula y alguna otra diferente de cero, podemos evaluar ahora el coeficiente mediante la siguiente expresin:

=

+

V V

V

T T

F SB F

0

2 2 (4.27)

La medida experimental del coeficiente requiere un circuito diferente test, tal como seilustra en la figura 4.10(a). En este circuito, la tensin VGSse sita por encima de VT0, y VDSseelige suficientemente grande como para que el transistor opere en saturacin. La corrientepuede ahora medirse en dos puntos diferentes del eje VDS (ver figura 4.10(b)), lo que,recordando la dependencia de la corriente por el canal en funcin de VDSen saturacin, nos

permitir evaluar mediante la expresin:I

I

V

V

D

D

DS

DS

2

1

2

1

1

1=

+

+

(4.28)

que no es ms que determinar la pendiente de esta curva tensin-corriente en saturacin.

Ej l 4 5 L t bl t did d t i i t d MOSFET D t i l ti d l

Figura 4.10. Circuito de test y medida de datos para la determinacin del coeficiente demodulacin de longitud de canal () [2]


12/55

Operacin del MOSFET

necesario determinar la naturaleza y evaluar sus capacidades asociadas. La mayor parte deestas capacidades se distribuyen sobre regiones del material y su clculo exacto requerira eluso de complejos modelos tridimensionales no lineales. En este apartado utilizaremosmodelos simplificados, pero suficientemente precisos para representar las caractersticas msimportantes del comportamiento dinmico del dispositivo.

La figura 4.11 muestra la vista superior y la seccin de un MOSFET de canal n, con lasdimensiones caractersticas representadas en dicha figura1. Identificaremos las capacidadesparsitas distribuidas en las distintas zonas de la estructura de este NMOS tpico, concapacidades concentradas equivalentes observadas entre los terminales del dispositivo. En

Figura 4.11.Vista superior y seccin de un NMOS con las dimensiones caractersticas [2]


13/55

TRANSISTORES MOSFET

C solape C W L C solapeGS ox D GD( ) ( )= = (4.29)

El valor de estas capacidades no depende de la polarizacin del dispositivo.

Ahora consideremos las capacidades que resultan de la interaccin entre la tensin depuerta y la carga del canal. Dado que laregin del canal est conectada a la fuente,drenador y sustrato, identificaremos trescapacidades diferentes entre la puerta y estasregiones (Cgs , Cgdy Cgb), aunque en realidadse trate de una capacidad distribuida y

dependiente de la tensin aplicada (nolineal).

Podemos obtener una simplificacin deesta dependencia con la polarizacin si seobservan las condiciones en la regin delcanal en los modos de corte, lineal ysaturacin. En el modo de corte (figura

4.12(a)) no se produce el fenmeno deinversin, no existe canal, y por tanto lascapacidades de la puerta a la fuente y aldrenador son nulas (Cgs = Cgd = 0). Lacapacidad de la puerta al sustrato ser lanica no nula, y su valor podr aproximarsepor:

C C W Lgb ox= (4.30)

donde el valor L representa la longitudefectiva del canal.

En el modo lineal de operacin el canalocupa la regin entre fuente y drenador(figura 4.12(b)), apantallando al sustrato delcampo elctrico de la puerta. En este casoCgbvale 0, y la capacidad distribuida puerta-canal puede contemplarse como igualmentecompartida entre la fuente y el drenador:

C C C W Lgs gd ox

= = 1

2 (4.31)

En saturacin, la capa de inversin no se extiende hasta el drenador (figura 4.12(c)), por lo

Figura 4.12.Representacin de las capacidadespuerta-canal: (a) Corte; (b) Regin activa; (c)Saturacin [2]

(a)

(b)

(c)


14/55

Operacin del MOSFET

dependientes de la tensin (Cgs+Cgd+Cgb) tiene un valor mnimo de 0.66CoxWL(en saturacin)y un valor mximo de CoxWL(en los otros dos modos). Para clculos simples, donde las trescapacidades pueden considerarse en paralelo, habr de utilizarse el peor valor CoxW (L+2LD)como la suma de las capacidades asociadas a la puerta.

Capacidades de unin

Vamos a considerar ahora las capacidades de unin (dependientes de la polarizacin ypor tanto de nuevo no lineales) fuente-sustrato y drenador-sustrato (Csb y Cdb). Estascapacidades se deben a la regin de carga espacial que rodea a estas uniones, siendo suclculo exacto complicado debido a la forma tridimensional de las regiones difundidas defuente y drenador y a la propia dependencia que presentan con la polarizacin (en inversa) de

Tabla 4.I.Valores aproximados de las capacidades puerta-canal paralos tres modos de operacin del MOS [2]

Figura 4.13.Variacin de las capacidades puerta-canal en funcin de la tensin VGS[2]


15/55

TRANSISTORES MOSFET

C VA C

Vj

j

m( )=

0

0

1

(4.33)

donde mes un coeficiente de gradualidad de la unin (1/2 en el caso de uniones abruptas),Aes el rea de la unin, 0el potencial intrnseco de la unin y Cj0es la capacidad de la unina tensin nula de polarizacin, cuyo valor es:

Cq N N

N Nj

Si A D

A D

0

02

1=

+

(4.34)

Dado que se trata de capacidades no lineales dependientes de la polarizacin, unaestimacin precisa de estos valores bajo condiciones transitorias es bastante complicada. Elproblema puede simplificarse si se calcula una capacidad de unin promedio (lineal) para granseal, independiente de la tensin, que en el transitorio transfiera la misma cantidad de cargaque la del modelo no lineal. Esta capacidad equivalente se puede definir como:

C

Q

V

Q V Q V

V V V V C V dV eqj j

jV

V

= =

=

( ) ( )

( )

2 1

2 1 2 1

1

1

2

(4.35)

donde hemos supuesto que la tensin a travs de la unin vara de V1a V2. De esta manera lacapacidad equivalente se calcular para una transicin entre dos niveles conocidos de tensin,a partir de los valores en los dos extremos, obtenindose:

( ) ( )[ ]A C A C V Vj

mm m j 0 0 1 1 0 02

Figura 4.14.Vista tridimensional de las regiones de difusin n+en el sustrato [2]


16/55

Operacin del MOSFET

Las expresiones para el clculo de las capacidades que hemos obtenido se aplican tanto alas uniones con el sustrato como a aqullas con la implantacin de parada de canal. La nica

diferencia entre uno y otro caso consiste en el valor aplicado del dopado de impurezasaceptoras. As, la capacidad por unidad de rea de las caras en contacto con el sustrato (Cj =Cj0Keq) se calcular tomando como valor de dopado NA (el del sustrato), y para evaluar sucontribucin a la capacidad total de forma exacta ser necesario considerar el rea de la carainferior y de la cara lateral en contacto con el canal:

C C C W Y C W xbottom channel j j j+ = + (4.38)

Si ahora consideramos las caras en contacto con la implantacin de parada de canal, el

valor de dopado ser diferente y lo llamaremosNA(sw). De esta manera obtendremos un valordiferente de capacidad por unidad de rea que llamaremos Cjsw, calculada de idntica maneraque en el caso del sustrato. Es usual definir un valor de capacidad por unidad de permetro eneste caso, que sera:

C C xjsw jsw j= ' (4.39)

con lo que la capacidad asociada a las caras en contacto con la implantacin de parada decanal ser:

C C Y W sw jsw= +( )2 (4.40)

La suma de todas estas contribuciones dar como resultado la capacidad de unin de lasdifusiones de fuente y drenador.

Ejemplo 4.6.Considerar una unin abrupta con una tensin de polarizacin que vara entre 0 y -5 V.La densidad de dopado de la regin n es ND =10

20cm

-3, y la de la zona p es NA =10

16cm

-3, siendo el

rea de la unin 400 (m)2 . Calcular Cj0 , el factor de equivalencia de voltaje y la capacidadequivalente asociada.

Ejemplo 4.7. Considerar un NMOS de enriquecimiento como el ilustrado en la figura, con lossiguientes parmetros de tecnologa:

Suponiendo que el sustrato est polarizado a 0 V,que la tensin de drenador vara entre 0.5 V y 5 V, yque las uniones son abruptas, calcular la capacidadde unin promedio drenador-sustrato.

Ejemplo 4 8 Considerar un transistor NMOS con los siguientes parmetros:

Dopado del sustrato: NA =21015

cm-3

Dopado fuente y drenador: ND =10

20cm

-3

Dopado parada canal: NA(sw)=41016

cm-3

Espesor de xido: tox =45 nm

Profundidad de unin: xj =1.0 m


17/55

TRANSISTORES MOSFET

El modelo completo de pequea seal de un transistor MOSFET es el que se muestra enla figura 4.15. Dado que se trata de modelos de comportamiento dinmico (aunque seanlineales), en ellos se incluyen todas las capacidades definidas para el modelo de gran sealdel dispositivo, que en el caso del MOSFET hemos evaluado en el apartado previo. Aqullasde dichas capacidades que poseen una naturaleza no lineal (dependientes de la polarizacin)se evaluarn en el punto de polarizacin en el que se extraen los parmetros del modelo. En elmodelo deberan aparecer tambin dos resistencias lineales en serie con los terminales de

drenador y fuente (RD y RS), que en rigor es necesario incluir en la descripcin delcomportamiento del dispositivo. De ellas hablaremos al abordar los efectos de segundo orden,y representan las resistencias parsitas debidas a las regiones de drenador y fuente y a loscontactos; para dispositivos de 1 m de anchura tienen valores tpicos de 50 a 100 . Losparmetros especficos de pequea seal de este modelo son: gds , gm , y gmbs. Estos parmetrosse calculan a partir de las derivadas parciales de la funcin que relaciona la corriente por elcanal con las tres tensiones de las que depende (IDS =f(VDS,VGS,VBS)), determinadas estasderivadas en el punto de polarizacin. As, los parmetros de pequea seal quedan de finidos

formalmente por las expresiones:

gr

I

Vg

I

Vg

I

Vds ds

DS

DS

m

DS

GS

mbs

DS

BS

= = = =1

; ; (4.41)

El valor de estos parmetros depender de la expresin utilizada para IDS , queobviamente depender a su vez de la regin de operacin del transistor Para aplicaciones de

Figura 4.15.Modelo de pequea seal del transistor MOSFET [3]


18/55

Operacin del MOSFET

( ) ( )gI

Vk V V V m

D

GS

n GS T DS = = +

1 (4.42)

donde los parmetros que aparecen han sido definidos con anterioridad. Si VDS


19/55

TRANSISTORES MOSFET

armnica de dimensiones, dopados y tensiones para permitir tamaos cada vez menores deestos dispositivos, mejorando la densidad y las prestaciones de los circuitos resultantes.

2.1. Escalado del MOSFET

La reduccin progresiva de las dimensiones de los MOSFET (escalado) ha hecho posible latecnologa VLSI. Este escalado se refiere a la reduccin sistemtica de las dimensiones de los

dispositivos, conservando las relaciones geomtricas definidas en los dispositivos de mayoresdimensiones. La reduccin de las dimensiones fsicas debe preservar, no obstante, lo esencialde la operacin de estos dispositivos (relaciones tensin-corriente y campos en las diferentesregiones), mejorando de forma paralela caractersticas globales dependientes del tamao delos dispositivos. En otras palabras, los dispositivos escalados operan bsicamente como lostransistores no escalados de los que proceden, presentando ventajas en cuanto a menor tamao(rea ocupada), menor consumo de potencia y mayor velocidad de operacin.

En la tabla 4.II se reflejan las predicciones realizadas en el mapa de ruta de la industriasemiconductora (ITRS International Technology Roadmap for Semiconductors) en suedicin de 2001, en cuanto a lo que debern ser los tamaos, tensiones y corrientescaractersticas de operacin de los dispositivos MOS en los prximos aos. Estos mapas deruta reflejan el consenso de grupos de expertos en cuanto a los requerimientos tecnolgicosfuturos de la industria microelectrnica para mantener el ritmo de miniaturizacin e

Tabla 4.II.Proyeccin de los parmetros de la tecnologa MOS para circuitos integrados de altasprestaciones (ITRS 2001)


20/55


21/55

TRANSISTORES MOSFET

Full scaling(escalado a campo constante)

En esta opcin de escalado se intenta preservar la magnitud de los campos elctricosinternos al dispositivo, mientras las dimensiones se disminuyen en el valor S. Paraconseguirlo, todos los voltajes deben escalarse proporcionalmente por el mismo factor, lo quetambin ha de aplicarse a la tensin umbral VT0. Las densidades de carga, por su parte, tal

como dicta la ecuacin dePoisson

, deben incrementarse proporcionalmente en el mismofactor.

Consideremos ahora la influencia de este tipo de escalado sobre las caractersticastensin-corriente del MOSFET de canal n, suponiendo que la movilidad de los electrones enel canal (n) no queda afectada de forma significativa por el incremento en la densidad dedopado. La capacidad del xido por unidad de rea cambia tras el escalado al valor:

C

t

S

t

S CoxS ox

ox

S

ox

ox

ox= = =

(4.48)

donde el superndice Slo aplicamos a las magnitudes correspondientes al dispositivo escalado.La relacin de aspecto del MOSFET (W/L) no cambiar de valor tras el escalado, por lo queel factor de ganancia (kn) del dispositivo quedar multiplicado por S. Dado que todos losvoltajes han de dividirse por el factor S, la corriente por el canal en regin lineal del MOSFETescalado quedar:

Figura 4.17.Aplicacin del escalado a dimensiones y dopados de un MOS [2]


22/55

El MOSFET real: efectos de segundo orden

reducirse en el factor de escala, la potencia se reducir en un factor de S2. Esta drsticareduccin de la disipacin de potencia es una de las caractersticas ms atractivas de este tipo

de escalado. Ntese que, al reducirse el rea tambin en un factor S2

, la densidad de potenciadisipada por unidad de rea permanecer inalterada en el circuito escalado.

Por ltimo, interesa razonar acerca de la influencia del escalado en las caractersticasdinmicas. La capacidad equivalente de puerta de un MOS puede expresarse de maneraaproximada como Cg =WLCox. Si las dimensiones se escalan por el factor S, la capacidad depuerta quedar divida por el mismo valor. Teniendo en cuenta que las caractersticasdinmicas de las puertas en tecnologa MOS (en particular las CMOS) quedan determinadas

por la carga y descarga de estas capacidades, podemos predecir que las caractersticastransitorias de los dispositivos escalados mejorarn en esta proporcin. La reduccin de lasdimensiones como consecuencia del escalado tambin producir una reduccin de otrascapacidades y resistencias parsitas, contribuyendo a una mejora global de las prestaciones.

Escalado a voltaje constante

En la modalidad defull-scalinglas tensiones han de ser escaladas de forma proporcionala las dimensiones, si bien este cambio de voltajes puede no ser factible en muchos casos, dado

que las tensiones no son susceptibles de ser escaladas arbitrariamente. En particular, lacircuitera perifrica y de interfase exige acogerse a estndares de tensiones de alimentacin yniveles de seal, de cara a adecuarse a las normas de conexin. Adems, algunas de lastensiones del dispositivo, tales como el gapde energas entre bandas o el potencial intrnsecode unin, son parmetros del material que no pueden escalarse; de igual manera la posibilidadde escalado de la tensin umbral est limitada por la conduccin subumbral (que analizaremosal final de la seccin), de forma que si dicha tensin es demasiado baja la puesta en corte delos dispositivos puede complicarse. La solucin consistente en utilizar mltiples tensiones dealimentacin requiere complicar los circuitos de alimentacin, por lo que el escalado a tensinconstante se suele preferir alfull-scaling.

En el escalado a tensin constante las dimensiones se reducen proporcionalmente comoen el caso anterior, pero los voltajes de alimentacin y en los nodos de los circuitos nocambian. Para preservar las relaciones de campos y cargas, las densidades de dopado debenincrementarse en un factor de S2. Comenzando por la capacidad de xido de puerta por unidadde rea (Cox), sta se incrementa en un factor S, lo que significa que el factor de ganancia

tambin se incrementar en un factor S. Puesto que las tensiones en terminales no semodifican, la nueva expresin de la corriente por el canal en la regin lineal defuncionamiento ser:

( ) ( )[ ]I lin k V V V V DS nS

GS

S

T

S

DS

S

DS

S( ) = =2

22

(4 51)


23/55

TRANSISTORES MOSFET

Si nos referimos ahora a la disipacin de potencia, dado que la corriente de canal quedaincrementada en un factor de Smientras las tensiones permanecen constantes, la disipacin depotencia en el MOSFET escalado se incrementar tambin en el factor S. Con este resultado,la densidad de potencia se incrementar en S3, con los consiguientes efectos adversos enfiabilidad del circuito integrado (electromigracin, degradacin por portadores calientes oruptura del xido).

Escalado generalExiste una tercera alternativa de escalado consistente en utilizar un factor (S) para el

escalado de dimensiones, y un factor diferente (U) para el escalado de tensiones, alternativaque denominaremos escalado general. El escalado a tensin constante constituye un casoparticular de esta alternativa, cuando U se hace 1. La tabla 4.III resume de forma global elimpacto del escalado sobre las caractersticas de los transistores en cada una de las tresalternativas, donde la ltima de las filas expresa el producto retardo-consumo (PDP), como

representativo de la cifra de mrito del dispositivo. Si consideramos el efecto de la saturacinde velocidad, caractersticas como la corriente por el canal o los tiempos de propagacindifieren del valor obtenido teniendo en consideracin el modelo ideal para el dispositivoescalado. La tabla 4.IV expresa los parmetros que varan introduciendo este efecto, y lasnuevas relaciones tras el escalado.

Tabla 4.III.Impacto de los distintos tipos de escalado sobre las caractersticas de los MOSFET [5]


24/55


Eleccin de un modelo de escalado: criterios

Si se expresa el retardo de una puerta lgica en funcin de los parmetros tecnolgicos delos transistores, veremos ms adelante que resulta aproximadamente proporcional al cuadradode la longitud del canal e inversamente proporcional a la tensin de alimentacin. Estoimplica que en el escalado a campo constante la velocidad (inversa del retardo) se incrementade manera proporcional al factor de escalado. En el escalado a tensin constante, esta tasa de

crecimiento de la velocidad corresponde al cuadrado del factor de escalado.Sin embargo, el escalado a tensin constante no es sostenible durante muchas

generaciones sucesivas. El grosor del xido de puerta debe escalarse proporcionalmente a lalongitud del canal y, si la tensin de alimentacin se mantiene constante, el campo que debesoportar el xido, y las componentes longitudinal y transversal de este campo en el canal,crecern proporcionalmente al factor de escalado, pudiendo llegar a alcanzar un valor quedestruya los transistores.

Para evitar este problema sin tener que escalar proporcionalmente la tensin dealimentacin en cada nueva generacin, se recurre al escalado general, o bien a una variantebastante usual de los modelos de escalado vistos, consistente en tratar de forma independientela dimensin de grosor del xido, de forma que esta dimensin no se escala de formaproporcional al resto de las dimensiones fsicas sino en menor medida (por ejemplo, en unarazn de ).

En suma, el escalado general es el que mejor representa la tendencia real de los

fabricantes, cada uno de los cuales aplica los criterios de escalado que cree ms oportunos. Engeneral, durante cortos periodos de tiempo se sigue un escalado a tensin constante porrazones de compatibilidad con productos anteriores, pero al cabo de ciertas generaciones sereduce tambin la tensin de alimentacin.

Por otra parte analizando las tendencias del consumo y la velocidad con el escalado

Tabla 4.IV.Efecto del escalado cuando se introducen efectos de canal corto [5]


25/55

TRANSISTORES MOSFET

adems de otras importantes caractersticas como los mrgenes de ruido. La tabla 4.V muestralos valores de corriente de prdidas por unidad de anchura (IL/m) en dos escenarios deescalado, as como la total para un circuito integrado en funcin del rea (IL/cm

2); en esteltimo caso se supone que las anchuras de todos los dispositivos contenidos en 1 cm2sumanun total de 5 m para la tecnologa de 0.25 m. Como puede observarse en la tabla, si semantiene un escalado uniforme de la tensin umbral (parte ade la tabla), las prdidas puedenaumentar tres rdenes de magnitud en cuatro generaciones de escalado, llegando a valores delorden de decenas de amperios por cm2. De hecho, de seguir esta tendencia el consumo

esttico superara al dinmico en el plazo de dos o tres generaciones a partir de la actual. Unaalternativa es escalar de forma no uniforme la tensin umbral (parte b de la tabla), con lascontrapartidas indicadas con anterioridad.

Figura 4.18.Doble escenario de escalado para altas prestaciones y bajo consumo [7]


26/55


2.2. Variaciones de la tensin umbral

En el modelo ideal de MOSFET se ha establecido que la tensin umbral slo es funcin de latecnologa de fabricacin y la tensin de polarizacin del sustrato (VSB). A medida que las

dimensiones del dispositivo se reducen, este modelo se hace impreciso, dado que la tensinumbral se hace funcin de W,Ly VDS. Por ejemplo, en la deduccin de VT0se supuso que todala carga de la regin de empobrecimiento bajo el xido se originaba por el campo producidopor la tensin aplicada en la puerta, suposicin que ignora las regiones de empobrecimientode las uniones de fuente y drenador polarizadas en inversa, que a pequeas dimensiones decanal tienen mayor importancia. En realidad, la forma de la regin agotada bajo el canaladquiere una forma trapezoidal asimtrica, tal como se ilustra esquemticamente en la figura4.19. Dado que una parte de la regin bajo la puerta queda empobrecida como consecuenciade estas uniones de drenador y fuente en inversa, ser necesaria una tensin umbral menorpara producir la inversin, de forma que VT0disminuye conLen dispositivos de canal corto,segn una dependencia como la representada en la figura 4.20(a).

Se puede conseguir un efecto similar aumentando la tensin drenador-fuente, dado queesto incrementa la anchura de la regin agotada de drenador con lo que la tensin umbral de

Figura 4.19.Forma de la regin agotada bajo el canal, significativa a pequeasdimensiones [2]

TRANSISTORES MOSFET


27/55

TRANSISTORES MOSFET

a las memorias dinmicas, donde la corriente de prdidas de una celda depende de la tensinen la lnea de datos, compartida con otras celdas.

La tensin umbral de los dispositivos de canal corto tambin tiene tendencia a presentaruna cierta deriva con el tiempo, fenmeno que es resultado del efecto de portadorescalientes (hot-carrier). El escalado a voltaje constante de los dispositivos produce unincremento de las componentes de campo elctrico bajo el xido, lo que aumenta la velocidadde arrastre de los electrones y, en consecuencia, su energa cintica. Algunos electrones lleganal interfase Si-SiO2 con suficiente energa cintica para sobrepasar la barrera de potencial yquedan inyectados en el xido, pudiendo incluso ionizar tomos del aislante que generannuevas cargas. El valor de campo necesario para que un electrn alcance esta energa deelectrn caliente es de al menos 104 V/cm, condicin que se verifica fcilmente paralongitudes de canal por debajo de 1m. La inyeccin de portadores calientes afecta a la

tensin umbral, incrementndola en el caso de los dispositivos NMOS (disminuyndola en elcaso de los PMOS), pero tambin afecta a la transconductancia. Ntese que esta corriente deelectrones calientes, y la contaminacin consiguiente del xido, se localiza ms hacia la uninde drenador, tal como se ilustra en la figura 4.21.

Figura 4.20.Variacin de la tensin umbral frente a la longitud del canal y

la tensin drenador-fuente [5]



28/55


RL

WR R

S D

S D

SQ C,

,= + (4.53)

donde RC es la resistencia del contacto, W la anchura del transistor y LS,D la longitud de la

regin correspondiente (fuente o drenador), como aparece reflejado en la figura 4.22(b). RSQes la resistencia por cuadrado de la difusin (de drenador o fuente), y su valor estcomprendido entre 50y 1K; la resistencia de un cuadrado de material es independiente desu tamao, como veremos ms adelante al tratar las interconexiones.

Esta resistencia parsita en serie causa un deterioro de las prestaciones del dispositivo,dado que reduce la corriente de canal para una tensin de control dada. El mantener este valortan pequeo como sea posible es un objetivo importante del diseo, y una forma de hacerlo es

cubriendo las regiones de drenador y fuente con un material de baja resistividad como titanioo tungsteno, proceso que se denomina silicidation. Este tratamiento tambin se utiliza paradisminuir la resistencia de las puertas de polisilicio.

2.4. Variaciones en las caractersticas I-V

Las relaciones tensin-corriente de un dispositivo de canal corto se desvan de formaconsiderable de las expresiones ideales. Las efectos ms importantes que contribuyen a esta

diferencia son: la degradacin de movilidad y lasaturacin de la velocidad.El escalado no proporcional de las tensiones respecto a la longitud del canal y el grosor

del xido de puerta produce el aumento sustancial de los campos elctricos vertical (Ev) ylongitudinal (El) bajo la puerta, lo que invalida en parte las suposiciones que hicimos para elclculo de las relaciones tensin-corriente en el apartado 1.1. En efecto, en la expresin (4.15)

Figura 4.22.Resistencias parsitas en serie con fuente y drenador [5]

(a) (b)

TRANSISTORES MOSFET


29/55

TRANSISTORES MOSFET

donde es un coeficiente emprico (>0), y n0 representa la movilidad superficial de loselectrones en el canal a campos pequeos (en algunos textos se representa como s). Para loshuecos la expresin es idntica, con


30/55


Donde se ha utilizado directamente el valor |VDS|/L como representativo del campo El (valorpromedio en el canal) en el denominador de la expresin de la velocidad, y el doble signo

representa a los transistores de canal ny canalp, respectivamente. La funcin (V) cuantifica elgrado de saturacin de velocidad y se define como sigue:

( )( )LEV

Vlcrit

/1

1

+= (4.57)

En el caso de los dispositivos de canal largo o pequeos valores de VDS el factor seaproxima a 1, con lo que la ecuacin se simplifica a la del modelo de nivel 1.

Cuando se incrementa la tensin VDS el campo elctrico en el canal alcanza el valorcrtico y se satura la velocidad. La tensin de saturacin de drenador (VDSAT) puede calcularsededuciendo del modelo de canal gradual la corriente en el drenador bajo condiciones desaturacin de velocidad, e igualando la expresin obtenida a la de la corriente de la ecuacinprevia, con VDS = VDSAT. Aplicando la deduccin de la corriente bajo la aproximacin de lacarga en canal gradual:

WyQyID = )()( (4.58)

Dado que la saturacin en velocidad comienza en el extremo de drenador, que es donde elcampo elctrico es mayor, en el momento en que comienza dicha saturacin (es decir, cuandoVDS=VDSAT) la velocidad de los portadores se satura en dicho extremo, y la expresin anteriorse transforma en:

( )( )[ ] ( )DSATTGSoxsatTGSoxsatDSAT VVVWCWVLyVVCI === (4.59)Este valor lo igualamos al de la corriente de la ecuacin (4.56) haciendo VDS =VDSAT:

( ) ( ) ( )[ ]25.0 DSATDSATTGSoxeffDSATDSATTGSoxsatDSAT VVVVL

WCVVVVWCI == (4.60)

de donde se obtiene, despus de cancelar trminos y simplificar, que:( ) ( )

TGSTGSDSAT VVVVV = (4.61)De esta expresin se deduce que la tensin VDSque produce la saturacin en velocidad, segneste modelo, es siempre inferior a la VDSa la que se produce el estrangulamiento (cuyo valores VGSVT), dado que (VGSVT) es siempre menor que la unidad.

Incrementos de la tensin VDSpor encima de VDSATno produce, en primera aproximacin,

un incremento de la corriente por encima deIDSAT.Las ecuaciones previas ignoran el hecho de que ante incrementos de VDSporciones ms

amplias del canal alcanzan la saturacin en velocidad. Desde una perspectiva de modelo,equivale a que el canal efectivo se acortaante incrementos de VDS, de una forma

TRANSISTORES MOSFET


31/55

decir, el dispositivo entra en saturacin antes de que VDS alcance la condicin deestrangulamiento. Los dispositivos de canal corto, por tanto, presentan una regin de

saturacin ampliada respecto a los de canal largo, tal como se ilustra en la figura 4.24 paraun NMOS.

La corriente de saturacin presenta una dependencia lineal con respecto a la tensin VGS,en contraste con la dependencia cuadrtica de los dispositivos de canal largo. Esto reducela cantidad de corriente que un transistor puede entregar para una tensin de control dada.Este contraste en cuanto a la dependencia de la corriente respecto a VGSse puede apreciaren la figura 4.25, en donde se representan las curvas caractersticas para sendostransistores NMOS de canal largo y corto, con una idntica relacin W/Len los dos casosde 1.5. Obsrvese en particular la diferencia de escalas en el eje y, y la diferencia en lagrfica de canal corto entre los valores a los que se produce la saturacin en velocidad(lnea de puntos) y aquellos a los que se produce el estrangulamiento (lnea continua).

Las curvas de corriente de canal frente a VGStambin presentan diferencias significativasen los dispositivos de canal corto. La figura 4.26 ilustra estas diferencias, en donde serepresenta una de estas curvas para un valor fijo de VDS, suficientemente alto (2.5 V) paraasegurar el comportamiento en saturacin. Se puede apreciar el comportamiento lineal de ladependencia en el dispositivo de canal corto a partir de valores de VGS que provocan la

Figura 4.25.Comparacin de las curvas caractersticas de salida de transistores NMOS (a) decanal largo y (b) de canal corto [5]



32/55

prctica su uso para clculos manuales. Puede obtenerse un modelo sustancialmente mssimple haciendo dos suposiciones:

La velocidad se satura sbitamente en Elcrit, y la velocidad puede aproximarse por lassiguientes expresiones:

=

>sateff L , por lo que la expresin para la corriente de saturacin se reduce a la

siguiente:( )TGSoxsatDSAT VVWCI = (4.65)

2.5. Conduccin subumbralSi se analizan con precisin las curvascaractersticas, podemos observar que eltransistor MOS conduce parcialmente avoltajes inferiores a la tensin umbral. Esteefecto se denomina conduccin subumbral ode inversin dbil. Esta corriente supone

una componente importante del consumoesttico de los sistemas CMOS (energa que sedisipa cuando el circuito no est operando o seencuentra en modo reposo), y ha de ser tenidamuy en cuenta en el diseo de sistemasporttiles o que requieren un consumo muybajo de energa.

Para estudiar este efecto de forma msdetallada, podemos dibujar la curva de IDfrente a VGSde un NMOS en una escala logartmica, tal como se ilustra en la figura 4.27. Estegrfico claramente demuestra que la corriente no cae abruptamente a cero en VT, sino que lohace de una manera exponencial. En esta situacin la estructura se asemeja a un transistorbipolar lateral, cuyas zonas quedan definidas por la fuente, el sustrato y el drenador. Ladependencia de esta corriente de conduccin subumbral respecto a las tensiones de puerta yde drenador es exponencial, en ambos casos, de acuerdo con la siguiente expresin:

I subumbral IW

Le eD D

V V

nKT q

V

KT q

GS T DS

( ) / /=

0 1 con I CkT

qe

D ox n0

2

1 8

. (4.66)

donde n y son parmetros empricos del proceso, con n tomando valores entre 1 y 2(tpicamente alrededor de 1.5). En particular, la derivada del logaritmo decimal de esta

Figura 4.27.Grfico de la corriente de canal frente aVGSen una escala logartmica [5]



34/55

La presencia de esta corriente subumbral empeora el modelo de conmutador ideal del

transistor MOS, dado que como conmutador abierto el objetivo a conseguir es que la corrientese haga lo ms prxima a cero cuando VGS = 0. Esto es especialmente importante en loscircuitos dinmicos, cuya funcin depende del almacenamiento de carga en condensadores ypuede verse severamente afectada por las prdidas subumbrales. Dado que la corrientesubumbral se incrementa conforme disminuye la tensin umbral, la minimizacin de estacorriente impone una cota inferior estricta sobre los valores de tensin umbral de estosdispositivos, habindose introducido una clase especial de dispositivos MOSFET entecnologas profundamente submicrnicas (deep submicron technologies), que son las que

corresponden a los procesos con longitudes de canal por debajo de 0.18 m. A estosdispositivos se les denomina dispositivos de bajas prdidas o de alta VT, y el objetivo delos mismos es reducir significativamente la corriente por conduccin subumbral a tensinnula. El principal problema de estos dispositivos es que penalizan la corriente cuando elconmutador debe estar cerrado (en torno a un 30% menor), lo que da lugar a una conmutacinms lenta. Este hecho aconseja que estos dispositivos convivan en los diseos con otros, quellamaremos de alta velocidad, cuyas tensiones umbrales son las menores que permite una

determinada tecnologa. La figura 4.28 ilustra la diferencia de comportamiento subumbral deambos tipos de dispositivos.

Por otra parte, las implicaciones de la tensin umbral sobre las prdidas por corrientesubumbral han de ser tenidas muy en cuenta. Supone uno de los factores ms importantes queel escalado impone sobre el consumo esttico de los circuitos submicrnicos CMOS, y hace

Figura 4.28.Comportamiento de un MOSFET de baja corriente de prdidas (alto valor de VT, en elgrfico de la derecha) para mejorar las prestaciones como conmutador abierto [4]

TRANSISTORES MOSFET


35/55

Tecnologa ID0 ID@ VGS= 100mV0.8 m 898.37 nA 1.01 pA0.25m 2.87 A 525.65 nA

de donde se desprende que para la tecnologa de 0.25 m las prdidas por corriente subumbralson unos cinco rdenes de magnitud superiores que para la tecnologa de 0.8 m.

2.6. Modelo para anlisis manual

Est claro que un transistor de canal muy corto es un dispositivo altamente complejo conmltiples efectos de segundo orden. Existen por fortuna modelos precisos de simulacin para

estos dispositivos, que sin embargo no proporcionan al diseador una comprensin intuitivade su conducta ni de sus parmetros de diseo dominantes. Esta comprensin finalmenteresulta necesaria en el anlisis del diseo y en el proceso de optimizacin. En efecto, cuandoun diseador no tiene una visin clara de aquello que gobierna la operacin de un circuitodebe recurrir a un lento proceso de optimizacin basado en la prueba-error que a menudoproporciona una solucin menos adecuada. La cuestin obvia es entonces cmo abstraer laconducta de nuestro transistor MOS en un modelo analtico tangible y simple, pero que noobstante capture lo esencial del dispositivo.

Un modelo posible resulta de una combinacin de las expresiones de nivel 1 (para regintriodo y saturacin) y la correspondiente a la saturacin en velocidad, de forma que laexpresin unificada de la corriente es, en cualquier regin de conduccin del dispositivo:

( ) ( )DSTGSD

VV

VVVkI +

= 1

2

2min

min (4.68)

con ( )DSATDSTGS VVVVV ,,minmin = , donde el mnimo se refiere al menor valor absoluto.

En la parte izquierda de la figura 4.29 se ilustra - para un NMOS - cmo el modelounificado divide el espacio completo de operacin del transistor en tres regiones: lineal,saturacin en velocidad y saturacin. El modelo emplea un conjunto de cinco parmetros (VT0,, VDSAT, k y ) que es posible determinar de la tecnologa del proceso y de las ecuacionesfsicas del dispositivo. La complejidad del dispositivo hace esta labor bastante ardua, siendoms factible escoger los valores de forma que produzcan un ajuste adecuado del



36/55

comportamiento del modelo a las curvas caractersticas reales del dispositivo. El modelodeber ajustar mejor el comportamiento en las regiones de mayor inters; en los circuitosdigitales la regin ms interesante es la de valores altos de VGS y VDS, dado que lasprestaciones de dichos circuitos quedan determinadas sobre todo por la mxima corrientedisponible (corriente cuando VGS = VDS = VDD). Esto queda de manifiesto en la parte de laderecha de la figura 4.29, que muestra la correspondencia entre los clculos del modelosimple (lnea continua) y una simulacin SPICE de un transistor de tamao mnimo en unproceso CMOS de 0.25 micras (W = 0.375 m, L = 0.25 m). Los parmetros del modelomanual se han calculado para ajustar el comportamiento en la regin prxima a los 2.5 V paraVGSy VDS, dado que 2.5 V es una alimentacin tpica para esta tecnologa. La correspondencia

entre el comportamiento calculado y el simulado es buena con excepcin de la regin detransicin entre la regin triodo y la de saturacin en velocidad.

Tecnologa genrica de 0.25 m

Los parmetros para el modelo manual de un proceso CMOS genrico de 0.25 m(dispositivos de dimensiones mnimas) son:

La resistencia equivalente de canal para dispositivos de dimensiones mnimas (W/L=1)son los de la siguiente tabla:

Finalmente, en lo concerniente a los parmetros de capacidad de los dispositivos en estatecnologa, el siguiente cuadro nos da los valores:

TRANSISTORES MOSFET


37/55

incorporan efectos de segundo orden y de canal corto (modificacin de la tensin umbral,conduccin subumbral o saturacin de velocidad). Los parmetros geomtricos de lostransistores no se especifican en los modelos, habindose de definir como atributos deldispositivo correspondiente. En esta lista de atributos se encuentran las dimensiones del canal

(anchura y longitud), as como las reas y permetros de las difusiones.

La estructura de circuito equivalente del modelo MOS de nivel 1, que es el modelo pordefecto en SPICE, se muestra en la figura 4.30. Esta estructura bsica tambin es la tpica delos modelos MOS2 y MOS3. La fuente de corriente controlada por tensin (ID) determina laconducta tensin-corriente esttica del dispositivo, mientras que los condensadores de valordependiente de la tensin (no lineales) conectados entre los diferentes terminales representanlas diferentes capacidades parsitas de xido y de unin. Las uniones pn formadas entre las

difusiones de drenador y fuente y el sustrato, normalmente en inversa, se representan porsendos diodos; de igual manera se incluyen las resistencias parsitas de estas difusiones.

3.1. Ecuaciones del modelo de nivel 1

El MOS1 corresponde a la descripcin ms simple de las relaciones tensin corriente de un

Figura 4.30.Circuito equivalente de MOSFET en el modelo de nivel 1 deSPICE [2]

Modelos SPICE para los transistores MOS


38/55

( ) ( )Ik W

LV V V V V

V V V

D

n

eff

GS T DS GS T

DS GS T

= +

'

21

2

para

y

(4.70)

donde la tensin umbral se calcula segn la expresin (4.10). La longitud del canal empleadaen estas expresiones corresponde a la longitud efectiva (Leff). Hay que sealar que el trminode modulacin de longitud de canal aparece en ambas expresiones, aunque el efecto slo seobserve en la regin de saturacin. La razn de su inclusin en la expresin de la regin linealno es otra que asegurar la continuidad de las derivadas de primer orden en la frontera entreambas regiones.

El modelo queda completamente caracterizado por cinco parmetros elctricos: kn,VT0, , 2F y . Estos parmetros (denominados en el modelo KP, VTO, GAMMA, PHI yLAMBDA, respectivamente) pueden insertarse directamente en el modelo, o calcularse a partirde ciertos parmetros fsicos. Estos parmetros fsicos son: la movilidad de los portadores(n), el espesor de la capa de xido (tox), el dopado del sustrato (NA). Las expresiones querelacionan los parmetros elctricos con los fsicos se presentaron en la primera seccin deeste tema. Falta, si acaso, expresar cmo se calcula el potencial de inversin (2F), cuya

expresin es:

2 2Fi

A

kT

q

n

N=

ln (4.71)

De esta manera, es posible tambin especificar los tres parmetros fsicos en el modelo, enlugar de los parmetros elctricos, o una combinacin de ambos tipos. Si se produjera unconflicto, el valor del parmetro elctrico prevalece sobre el fsico.

3.2. Ecuaciones del modelo de nivel 2Para obtener un modelo ms preciso de la corriente de drenador es necesario eliminar algunade las suposiciones de simplificacin realizadas en nuestro anlisis. Concretamente, la cargade la regin de empobrecimiento del sustrato debe calcularse teniendo en cuenta sudependencia con la tensin de canal. En estas condiciones puede resolverse la corriente dedrenador, tanto en regin lineal de operacin como de saturacin, obtenindose expresionesms complejas que en el modelo de nivel 1.

El modelo MOS2 proporciona unos resultados ms precisos que el modelo simple denivel 1. Introduce una serie de correcciones semiempricas para mejorar la precisin en lasimulacin, que se refieren a: la variacin de la movilidad con el campo elctrico, la variacinfina de la longitud del canal en saturacin, la saturacin de velocidad de los portadores o laconduccin subumbral Entrar en la cuantificacin de estos efectos y en las expresiones

TRANSISTORES MOSFET


39/55

3.3. Ecuaciones del modelo de nivel 3

Este modelo se desarroll para la simulacin de transistores MOS de geometra reducida, de

forma que es capaz de representar de forma bastante precisa las caractersticas de dispositivoscon longitudes de canal por debajo de los 2 m. Las ecuaciones de comportamiento seformulan en este modelo siguiendo las pautas del MOS2, pero fuertemente simplificadas, deforma que el simulador se encuentra con ecuaciones ms manejables en comparacin con elmodelo de nivel 2.

La mayora de las ecuaciones del modelo MOS3 son empricas, lo que respecto a losmodelos puramente analticos mejora la precisin y limita la complejidad de los clculos. La

corriente de drenador en la regin lineal viene dada por la siguiente ecuacin:

I CW

LV V

FV VD eff ox

eff

GS T

B

DS DS= +

1

2 (4.72)

donde eff representa la movilidad superficial de los portadores en el canal y FB es unparmetro emprico definido como:

FF

VF

B

s

F SB

n=

++

4 2 (4.73)

que expresa la dependencia de la carga de la regin agotada del sustrato con la geometratridimensional del MOSFET. Los parmetros VT, Fs y eff quedan influenciados por losefectos de canal corto, mientras el parmetro Fn representa la influencia de la estrechezextrema del canal (efectos de canal estrecho, cuyo parmetro de control es DELTA). Como

puede observarse, en este modelo el efecto de cuerpo () se introduce en la expresin de lacorriente, incluso si la tensin relativa fuente-sustrato es nula.

La movilidad que aparece en la expresin (4.72) depende de la tensin aplicada en puerta,segn la relacin:

( )

eff

GS TV V=

+ 0

1 (4.74)

donde es de nuevo un parmetro emprico incluido en el modelo (THETA), representativo dela degradacin de la movilidad, y 0representa la movilidad superficial a campo bajo (U0).

La influencia de estos trminos no se reduce a la expresin de la corriente por el canal,sino que se extiende a la tensin umbral, produciendo una variacin de la misma segn lasiguiente expresin:

( )SBFnSBFsT VFVFV +++= 22 (4.75)

L i l l l d F F li d b


40/55

TRANSISTORES MOSFET


41/55

extrados de datos experimentales. Su precisin y eficiencia lo hace uno de los modelos mspopulares para MOSFET en la actualidad, especialmente en la industria microelectrnica.Concretamente, la versin BSIM3 es ampliamente utilizada por muchas compaas paraaproximar de manera precisa la conducta elctrica de los MOSFET profundamentesubmicrnicos. De hecho, la versin BSIM3v3, promovida por la EIA (Electronic Industries

Alliance), constituye un estndar de la industria para este tipo de simulaciones.

En el ao 2000 se ha introducido un nuevo modelo, denominado BSIM4. Este modelosigue considerando las regiones de funcionamiento de los modelos anteriores (zona lineal,saturacin y conduccin subumbral), pero proporciona una perfecta continuidad entre estasregiones. Adems, introduce una nueva regin de funcionamiento, donde la ionizacin por

impacto (portadores calientes) constituye el efecto dominante.

3.5. Modelos de capacidad

Los modelos SPICE del MOSFET tienen en cuenta las capacidades parsitas de losdispositivos utilizando conjuntos de ecuaciones diferentes en cada uno de los modos deoperacin (corte, lineal y saturacin). Las capacidades debidas al xido y las de unin secalculan como funciones no lineales de las tensiones de polarizacin, a partir de las

capacidades a tensin nula y las caractersticas geomtricas de las zonas (reas y permetros).

Capacidades del xido

La dependencia respecto a la tensin de las tres capacidades de esta clase (CGB, CGS yCGD), segn el modelo deMeyerde capacidades, es bastante similar a la que mostramos en lafigura 4.13. La informacin geomtrica requerida para el clculo de estas capacidades constade: espesor de xido de puerta (TOX), dimensiones de canal (Ly W) y difusin lateral (LD).

Las capacidades CGBO, CGSO y CGDOespecificadas en el modelo son lascapacidades de solape entre las puertas ycada una de las zonas (sustrato, fuente ydrenador, respectivamente). Si seespecifica el parmetro XQCen el modelo,entonces SPICE utilizar una versinsimplificada del modelo de capacidad

controlada por carga propuesto por Ward,en lugar del modelo de Meyer. El modelode Wardcalcula analticamente la carga enla puerta y en el sustrato, utilizando unadependencia de las capacidades de xido


42/55

TRANSISTORES MOSFET


43/55

modelo, por tanto, queda restringida a estimaciones rpidas y poco precisas de lasprestaciones de los circuitos.

El modelo de nivel 2 puede utilizarse con diferentes complejidades por medio de laadicin de parmetros relativos a los diferentes efectos que soporta. Sin embargo, si se lleva asu mximo nivel de complejidad, el modelo requiere una gran cantidad de computacin,pudiendo ocasionar incluso problemas de convergencia en los algoritmos del simulador.

El modelo de nivel 3 usualmente consigue un nivel de precisin similar al del nivel 2,pero el tiempo de computacin es menor y el nmero de iteraciones queda tambin reducidode forma significa, lo que lo hace preferible al MOS2 cuando se requiere cierta precisin.

A modo de resumen, la tabla 4.VI lista los parmetros principales de los modelos SPICEpara MOSFET (niveles 1 a 3). Por simplicidad, todos ellos se toman como valores positivos,

Tabla 4.VII.Parmetros del modelo SPICE de MOSFET relativos a resistencias y capacidadesparsitas [5]


44/55

TRANSISTORES MOSFET


45/55

De esta manera, en el futuro las tecnologas nanomtricas podrn requerir modelos con hastamil parmetros.

Para concluir, en el Manual de Referencia de PSpice A/D se puede consultar ladocumentacin completa de descripcin de un MOSFET en la versin de SPICE que manejaeste entorno de diseo. Como se puede comprobar, soporta todos los modelos mencionados

en esta apartado, incluyendo BSIM1 y BSIM3. En esta documentacin aparecen tambin lamayora de las ecuaciones por las que se rigen estos modelos.

Ejemplo 4.10.La vista superior de un transistor NMOS se muestra en la figura. Los parmetros deproceso para este dispositivos son:

La tensin umbral a polarizacin nula sesabe que es 0 85 V y k se ha determinado

Dopado sustrato: NA=10 cm-

Dopado fuente y drenador: ND=10

20cm

-3

Dopado parada: NA(sw)=2.11016

cm-3

Espesor de xido: tox=60 nmProfundidad de unin: xj=0.8 mLD=0.5 m

Figura 4.34.Uso de diferentes conjunto de parmetros en funcin de lasdimensiones de los dispositivos (binning) [8]


46/55

TRANSISTORES MOSFET


47/55

proceso. Todas las dimensiones se expresarn como mltiplos enteros de este valor,permitiendo un escalado proporcional de todas las restricciones geomtricas.

Las reglas lambdafueron introducidas originalmente para simplificar las reglas en micrasy permitir la deseable escalabilidad (reduccin de dimensiones) de los procesos. Hay quedestacar, sin embargo, que la mayor parte de las reglas de diseo de los procesos CMOSsubmicrnicos no permiten un escalado lineal sencillo. Estas reglas, por tanto, deben sermanejadas con precaucin en geometras submicrnicas.

Finalmente, en el Apndice 2 de este captulo se presenta la lista de reglas CMOSescalables (SCMOS), definidas por MOSIS (MOS Implementation Service, soportado por laU.S. National Science Foundation

). Este conjunto de reglas no se aplican a un solo proceso defabricacin, sino que se aplican a una familia de procesos, por lo que pueden considerarsereglas de tecnologa genrica. Las reglas que se listan en el Apndice corresponden a una delas revisiones de este estndar, con dos niveles de metal, si bien pueden obtenerse lasversiones actualizadas de las mismas, aplicables a procesos de hoy mismo, en la webhttp://www.mosis.org. En este Apndice se han listado las reglas clasificndolas en trescategoras: separacin y tamao mnimo, construccin y cubas (tubs). Asimismo se incluyeuna tabla que refleja el valor de los parmetros fsicos tpicos (transconductancia, tensin

umbral y capacidades y resistencias parsitas) de un proceso de 0.5 m.

REFERENCIAS

[1] D. Hodges y H. Jackson.Analysis and design of digital integrated circuits. McGraw-Hill. 1988. ISBN: 0-07-029158-6.

[2] S.M. Kang y Y. Leblebici. CMOS Digital Integrated Circuits (3e). McGraw-Hill.2003. ISBN: 0-07-246053-9.

[3] P. Gray y R. Meyer. Anlisis y diseo de circuitos integrados analgicos (3e).Prentice-Hall. 1995. ISBN: 968-880-528-9.

[4] E. Sicard. Microwind & Dsch Users Manual. http://intrage.insa-toulouse.fr/~etienne/microwind/index.html . 2002.

[5] J.M. Rabaey, A. Chandrakasan y B. Nikolic. Digital Integrated Circuits. A DesignPerspective(2e).Prentice Hall. 2003. ISBN: 0-13-090996-3.

[6] W. Wolf. Modern VLSI Design. Systems-on-Chip Design (3e). Prentice Hall. 2002.ISBN: 0-13-061970-1.

[7] A R bi Di d i i i i d Edi i UPC

TRANSISTORES MOSFET


48/55

APNDICE 1

VARIACIONES EN UN PROCESO MOS

Los parmetros de un transistor varan de una oblea a otra, o incluso entre transistores de unmismo die, dependiendo de su posicin. El margen de variacin de un parmetro respecto delvalor ms probable alcanza proporciones elevadas (entre un 20% y un 60%, e inclusosuperior), y aumenta a medida que consideramos tecnologas ms avanzadas (msminiaturizadas). Esta variabilidad aleatoria entre dispositivos supuestamente idnticos a priories debida a dos factores:

Variaciones en los parmetros del proceso tales como densidades de concentracin deimpurezas, grosor del xido y profundidades de difusin, causadas por condiciones nouniformes durante los procesos de deposicin y/o difusin. Estas variaciones afectan a latensin umbral y a la transconductancia de los dispositivos.

Variaciones en las dimensiones de los dispositivos, principalmente como resultado de lalimitada resolucin del proceso fotolitogrfico, lo que da lugar a desviaciones en lasrelaciones W/Lde los transistores y en las anchuras de las interconexiones.

Cualquiera de estas variaciones tiene un impacto directo sobre los parmetros quedeterminan las prestaciones del circuito, y no suelen presentar correlacin entre s. El efectomedible de estas variaciones puede ser una desviacin sustancial de la conducta del circuitorespecto de la respuesta esperada (nominal), lo que abre un dilema para el diseador. Enefecto, supongamos que se exige el diseo de un microprocesador que opere a una frecuenciade 3 GHz. Desde un punto de vista econmico es importante que la mayora de los diesfabricados verifiquen esta condicin, para lo cual se puede afrontar el diseo asumiendo losvalores de peor caso para todos los parmetros de los dispositivos. Sin embargo, estaconservadora aproximacin es prohibitiva por el impacto sobre el coste econmico quesupone para cada circuito. Para ayudar al diseador a tomar decisiones sobre cunto margenproporcionar, el fabricante normalmente aporta modelos de dispositivos rpidos y lentos(variaciones de 3respecto al valor nominal), adems de los nominales. Son los denominados

modelos de esquinas (worst corner models) que incorporan las diversas combinaciones delos peores casos (fast N-fast P, fast N-slow P, slow N-fast P, slow N-slow P, worst-powercorner, worst-speed corner).

Ejemplo:

Apndices


49/55

%30:15525.2:Lento

%37:30275.2:Rapido

==

+==

AIVV

AIVV

ddd

ddd

De esta manera, los niveles de corriente, y consecuentemente las caractersticasdinmicas, pueden variar casi el 100% entre los valores extremos. Para garantizar que loscircuitos fabricados verifiquen los requerimientos de prestaciones bajo todas lascircunstancias, debemos hacer el transistor el 42% (= 220A/155A) ms ancho de lo querequerira el caso nominal, lo que produce una severa penalizacin en rea.

Por fortuna, estas condiciones de peor caso ocurren muy raramente, y la mayor parte delos circuitos exhiben unas prestaciones cercanas a las del diseo nominal. El arte del diseo

para la manufacturabilidad es centrar el diseo nominal de forma que la inmensa mayora delos circuitos diseados (p.e. 98%) verifiquen las especificaciones de prestaciones,manteniendo en mnimos la penalizacin del rea. Para esto es de extrema utilidad el anlisisde Monte Carlo, que nos ayuda a determinar si el diseo nominal es econmicamente viable.La figura A1.1 muestra grficos de distribucin que representan el impacto de las variacionesde la longitud efectiva de canal y la tensin umbral sobre la velocidad de una celda.

Figura A1.1.Anlisis Monte Carlo del impacto de las variaciones deLeffy VTsobre el retardo

de una celda [5]

TRANSISTORES MOSFET


50/55

APNDICE 2

REGLAS SCMOS

Apndices


51/55

TRANSISTORES MOSFET


52/55

Apndices


53/55

PARMETROS FSICOS TPICOS DE UN

PROCESO DE 0.5 m


54/55

TRANSISTORES MOSFET

G AS S O OS S ( S 2)


55/55

A.7

REGLAS DE DISEO MOSIS (REVISIN 7.2)

Documents

Tema Mosfet