TMS320C6000 系列DSP的 CPU与外设TI DSP 系列中文手册

第 0 章 引言 TMS320 系列 DSP 概述

TMS320 系列 DSP 发展历史TMS320 系列 DSP 典型应用

TMS320C6000 系列 DSP 的应用 TMS320C6000 系列 DSP 的特点和性能

第 1 章 TMS320C6000 系列 DSP的 CPU 数据通路和控制 C6000 系列 DSP 的基本结构

中央处理单元 CPU内部存储器存储器和外设类别

CPU 通用寄存器组 数据通路的功能单元 寄存器交叉通路

第 1 章 TMS320C6000 系列 DSP的 CPU 数据通路和控制 存储器存取通路 数据地址通路 TMS320C6000 控制寄存器

控制寄存器访问的流水线 / 时序寻址模式寄存器（ AMR ）控制状态寄存器（ CSR ）E1 节拍程序计数器（ PCE1 ）

第 1 章 TMS320C6000 系列 DSP的 CPU 数据通路和控制 TMS320C67x 控制寄存器扩展

浮点加法器配置寄存器（ FADCR ）浮点辅助配置寄存器（ FAUCR ）浮点乘法器配置寄存器（ FMCR ）

TMS320C64x 控制寄存器扩展迦罗瓦（ Galois ）域Galois 域多项式发生器函数寄存器（ GFPGFR ）

TMS320C64x 体系结构的扩展

第 2 章 TMS320C620x/C670x 内部程序和数据存储器 程序存储器控制器 内部程序存储器

内部程序存储器模式存储器映射高速缓存（ Cache ）Cache 结构引导操作DMA 对程序存储器的访问控制

第 2 章 TMS320C620x/C670x 内部程序和数据存储器 数据存储器控制器 内部数据存储器

TMS320C6201/C6204/C6205 TMS320C6701 TMS320C6202(B) TMS320C6203(B) 数据对齐 内部存储器的双 CPU 访问 内部存储器的 DMA 访问 数据端点模式

第 2 章 TMS320C620x/C670x 内部程序和数据存储器 外围总线

字节和半字访问CPU 等待状态CPU 和 DMA 控制器仲裁

第 3 章 TMS320C621x/C671x/C64x 二级内部存储器 概述 TMS320C621x/C671x/C64x 高速缓存定义 TMS320C621x/C671x 二级存储器

一级程序 Cache(L1P)一级数据 Cache(L1D)二级 Cache(L2)TMS320C621x/C671x 数据对齐控制寄存器

第 3 章 TMS320C621x/C671x/C64x 二级内部存储器 TMS320C64x 二级存储器

一级程序 Cache(L1P) 一级数据 Cache(L1D) Cache 缺失的流水线处理机制 存储器分组结构 存储器排序 L1D-L2 写缓冲 L2 TMS320C64x 数据对齐 控制寄存器

第 3 章 TMS320C621x/C671x/C64x 二级内部存储器 L1P 操作 L1D 操作

读分配L1D 无效

第 3 章 TMS320C621x/C671x/C64x 二级内部存储器 L2 操作

L2 的接口 L2 的组织 L2 的读请求 L2 的写请求 L2 为全 SRAM 模式下的 L1D L1D 与 L2 主处理器接口 L2 寄存器主模式访问 外部一致性 EDMA 服务 EDMA 一致性 无效

第 3 章 TMS320C621x/C671x/C64x 二级内部存储器 应用级优化

选择正确的 L2 Cache 大小DMA 或 L2 Cache 的使用信号处理与通用处理代码的对比

第 3 章 TMS320C621x/C671x/C64x 二级内部存储器 程序级优化

分析方法 通过选择适当的数据类型来降低存储器带宽需求 处理链 避免 L1P 冲突缺失 避免 L1D 冲突缺失 避免 L1P 逆操作 避免容量缺失 避免写缓冲阻塞

举例

TMS320C620x/C670x 内部程序和数据存储器 TMS320C621x/C671x/C64x 二级内部存储器

直接存储器访问寄存器（ DMA ）控制器 DMA 和 CPU 数据访问性能 EDMA 控制器

主机接口（ HPI ） 扩展总线 PCI

外部存储器接口 引导模式和配置 多通道缓冲串口

定时器 中断选择器和外部中断

省电逻辑 JTAG 仿真设计 通用输入 / 输出口（ GPIO ）

1 次 1 人主讲 1 个主题。 1 次 1 人准备 3 个问题， 1 次 6 人共 18 个不同问题。