Transistor fet

UNIVERSIDADE FEDERAL DE SÃO JOAO DEL REI

Transistor de

Efeito de Campo

Trabalho de Eletrônica I

Taumar Morais Lara Engenharia Elétrica

Eletrônica I Matrícula: 0809048-3

U N I V E R S I D A D E F E D E R A L D E S Ã O J O Ã O D E L R E I

TRABALHO ELETRÔNICA I - TRANSISTOR DE EFEITO DE CAMPO - FET

Taumar Morais – Trabalho Eletrônica I Página 2

Sumário

1 Introdução 3

1.1 FET – Transistor de Efeito de Campo 3

1.2 Características do FET 5

2 Principio de Funcionamento do FET 6

2.1.1 Operações Básicas 6

2.1.2 Controle de Porta do FET 11

2.2 Configurações do FET 14

2.3 Polarização e Reta de Carga 15

2.4 A curva de Transcondutância 17

2.5 A curva do Dreno 19

2.6 REGIÃO DE OPERAÇÃO 20

2.7 Especificações de um JFET 21

3 Funcionamento 21

4 Aplicações 23

4.1 Fonte de Corrente 23

4.2 Amplificadores 23

4.2.1 Amplificador de Fonte Comum 26

4.2.2 Amplificador com Realimentação Parcial 27

4.2.3 Amplificador Seguidor de Fonte 28

5 Exercícios Resolvidos 29

6 Referências Bibliográficas 32



1 Introdução

A invenção do transistor foi um marco para a engenharia elétrica e eletrônica,

assim como para toda humanidade. Com o desenvolvimento dos transistores foi

possível a construção de equipamentos eletrônicos verdadeiramente portáteis

funcionando apenas com pilhas ou baterias.

Além disso, o reduzido volume destes componentes a possibilidade de associação

para implementar funções analógicas ou digitais, das mais diversas, proporcionou um

desenvolvimento sem igual na indústria de equipamentos eletroeletrônicos. Por tudo

isso, o contato com estes dispositivos é essencial para o estudante de engenharia,

além do que, a grande maioria dos circuitos eletrônicos emprega um ou milhares

destes componentes. Os transistores bipolares se baseiam em dois tipos de cargas:

lacunas e elétrons, e são utilizados amplamente em circuitos lineares. No entanto

existem aplicações nos quais os transistores unipolares com a sua alta impedância de

entrada são uma alternativa melhor.

Uma importante classe de transistores de 3 terminais são os dispositivos de efeito

de campo. Para estes, o parâmetro de controle é o campo elétrico através da junção,

em oposição à corrente do BJT. Já que um campo elétrico está associado a uma tensão,

a vantagem importante dos dispositivos de efeito de campo é que não precisa haver

uma corrente no elemento de controle (a porta). Isso resulta em uma impedância de

entrada bastante elevada, e uma corrente de fuga bastante baixa.

Este tipo de transistor depende de um só tipo de carga, daí o nome unipolar. Há

dois tipos básicos: os transistores de efeito de campo de junção (JFET - Junction Field

Effect transistor), que será o objetivo deste trabalho e os transistores de efeito de

campo de óxido metálico (MOSFET).

1.1 FET – Transistor de Efeito de Campo

Primeira referência foi apresentada numa patente feita em 1930, por Julius Edgar

Lilienfeld, um pesquisador ucraniano nascido em 1882 e que imigrou para os EUA na



década de 20 do século passado. Sua idéia era controlar a condutividade de um

material, por um campo elétrico transversal; mas o sistema proposto por Lilenfeld não

funcionaria na prática. O domínio de semicondutores e da física necessária para a

construção dos FETs só apareceria no início dos anos cinqüenta do século passado.

O FET é um desenvolvimento tecnológico posterior ao transistor de junção; mas

é o elemento dominante, por suas características, em sistemas lógicos modernos.

Da teoria dos dispositivos semicondutores que identifica lacunas, portadores

minoritários e majoritários podemos entender o funcionamento do Transistor de

Efeito de Campo. Existem a grosso modo, duas classes de FETs:

FET de junção, chamado de JFET

FET de contato, chamado de MOS-FET.

Além do tipo portador (canal N ou P), existem diferenças em como o elemento de

controle é construído (Junção vs Isolado), e esses dispositivos devem ser usados de

formas diferentes.

* (FETs e IGFETs de porta isolado são a mesma coisa que MOSFETs)

O FET é conhecido como transistor unipolar porque a condução de corrente

acontece por apenas um tipo de portador (elétron ou lacuna), dependendo do tipo do

FET, de canal n ou de canal p. O nome “efeito de campo” decorre do fato que o

mecanismo de controle do componente é baseado no campo elétrico estabelecido

pela tensão aplicada no terminal de controle. O Transistor JFET recebe este nome

porque é um transistor FET de Junção.



A figura 01 apresenta um JFET de canal n (existe também o JFET de canal p). Seu

diagrama construtivo simplificado representa uma “barra” de silício semicondutor tipo

n (semicondutor dopado com impurezas doadoras) e contendo incrustadas duas

regiões tipo p. O JFET da figura 01 tem as seguintes partes constituintes:

FONTE: (source) fornece os elétrons livres

DRENO: (drain) drena os elétrons,

PORTA: (gate) controla a largura do canal, controlando o fluxo dos elétrons

entre a fonte e o dreno. As regiões p da porta são interligadas eletricamente.

Ainda observando a figura 01, a seta apontando para dentro representa uma junção pn

de um diodo. O JFET de canal p tem as mesmas partes constituintes de um JFET de

canal n, porém seu símbolo apresenta a seta em sentido contrário, e as correntes e

tensões são consideradas invertidas em relação ao JFET de canal n.

1.2 Características do FET

Controle por Tensão: a corrente entre o dreno e a fonte é controlada pela

tensão aplicada na porta, em contraste com o transistor BJT, cuja corrente de

coletor é controlada pela corrente de base.



Alta Impedância de Entrada: para que seja possível o controle de corrente do

canal n é necessário que se produza uma polarização reversa das junções da

porta, provocando desta forma um aumento na região de depleção destas

junções e em decorrência disto um estreitamento do canal; com isto, têm-se

baixas correntes de porta, e conseqüentemente, alta impedância.

Curvas Características: o comportamento do JFET pode ser sumarizado por

suas curvas de dreno e de transcondutância.

Outras Características: os transistores JFET apresentam menores ganhos em

relação aos transistores BJT e em decorrência disto têm maior estabilidade

térmica; geometricamente, os JFET têm dimensões menores quando

comparados com os transistores BJT.

2 Principio de Funcionamento do FET

Assim como ocorre com os BJTs, há sempre dois tipos de transistores, npn e

pnp. A diferença está no portador majoritário (elétrons ou lacunas). Já que os FETs são

controlados por variações no campo elétrico através da junção, é possível construir um

capacitor no elemento de controle a, dessa forma, reduzir ainda mais a corrente de

fuga. O óxido de metal de um MOSFET forma o capacitor na entrada do elemento de

controle (a porta).

2.1.1 Operações Básicas

Passo 1: O processo mais simples para se obter um JFET começa com Si dopado por N.

Onde temos: fonte – terminal no qual a corrente de portador é injetada (tipo n;

portadores e-)



Nesse nível, o dispositivo é simplesmente um resistor. Portanto, a corrente flui através

do canal em proporção à tensão do dreno/fonte.

A ação básica de um JFET pode ser compreendida considerando-se um canal de

condução. Comece com silício dopado por n e adicione dois terminais em cada

extremidade. O dispositivo agora é um resistor, cuja resistência é fornecida pelo nível

de dopagem. Os três terminais do JFET são denominados fonte, dreno e porta.

A fonte é análoga ao emissor do BJT. A fonte é a fonte dos portadores

majoritários. Portanto, em um material de tipo n, os portadores são elétrons, e a fonte

é, assim, a fonte de elétrons. O dreno é análogo ao coletor do BJT e, portanto, a

corrente dos portadores majoritários flui a partir da fonte para o dreno.

Mais uma vez, em materiais do tipo n, os portadores são elétrons e a corrente

convencional flui na direção oposta.

Passo 2: Adicione uma estrutura de porta para formar um canal.

As duas regiões da porta são, na verdade, conectadas para definir um canal para a

corrente do portador. O controle da corrente do FET (resistência) é atingido mudando-

se o tamanho das zonas de depleção que circundam as portas.

As portas são duas regiões de um material do tipo p que são dispostas para

criar um canal para condução da fonte para o dreno. As duas regiões de porta são,

quase sempre, conectadas para que o usuário veja apenas a conexão da porta.

Observe que o dispositivo acima é um JFET npn, já que a fonte é do tipo n, a

porta é do tipo p e o dreno é do tipo n.



Passo 3: Ao redor de cada porta há uma zona de depleção, como em qualquer junção

PN.

A zona de depleção reduz o tamanho efetivo do canal dopado por N e, dessa

forma aumenta a resistência aparente do canal. Modulando-se o dreno para potencial

de porta, o campo elétrico na zona de depleção entre a porta e o dreno varia e,

conseqüentemente, o tamanho da zona de depleção varia.

Assim como ocorre com todas as junções PN, há uma zona de depleção ao

redor da porta. Essa zona de depleção obviamente reduz a área transversal do canal

do tipo n que está disponível para condução elétrica. A ação do JFET é regida variando-

se a porta para potencial de dreno e, dessa forma, modificando-se o tamanho da zona

de depleção.

Passo 4: Aqui, a tensão de dreno para fonte, VDS, é igual à tensão dreno para porta. À

medida que VDS aumenta, as zonas de depleção se movem juntas; e a resistência de

fonte aumenta.

Um exemplo simples é conectar à terra a tensão da porta para a fonte, de

forma que a tensão do dreno para a porta seja igual à tensão do dreno para a fonte.



À medida que a tensão do dreno para a porta aumenta, a zona de depleção aumenta

e, dessa forma, a condução do canal diminui.

Para pequenas tensões, a resistência aumenta com a tensão, e isso é descrito como a

região ôhmica. Acima da tensão obstruída o canal é saturado, e a resistência se torna

constante. A tensão obstruída pode ser descrita como a tensão na qual as zonas de

depleção das duas portas se encontram.

Passo 5: Defina uma resistência aparente através do FET, a resistência de canal RC.

Iremos caracterizar o dispositivo pela resistência efetiva da junção. Agora,

obviamente, a medida típica para caracterizar um transistor é medir a corrente de

dreno como uma função da tensão dreno-fonte para um conjunto de correntes (ou

tensões) aplicadas à porta. Lembre-se de que é exatamente assim que executamos os

testes com o BJT. Depois que medirmos a corrente de dreno como uma função da

tensão dreno-fonte, temos as informações para calcular uma resistência CC efetiva

para esse ponto de operação.



À medida que VDS aumenta, a zona de depleção cresce, e a resistência efetiva diminui

lentamente.

À medida que VDS = VP (a tensão obstruída), as duas zonas de depleção se

encontram, nenhuma corrente adicional pode fluir, e a resistência aumenta

rapidamente com VDS.

Em VBR, há uma “avalanche dreno-para-porta”, que iremos descrever mais

adiante.

À esquerda encontra-se a corrente de dreno Vs a tensão de dreno para fonte para uma

porta ligada a terra. A região de tensão zero para a tensão obstruída é a região ôhmica,

a região plana é a área de saturação e, em tensões mais altas, há uma região de

ruptura, onde a condução do canal aumenta rapidamente. Muitos dispositivos serão

destruídos se operados nessa região de ruptura, embora (assim como com os diodos

zeners) existam dispositivos que são projetados para funcionar nessa região de

avalanche.

O gráfico à direita mostra a resistência correspondente. Na região ôhmica, a

resistência aumenta apenas lentamente e, em seguida, na região de saturação, a

resistência aumenta mais rapidamente. É importante observar que a corrente de

dreno do JFET é independente da tensão dreno-fonte na região de saturação.

Como iremos ver brevemente, nessa região a corrente de dreno permanece muito

sensível ao potencial dreno-porta. Portanto, se quisermos obter controle via porta,

normalmente iremos projetar o dispositivo para operar na região de saturação.



Se, contudo, estivermos buscando controle baseado na tensão do dreno, então o

dispositivo será posicionado na região ôhmica.

2.1.2 Controle de Porta do FET

O tamanho da zona de depleção pode ser aumentado por polarização reversa da

junção PN na porta, portanto a polarização da porta controla ID, e, já que a porta tem

polarização reversa, essencialmente não há corrente da porta.

Aqui, mostramos a variação da curva IV como uma função da tensão da porta.

Lembre-se de que, na obstrução, as zonas de depleção das duas portas se

encontraram, e, portanto, à medida que a tensão da porta muda, esse de operação, se

move. É mais comum polarizar a porta de forma reversa (como mostrado no circuito),

aumentando assim o campo ao longo da função PN e, de forma correspondente,

aumentando o tamanho da zona de depleção para uma tensão constante de dreno-

fonte.

Podemos então identificar dois tipos de comportamento do transistor:

a) O transistor se comportando como uma resistência variável controlada por

tensão. O JFET opera deste modo na região A da figura 2, a seguir.



Notamos que ID varia diretamente proporcional a VDS, como se fosse uma

resistência. Entretanto, essa variação, ou resistência, será maior ou menor,

dependendo do valor de VGS, daí a denominação de “Resistência Variável Controlada

por tensão”, que é a tensão VGS. RD = ∆VD /∆ID ... (resistência dinâmica), para VGS = cte.

RD= VD /ID ... (resistência estática - no ponto), para VGS= cte. Na região B da fig. 02, a

corrente ID não aumenta mais, apesar do aumento de VDS.

O terminal positivo da fonte de tensão VDD é ligado ao dreno e o negativo à

fonte. O negativo da fonte de tensão VGG é conectado ao gate e o positivo à fonte.

estrangulamento

A curva característica de um FET é determinada pela medida da corrente no

dreno (ID) em função da tensão aplicada entre dreno e fonte (VDS), para uma tensão

entre gate e fonte nula (VDS=0[V]).



O FET apresenta uma região inicial de polarização das junções, seguida de um

patamar estável ou de saturação e a região de ruptura.

Parâmetros importantes na modelagem de um FET observados sob essas

condições:

- IDSS : corrente de saturação, Ids com G em curto

(valor máximo que o JFET pode gerar = limite)

- VGS : tensão entre gate e fonte

(quanto maior, menor é a Id) Vgscorte = -Vp

- VP : tensão de constrição ou de “pinch off”

É a tensão associada ao "estreitamento" do canal de condução,

localizada no "joelho" da curva.

(Vp é um valor de Vds para nivelar Id com Vgs=0V)

Polarização básica

ID aumenta até que VDS=VP resistência do canal varia muito pouco, dado que a

região de depleção é pouco extensa para produzir um efeito significativo: zona ôhmica

Nesta região VDS e ID estão relacionadas pela lei de Ohm:

Idss

VpRds

No intervalo em que ID é praticamente constante, a zona de depleção alarga-se,

aumentado a resistência, o que anula o efeito do aumento de VDS.



2.2 Configurações do FET

A exemplo dos transistores bipolares, são três as configurações básicas para os

transistores unipolares, como mostra a figura abaixo:

As equivalências são as seguintes:

Fonte comum = emissor comum

Porta comum = base comum

Dreno comum = coletor comum

A configuração dreno comum também é denominada seguidor de fonte.

POLARIZAÇÃO CONVENCIONAL: A figura abaixo mostra um FET de canal n polarizado

de forma convencional. É importante verificar a polaridade das baterias VGG e VDD .

Quando o FET é de canal n a tensão de dreno é positiva.

O FET também pode ser usado como amplificador de sinal, desde que adequadamente

polarizado. A grande vantagem na utilização do mesmo está na sua impedância muito

elevada de entrada e sua quase total imunidade a ruídos. O FET possui uma

impedância de entrada extremamente alta, da ordem de 100M ou mais. Por ser

praticamente imune a ruídos é muito utilizado para estágios de entrada de



amplificadores de baixo nível, mais especificamente em estágios de entrada de

receptores FM de alta fidelidade.

A figura abaixo mostra um amplificador convencional:

Trata-se de um amplificador com autopolarização, pois possui uma única fonte

de alimentação e um resistor RS para se obter a tensão de polarização gate-source.

A presença do resistor RS resulta em uma tensão devido a queda de tensão IDRS,

provocando uma queda de tensão em RS. Como a tensão no gate é zero, pois não há

corrente DC no gate ou no resistor RG, a tensão entre gate e source é uma tensão

negativa, que constitui a tensão de polarização VGS. Assim teremos:

VGS = 0 - IDRS = - IDRS

2.3 Polarização e Reta de Carga

Para um JFET funcionar corretamente devemos ter uma polarização reversa

entre a PORTA e FONTE. Na fig. 03 temos um JFET canal N polarizado, ou seja, com

resistores ligados aos terminais para limitar tensões e correntes adequadamente,

como vimos na polarização dos transistores Bipolares (NPN e PNP). Na figura 03, a

seguir, temos um tipo de polarização chamada de “auto polarização”, pois a tensão VGS

aparece devido à corrente ID sobre RS, o que resulta em VRS. Esta tensão se distribui

entre RG e a junção reversa, que, como tal, possui uma alta resistência. Logo, temos

VRG e VGS que somadas perfazem VRS.



Como a junção da porta está reversamente polarizada, tem-se que IG é muito

pequena (da ordem de nA ou pA). Portanto, VRS é de valor desprezível em relação à

VRS. Logo: VRS = VGS e, portanto:

VGS = RS.ID.

A fim de polarizarmos um JFET devemos saber a função do estágio, isto é, se o

mesmo irá funcionar como um “resistor controlado por tensão” ou como um

amplificador. Como amplificador irmos trabalhar na região B da fig. 02, ou seja, à

direita da linha de VP e à esquerda da região de VDS de ruptura.

A figura 6, a seguir, apresenta o circuito de polarização de um transistor JFET de

canal n. Observa-se que para que seja possível o controle da corrente de dreno são

necessárias as seguintes condições: VDD > 0 ou VGG < 0

O fluxo de elétrons da fonte para o dreno depende da largura do canal, isto é,

polarização reversa na porta causa aumento das regiões de depleção, diminuindo a

largura do canal e dificultando desta forma a passagem da corrente entre o dreno e a



fonte (é uma região de íons, formada pela difusão pela junção). Desta forma temos as

seguintes condições:

a) LARGURA DO CANAL: depende da tensão VGG, isto é, quanto mais negativa,

maior será a região de depleção e portanto, mais estreito o canal.

b) TENSÃO DE CORTE (VGS): é a tensão suficiente para desaparecer o canal

(VGScorte) também conhecida como Tensão de Deslocamente (pinch-off).

c) CORRENTE DE FUGA DA PORTA: Como a junção da porta opera em

polarização reversa, tem-se uma corrente baixa; desta forma, a CORRENTE DE DRENO

é igual à CORRENTE DA FONTE (ID). Esta é a causa da alta impedância de entrada dos

JFET. OBS: Como a polarização reversa entre a porta e a fonte (VGS) não consome

corrente e a largura do canal depende de VGS, o controle de ID é efetivamente feito

pela tensão da porta.

2.4 A curva de Transcondutância

A curva de transcondutância relaciona a corrente de saída com a tensão de

entrada de um JFET. Através da Equação de Schokley relaciona-se a corrente ID com a

tensão VGS, segundo uma relação quadrática:

Como o JFET apresenta uma relação quadrática entre a corrente de dreno-

fonte e a tensão de controle VGS, diz-se que este dispositivo é um dispositivo de Lei

Quadrática. VGS.



Na região ôhmica, o JFET apresenta a seguinte relação para a sua resistência de

canal:

Idmax=KV2 onde K é uma constante especificada pelo fabricante.

O FET tem dois modos principais de operação:

1. Baixas tensões Vds, onde Vds/Ids é constante e denominado Rds. Neste modo,

usa-se o FET como um atenuador, ou como um resistor variável.

2. Altas tensões Vds, começando em Vp (também chamado de Vgs (off)), onde Id

permanece quase constante enquando Vds é aumentado. Neste modo, usa-se o

FET como amplificador ou como fonte de corrente.

3. A figura a seguir mostra o gráfico de transferência da corrente de dreno ID em

função da tensão gate-source (VGS), para um valor constante de VDS.

No gráfico acima, observa-se a característica de transferência quando VGS = 0, ID = 0,

VGS = Vp . A figura abaixo nos mostra que quando ocorre o estrangulamento, este

estrangulamento se verifica com valores menores de VDS e quando mais negativa for à

tensão VGS. Esta curva recebe o nome de curva de dreno.



Normalmente o FET é polarizado para operar após o estrangulamento na região de

saturação da corrente, onde nesta região o dispositivo tem sua operação definida mais

facilmente pela equação de Schockley.

2.5 A curva do Dreno

Curva Característica de Dreno

A curva do Dreno é análoga à característica de coletor do transistor bipolar, e

semelhante à característica de placa e uma válvula pentodo. Descreve o

comportamento nas três regiões de operação, para diversos valores de Vgs.



A curva abaixo mostra que aumentando VGS (mais negativa para um FET de canal n), a

corrente de saturação será menor, e desta forma, o gate atua como controle.

Nestas condições, ID diminui a medida que VGS fica mais negativa (observe o

ponto de saturação com -2V). Tornando VGS mais negativa, haverá um momento em

que não haverá mais ID, independentemente do valor de VDS. Essa tensão denomina-se

tensão de estrangulamento gate-source representada por VGS(OFF) ou Vp . A figura

abaixo mostra a curva para um FET de canal p. A única diferença é a polaridade de VGS

que neste caso é positiva.

2.6 REGIÃO DE OPERAÇÃO

Na região ativa, a corrente de dreno é controlada pela tensão Vgs, e quase não

varia com tensão Vds (compartimento de fonte de corrente controlada). Nesta o JFET

pode funcionar como multiplicador de fonte-de-corrente. O JFET está nesta região

quando Vds > Vescorte nas curvas características é a parte horizontal da curva para uma

certa Vgs (toda a área fora de saturação, hachurada, e entre as curvas Vgs1 e Vgs6). A

saturação ocorre quando Vds < Vgscorte. Aqui a corrente ID depende tanto de Vgs como

Vds (comportamento de resistor controlado). Nas curvas características de dreno, é a

reta inclinada que une cada curva a origem do gráfico. Repare que as inclinação,



relacionada à resistência do canal, é diferente em cada uma das curvas (valores de Vgs).

Nesta região, o JFET atua como resistor controlado por tensão, ou chave, conforme a

aplicação.

2.7 Especificações de um JFET

região ôhmica – JFET atua como um resistor variável.

região de saturação – JFET é independente da tensão de fonte-dreno, mas fortemente

dependente da tensão da porta.

VOFF,GS = tensão de corte, tensão porta fonte, onde JFET atua como um circuito aberto.

BVDS = tensão dreno-fonte, que leva a uma ruptura de corrente do canal JFET.

IDS = corrente de dreno para polarização de porta zero.

3 Funcionamento Consideremos o FET canal n conforme mostra a figura abaixo, para VGS = 0.

a) VDD normal b) Aumento de VDD



A medida que a tensão VDD aumenta, aumenta a polarização inversa e a

corrente de dreno circula através do canal, produzindo uma queda de tensão ao longo

do canal, que é mais positiva no terminal drain (dreno), produzindo a região de

depleção. Conforme a tensão VDD aumenta, a corrente ID também aumenta,

resultando em uma região de depleção maior. O aumento da região de depleção

provoca um aumento da resistência entre drain e source. O aumento da região de

depleção pode ser feito até que todo o canal seja abrangido (veja fig. b). A partir daí,

qualquer aumento de VDD resultará apenas em aumento da tensão nos terminais da

região de depleção e a corrente ID permanece constante.

A curva a seguir mostra que o aumento de ID ocorre até que toda a região de

depleção esteja totalmente formada, após o que, a corrente de dreno satura e

permanece constante para qualquer aumento de VDD.

IDSS é um parâmetro importante usado para especificar a operação de um FET,que

significa corrente de drain para source com gate-source em curto (VGS = 0)



4 Aplicações

4.1 Fonte de Corrente

O valor de RS e a curva do JFET determinam a corrente ID.

O circuito opera o JFET fica na região ativa, ou seja, Vds> Vgscorte, isso impõe

limite ao valor de RL. O circuito é usado em polarização, sendo freqüência dentro dos

amplificadores operacionais e outros CI's analógicos.

4.2 Amplificadores

Na operação como amplificadores, usamos o conceito da Transcondutância, que

define o ganho dos FET's.

A Transcondutância, gm é a relação entre a variação na corrente Id e a variação em Vgs

que a provoca. Assim, gm é a inclinação da curva de transcondutância para cada

pequena variação de VGS. Ou em outras palavras, é uma medida de como a tensão de

entrada controla efetivamente a corrente de saída. A unidade é o mho, (razão entre a

corrente e a tensão - 1/Ohm). O equivalente formal é o Siemens.

A Figura a seguir mostra o circuito equivalente ca simples para um JFET válida para

baixas freqüências. Há uma resistência RGS muito alta entre a porta e a fonte. Esse



valor está na faixa de centenas de MΩ. O dreno do JFET funciona como uma fonte de

corrente com um valor de gm VGS.

A equação abaixo mostra como obter VGS(Off) a partir da corrente máxima de dreno e da

transcondutância para VGS= 0V (gmo).

o valor de gm para um dado VGS.

Nos FET, a Transcondutância é maior para tensão Vgs de polarização menor e corrente

ID maior. (Assim o ganho é determinado pela polarização, como nos bipolares e

válvulas), e o tipo de FET.

a) Polarização: A corrente de dreno de JFET segue a relação quadrática.



Os valores de IDSS e Vgscorte variam conforme o tipo e o exemplar, dentro de

limites amplos. Uma polarização somente pode ser feita através de ajuste de trimpot,

ou através de uma fonte de corrente com bipolar.

O tipo mais comum é a auto polarização.

Obs.: Nos amplificadores dreno comum Rd não é usado. Ele não altera a corrente de

dreno.

A corrente circula em Rs, surgindo uma queda de tensão nele. A porta está

aterrada através de Rg, e então a tensão em Rs aparece entre S e G, polarizando o JFET

com uma tensão reversa, que se opõe à corrente de dreno (Suplidouro), regulando-a

através de realimentação negativa. A corrente então fica dada pelas características do

FET e o valor de Rs. Também se usa polarização por divisão de tensão, semelhante à

usada com transistor bipolar, mas menos exata (pouco melhor que a auto polarização).

b) Supridouro comum: É a mais usada, pois oferece ganho de tensão. O sinal de

entrada é aplicado entre a porta e o Supridouro, e a saída colhida no dreno. A

fase é invertida. A impedância de entrada é muito grande, já que a junção

porta-supridouro está polarizada reversamente, circulando apenas uma

desprezível corrente de fuga.

c) Na prática, a impedância é dada pelo resistor RE de polarização. Já a de saída é

um pouco menor que RD. O ganho de tensão é dado por:

G= - Gm RD



Seu valor na prática fica entre 3 e 30 vezes, em geral (bem menor que no bipolar). É

comum na entrada de instrumentos de medição, e dentro de C.I. analógicos, pela alta

impedância.

Obs: Cent. pode ser omitido, em algumas aplicações. Nos amplificadores com

acoplamento direto, todos os capacitores são dispensados, mas o ganho diminui.

4.2.1 Amplificador de Fonte Comum

Na Figura abaixo temos um amplificador fonte comum. Ele é similar a um

amplificador emissor comum. As regras aplicadas para a análise são as mesmas



O equivalente ca para a análise do ganho.

O resistor de carga está em paralelo com a resistência de dreno. Simplificando:

Quando a corrente de saída gm vent flui através de rd ela produz uma tensão de saída

dividindo ambos os lados por Vent.:

finalmente o ganho de tensão ca para fonte comum

notar a semelhança com a do amplificador em emissor comum

4.2.2 Amplificador com Realimentação Parcial

A seguir temos um amplificador com realimentação parcial



O ganho por analogia com o transistor bipolar, considerando r’e = 1/ gm, é:

4.2.3 Amplificador Seguidor de Fonte

A Figura a seguir mostra um seguidor de fonte

Novamente por analogia:



5 Exercícios Resolvidos

1 - Encontre a corrente ID , no circuito abaixo. Dados: IDSS=8mA e VGS,OFF=-4V.

Ω

onde resolvendo encontramos uma

equação com soluções:

VGS = -2V e -8V.

Configuramos as duas equações de forma igual e terminamos com uma equação

quadrática para a corrente de dreno. Já que o JFET desliga a –4V, a solução de –8V não

é física, e escolhemos a solução de –2V, fornecendo uma corrente de dreno de 2mA.

Então:

VGS = -2V, logo, ID = 2 mA.

2 - Determinar a corrente de dreno de em FET canal n com tensão de estrangulamento

= - 3V e corrente de saturação drain-source (IDSS) de 10mA para as seguintes tensões

VGS:

a) 0V

b) - 1,4V

c) - 1,8V

Solução: Basta Aplicar a Equação de Schockley;

Substituindo;



a) ID = 10mA[1 - (0/-3)] 2 = 10mA

b) ID = 10mA[1 - (-1,4/-3)] 2 = 2,84mA

c) ID = 10mA[1 - (-1,8/-3)] 2 = 1,6mA

3 - Calcular a transcondutância (gm) de um FET com as especificações: IDSS = 15mA e

VGS(OFF) = -3V, nos seguintes pontos de polarização:

a) VGS = 0

b) VGS = -1,2V

c) VGS = -1,7V

Solução: Aplicando-se a equação

temos:

gmo = 2(15mA) / -3V = 30 x 10 -3 / 3 = 10mS ou 10.000S

a) gm = gmo(1- VGS / Vp) = 10mS[1- (0 / -3)] = 10mS ou 10.000S

b) gm = gmo(1- VGS / Vp) = 10mS[1 - (-1,2 / -3)] = 6mS ou 6.000S

c) gm = gmo(1- VGS / Vp) = 10mS[1 - (-1,7 / -3)] = 4,33mS ou 4.330S



4 Determine: A) VDS B) VD C) VS

B) VD=VDD-IDRD

VD=20V-(6,9mA)*(1,8k)

VD=20-12,42V

VD=7,58V

C) VDS=VD-VS

VS=VD-VDS

VS=7,58V-7,23V

VS=0,35V

A) Aplicando a LKT ao circuito de saída

da deste exercício temos;

-VSS+ISRS+VDS+IDRD-VDD=0

Substituindo IS = ID e rearranjando os

termos temos;

VDS = VDD+VSS-ID(RD+RS)

Substituindo os valores temos para VDD:

VDS= 20V+10V-(6,9mA)*(1,8k+1,5K) =

VDS=30V-22,77V

VDS=7,23V



5 Determine as seguintes grandezas para o circuito abaixo;

a) VGS b) VG c) VDS

a) VGS= -ID*RS

ID= 4mA.

VGS= -(4mA)*1kΩ

VGS=-4V

b) VG=0

c) VDS=VDD – ID*(RS + RD)

20V – (2,6mA)*(1k+3Ω,3KΩ)

VDS=8,82V

6 Referências Bibliográficas

1 Boylestad e Nashelsky. Dispositivos Eletronicos e Teoria de Circuitos, 8ª ed.

Prentice Hall, 2004

2 Nicolet, Aparecido, Anotações Eletrônica, Departamento de Eletrônica, USP

PUC-SP.

3 Malvino, Albert Paul. Eletrônica Vol. I, 4º ed. São Paulo, Makron Books, 1997.

4 Sedra, Smith, Microeletrônica, 4ª Ed. Person Books 2005

5 Kosov,I.L -BERTOLI, Roberto Angelo. Eletrônica. Departamento de Eletro-

Eletrônica. Colégio Técnico de Campinas – UNICAMP.

6 UNICID, Apostila Eletrônica II , Departamento de Eng. Elétrica, Unicid, 2007;

Documents

Transistor fet