UNIVERSIDADE DO PORTO - paginas.fe.up.ptpaginas.fe.up.pt/~hmiranda/papers/msc_thesis.pdf · temas de comunica¸c˜ao, ... DDS Direct Digital Synthesizer DDC Digital Downconverter

UNIVERSIDADE DO PORTO

FACULDADE DE ENGENHARIA

DEPARTAMENTO DE ENGENHARIA ELECTROTECNICA E DE COMPUTADORES

Realizacao de um Sistema de Comunicacao deEspalhamento Espectral Usando Tecnicas de

Radio Digital

Tese de Mestrado emEngenharia Electrotecnica e de Computadores

Henrique do Carmo Miranda

Porto, Julho de 1998

Tese realizada sob a supervisao do

Professor Doutor Sılvio Abrantes Moreira

Professor Auxiliar doDepartamento de Engenharia Electrotecnica e de Computadores da

Faculdade de Engenharia da Universidade do Porto

i

Resumo

Com o aparecimento de novos servicos de radio-comunicacoes como as Redes de Comunicacao Pes-soais (PCN) e a Telefonia Celular anteve-se uma forte congestao espectral que podera ser atenuadacom a utilizacao de modulacoes baseadas em sistemas de espalhamento espectral (Spread-SpectrumSystems). As tecnicas de radio digital desempenham um papel importante na realizacao destes sis-temas de comunicacao, permitindo o projecto de sistemas de desempenho superior aos analogicos.

O tema principal desta tese consistiu em desenvolver um sistema de comunicacoes de espalhamentoespectral baseado em tecnicas de radio digital a partir do qual se tentou demonstrar as propriedadesdos sistemas de espalhamento espectral (em particular os designados de sequencia directa) bemcomo estudar seu comportamento quando baseados em tais tecnicas.

Apos uma introducao aos conceitos relacionados com os sistemas de espalhamento espectral e aosfundamentos do radio digital, incluindo as suas vantagens e limitacoes, e descrito o transceptorde espalhamento espectral de sequencia directa completamente programavel que foi realizado noambito deste trabalho. Os resultados dos diversos testes efectuados sobre este equipamento saoapresentados e analisados.

Abstract

With the emergence of new radio communication services, such as Personal Communication Networks(PCN) and Cellular Telephony, it is foreseen a rapid spectrum congestion that can be attenuatedby using Spread Spectrum (SS) based modulations. Digital radio techniques play an important roleon the implementation of these communication systems, enabling designs with higher performancethan their analogue counterparts.

The main subject of this thesis is the hardware implementation of a spread spectrum communicationsystem based on digital radio techniques from which the properties of SS systems (particularly thedirect sequence ones) could be demonstrated as well as study the behaviour of such digital radiosystems.

Following an introduction to the concepts related to spread spectrum systems and digital radiofundamentals including its advantages and limitations, the modular programmable direct sequencespread spectrum transceiver developed during this thesis is described. In the end, the results ofseveral tests performed over this equipment are also presented and analysed.

ii

Resume

Avec l’emergence des nouveaux services de radiocommunication, comme les Reseaux de Commu-nication Personnels (PCN) et la Telephonie Cellulaire, on prevoit une congestion spectrale rapidequi peut etre attenuee si on utilise les modulations a etalement de spectre. Les techniques deradio numerique jouent un role important dans la realisation de ces systemes de communication,permettant des niveaux de performance plus hauts que les systemes analogiques equivalents.

Le theme principal de cette these est la realisation materielle d’un systeme de communication aetalement de spectre base sur les techniques de radio numerique, a partir desquelles on a essayede demontrer les proprietes des systemes a etalement de spectre (particulierement les systemes asequence directe) ainsi que d’etudier son comportement lorsqu’il est base sur des tecniques nume-riques.

Apres une introduction aux concepts relatifs aux systemes a etalement de spectre et les principes deradio numerique, avec ses avantages et ses limitations, on dectrit le emetteur-recepteur modulaireprogrammable a etalement de spectre de sequence direct developpe pendant cette these. A la fin,les resultats des tests realises sur cet equipement sont aussi presentes et analyses.

iii

Agradecimentos

A presente dissertacao so foi possıvel gracas ao empenho e a colaboracao que varias pessoas e ins-tituicoes prestaram ao seu autor. A todos desejo agradecer de uma forma geral, mas em particularquero expressar o meu reconhecimento e gratidao a alguns.

Ao Prof. Sılvio Abrantes Moreira, meu supervisor e orientador, pelo apoio cientıfico, pelo constanteincentivo, pela permanente disponibilidade e pela amizade.

A todos os elementos da Unidade de Telecomunicacoes do INESC-Porto, em particular ao LuısMiguel Tato pela amizade e apoio prestado.

Ao grupo de Optoelectronica do INESC-Porto, em particular ao Dr. Jose Castro Ferreira e aoDr. Oleg pela disponibilizacao do analizador de espectros, sem o qual nao seria possivel a extracaodos varias resultados.

Aos meus pais por todo o apoio prestado.

Ao INESC do Porto pela disponibilizacao de todos os meios necessarios a concretizacao destatese.

A Junta Nacional de Investigacao Cientıfica e Tecnologica (JNICT) pela bolsa de Mestrado que meconcedeu, a qual tornou possıvel a frequencia do Curso de Mestrado.

iv

Lista de Siglas

ADC Analog-to-Digital Converter

AFC Automatic Frequency Control

AGC Automatic Gain Control

AHC Advanced High-Speed CMOS

AJ Anti-Jamming

ALS Advanced Low-Power Shottky

ASIC Application-Specific Integrated Circuit

ASK Amplitude Shift Keying

AWG Arbitrary Waveform Generator

AWGN Aditive White Gaussian Noise

BB Baseband

BERT Bit Error Rate Tester

BPSK Binary Phase Shift Keying

CDMA Code Division Multiple Access

CMOS Complementary Metal Oxide Semiconductor

DAC Digital-to-Analog Converter

DC Direct Current

DDS Direct Digital Synthesizer

DDC Digital Downconverter

DPSK Differential Phase Shift Keying

DQPSK Differential Quadrature Phase Shift Keying

DMSK Differential Minimun Shift Keying

DSB Double Side Band

DSO Digital Sampling Oscilloscope

DSP Digital Signal Processor/Processing

DSSS Direct Sequence Spread Spectrum

ENOB Effective Number Of Bits

FCC Federal Communications Commission

FDMA Frequency Division Multiple Access

v

FEC Forward Error Correction

FFT Fast Fourier Transform

FIR Finite Impulse Response

FSK Frequency Shift Keying

FSR Full Scale Range

GPS Global Positioning System

HC High-Speed CMOS

I In-phase Channel

I&D Integrate and Dump

IF Intermediate Frequency

ISM Industrial, Scientific and Medical

LPI Low Probability of Interception

Q Quadrature Channel

MFLOPS Million Floating-point Operations per Second

Mcps Mega chips per second

MODEM MOdulator/DEModulator

Msps Mega samples per second

NCO Numerically Controlled Oscillator

PC Personal Computer

PCB Printed Circuit Board

PCS Personal Communications Services

PCM Pulse Code Modulation

PCN Personal Communications Networks

PQFP Plastic Quad Flat Package

PN Pseudo Noise

PSK Phase Shift Keying

QPSK Quadrature Phase Shift Keying

RF Radio Frequency

RX Recepcao

Σ∆ Sigma-Delta

vi

SFDR Spurious Free Dynamic Range

SHA Sample-and-Hold Amplifier

SNR Signal-to-Noise Ratio

SS Spread Spectrum

SSMA Spread Spectrum Multiple Access

TDMA Time Division Multiple Access

THSS Time Hopping Spread Spectrum

TTL Transistor-Transistor Logic

TX Transmissao

VLSI Very Large Scale of Integration

XOR eXclusive-OR

WBFM Wide Band Frequency Modulation

WLAN Wireless Local Area Network

WWAN Wireless Wide Area Network

Conteudo

1 Introducao 1

1.1 Estrutura da tese . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

2 Sistemas de Comunicacao por Espalhamento Espectral 4

2.1 Propriedades dos Sistemas de Espalhamento Espectral . . . . . . . . . . . . . . . . . 4

2.2 Definicao de Modulacao por Espalhamento Espectral . . . . . . . . . . . . . . . . . . 5

2.2.1 Base teorica das modulacoes de espalhamento espectral . . . . . . . . . . . . 6

2.3 Metodos de Espalhamento Espectral . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

2.3.1 Espalhamento de Espectro por Sequencia Directa . . . . . . . . . . . . . . . . 7

2.3.2 Espalhamento de Espectro por Saltos em Frequencia . . . . . . . . . . . . . . 8

2.3.3 Espalhamento de Espectro por Saltos no Tempo . . . . . . . . . . . . . . . . 9

2.3.4 Espalhamento de Espectro por “Chirp” de Frequencias . . . . . . . . . . . . . 9

2.3.5 Espalhamento de Espectro por Metodos Hıbridos . . . . . . . . . . . . . . . . 10

2.4 Acesso Multiplo por Divisao de Codigo - CDMA . . . . . . . . . . . . . . . . . . . . 10

3 Fundamentos de Radio Digital 11

3.1 Conversores Analogico-digitais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

3.1.1 Efeitos do Ruıdo de Quantizacao, Distorcao e Ruıdo do Receptor . . . . . . . 12

3.1.2 Especificacoes Importantes nos ADCs . . . . . . . . . . . . . . . . . . . . . . 13

3.1.3 Metodos de Conversao Analogico-Digital . . . . . . . . . . . . . . . . . . . . . 16

3.1.4 Desempenho vs. Taxa de Conversao . . . . . . . . . . . . . . . . . . . . . . . 18

3.2 Requisitos e Limitacoes do Processamento Digital de Sinal . . . . . . . . . . . . . . . 19

3.2.1 Processadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

3.2.2 Operacao em Tempo Real . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

3.2.3 Algoritmos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

vii

CONTEUDO viii

4 Processador de Espalhamento Espectral de Sequencia Directa 23

4.1 Descricao Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

4.2 Blocos Funcionais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

4.2.1 Geradores de Relogio de Transmissao e Recepcao . . . . . . . . . . . . . . . . 26

4.2.2 Processadores de Entrada e Saıda . . . . . . . . . . . . . . . . . . . . . . . . 26

4.2.3 Codificador Diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4.2.4 Geracao de Codigos PN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

4.2.5 Oscilador Controlado Numericamente — NCO . . . . . . . . . . . . . . . . . 27

4.2.6 Modulador BPSK/QPSK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

4.2.7 Conversor Digital de Frequencia — DDC . . . . . . . . . . . . . . . . . . . . 29

4.2.8 Filtro Adaptado PN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30

4.2.9 Processador de Seguimento de Sımbolos . . . . . . . . . . . . . . . . . . . . . 31

4.2.10 Desmodulador Diferencial . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

4.3 Teoria de Funcionamento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

4.3.1 Conversao Digital de Frequencia . . . . . . . . . . . . . . . . . . . . . . . . . 33

4.3.2 Desmodulacao Diferencial Digital . . . . . . . . . . . . . . . . . . . . . . . . . 39

4.3.3 Modulador Digital . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

5 Realizacao do Transceptor de Sequencia Directa 45

5.1 Modulos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

5.1.1 Modulador/Desmodulador de Sequencia Directa . . . . . . . . . . . . . . . . 46

5.1.2 Adaptador de Porta Paralela . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

5.1.3 Adaptador de Fonte de Alimentacao Comutada . . . . . . . . . . . . . . . . . 53

5.1.4 Gerador de Dados . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

6 Software de Configuracao 57

6.1 Exemplo de programacao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57

6.2 Interface Grafica de Configuracao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 58

6.2.1 Janela Principal de Configuracao do Transceptor . . . . . . . . . . . . . . . . 58

6.2.2 Janela de Controlo do Emissor . . . . . . . . . . . . . . . . . . . . . . . . . . 59

6.2.3 Janela de Controlo do Receptor . . . . . . . . . . . . . . . . . . . . . . . . . . 60

6.2.4 Janela de Controlo do NCO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.2.5 Janela de Controlo do Modo de Teste . . . . . . . . . . . . . . . . . . . . . . 65

6.2.6 Janela de Configuracao Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

6.2.7 Janela de Informacoes Gerais Sobre o Programa . . . . . . . . . . . . . . . . 67

CONTEUDO ix

7 Resultados Experimentais 69

7.1 Teste do Modulador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69

7.2 Teste do Conjunto Modulador/Desmodulador . . . . . . . . . . . . . . . . . . . . . . 72

7.3 Teste de Taxa de Erros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 74

8 Conclusoes 78

8.1 Perspectivas de Evolucao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78

8.2 Possıveis Aplicacoes do Sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79

Bibliografia 79

A Esquemas Electricos do Transceptor 84

B Exemplo de Programacao do Sistema 89

B.1 Listagem do Programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

Lista de Figuras

2.1 Espalhamento de espectro por sequencia directa. . . . . . . . . . . . . . . . . . . . . 7

2.2 Conceito de DSSS antes e apos espalhamento. . . . . . . . . . . . . . . . . . . . . . . 8

2.3 Ilustracao do near-far effect. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

2.4 Espalhamento de espectro por saltos em frequencia. . . . . . . . . . . . . . . . . . . 9

3.1 Diagrama de blocos da tecnica subtractive dithering. . . . . . . . . . . . . . . . . . . 13

3.2 Efeito da sobreamostragem na densidade espectral do ruıdo de quantizacao, G(f). . 14

3.3 Comportamento da relacao sinal-ruıdo global, SNRadc, para um ADC de 8-bit comta = 10 ps e para B = 150 kHz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

3.4 Conversor Σ∆ de primeira ordem. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

3.5 Noise shaping em conversores Σ∆. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

3.6 Processamento em tempo real usando um unico processador. . . . . . . . . . . . . . 21

3.7 Processamento em tempo real usando dois processadores. . . . . . . . . . . . . . . . 21

4.1 Diagrama de blocos do STEL-2000A. . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

4.2 Representacao dos pinos do STEL-2000A. . . . . . . . . . . . . . . . . . . . . . . . . 24

4.3 Diagrama temporal dos sinais de entrada/saıda. . . . . . . . . . . . . . . . . . . . . . 26

4.4 Diagrama do modulador BPSK/QPSK. . . . . . . . . . . . . . . . . . . . . . . . . . 28

4.5 Exemplo de utilizacao dos sinais de banda base para a modulacao SQPSK. . . . . . 29

4.6 Diagrama do DDC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29

4.7 Detalhe do filtro adaptado PN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31

4.8 Comportamento do erro relativo da funcao aproximada de calculo da amplitude dovector Iout + jQout. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32

4.9 Diagrama de blocos do desmodulador diferencial. . . . . . . . . . . . . . . . . . . . . 33

4.10 Configuracao do sistema de recepcao no modo de amostragem directa de IF. . . . . . 34

4.11 Espectros envolvidos no modo de amostragem directa de IF. . . . . . . . . . . . . . . 35

4.12 Espectros envolvidos no modo de amostragem directa de IF para fIF > fs/2. . . . . 36

4.13 Resposta em frequencia do filtro I&D. . . . . . . . . . . . . . . . . . . . . . . . . . . 37

4.14 Configuracao do sistema de recepcao no modo de amostragem em quadratura. . . . . 38

x

LISTA DE FIGURAS xi

4.15 Espectros do envolvidos no modo de amostragem em quadratura. . . . . . . . . . . . 38

4.16 Cadeia tıpica de transmissao usando o modulador interno. . . . . . . . . . . . . . . . 42

4.17 Espectro de um sinal modulado a uma taxa de chip 0,1fs para uma portadora pro-gramada para 0,4fs (fs = fTXIFCLK). . . . . . . . . . . . . . . . . . . . . . . . . . . 42

4.18 Espectro de um sinal modulado a uma taxa de chip 0,1fs para uma portadora pro-gramada para 0,25fs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

4.19 Espectro de um sinal modulado a uma taxa de chip 0, 4fs para uma portadoraprogramada para 0, 4fs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

4.20 Espectro de um sinal modulado a uma taxa de chip 0, 4fs para uma portadoraprogramada para 0, 25fs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

5.1 Diagrama de blocos global do sistema. . . . . . . . . . . . . . . . . . . . . . . . . . . 45

5.2 Imagem geral do transceptor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

5.3 Diagrama de blocos do modulador/desmodulador de sequencia directa. . . . . . . . . 47

5.4 Modulo do modem DSSS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

5.5 Painel relativo ao modem. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

5.6 Imagem do STEL-2000A montado no respectivo adaptador. . . . . . . . . . . . . . . 49

5.7 Circuito relativo aos conversores e condicionadores de sinal. . . . . . . . . . . . . . . 50

5.8 Imagem do circuito de relogio e reguladores de tensao locais. . . . . . . . . . . . . . 51

5.9 Adaptador de porta paralela. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

5.10 Evolucao temporal dos sinais do adaptador durante um ciclo de escrita. . . . . . . . 53

5.11 Painel do modulo adaptador de porta paralela. . . . . . . . . . . . . . . . . . . . . . 53

5.12 Adaptador de fonte de alimentacao comutada. . . . . . . . . . . . . . . . . . . . . . . 54

5.13 Painel do adaptador de fonte de alimentacao. . . . . . . . . . . . . . . . . . . . . . . 54

5.14 Imagem do gerador de dados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55

5.15 Diagrama logico do gerador de dados pseudo-aleatorios. . . . . . . . . . . . . . . . . 55

6.1 Janela principal do software de programacao. . . . . . . . . . . . . . . . . . . . . . . 58

6.2 Janela de controlo do emissor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

6.3 Janela de controlo do receptor. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

6.4 Cadeia de processamento de sinal simplificada do receptor do STEL-2000. . . . . . . 62

6.5 Caracterısticas de operacao do receptor. . . . . . . . . . . . . . . . . . . . . . . . . . 63

6.6 Janela de controlo do NCO. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65

6.7 Janela de controlo do modo de teste. . . . . . . . . . . . . . . . . . . . . . . . . . . . 66

6.8 Janela de configuracao geral. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

6.9 Janela de informacoes gerais sobre o programa. . . . . . . . . . . . . . . . . . . . . . 68

7.1 Espectro do sinal de IF nao modulado. . . . . . . . . . . . . . . . . . . . . . . . . . . 69

LISTA DE FIGURAS xii

7.2 Sinal de IF modulado apenas por uma sequencia-m de comprimento 31. . . . . . . . 70

7.3 Pormenor do espectro anterior. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

7.4 Replicas espectrais do sinal de frequencia intermedia. . . . . . . . . . . . . . . . . . . 71

7.5 Espectro do sinal do modulador quando sao transmitidos sımbolos de informacao. . . 71

7.6 Espectro do sinal para uma sequencia de comprimento 63. . . . . . . . . . . . . . . . 72

7.7 Espectro do sinal para uma sequencia de Barker de comprimento 11. . . . . . . . . . 72

7.8 Espectro do sinal do modulador quando sao transmitidos sımbolos de informacao(para o codigo de Barker). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

7.9 Sinais TXIN, TXBITPLS e TXTEST (Sequencia PN). . . . . . . . . . . . . . . . . . 73

7.10 Sinais RXTEST (saıda do filtro adaptado), RXDRDY e RXOUT . . . . . . . . . . . 74

7.11 Sinais de entrada (TXIN) e saıda (RXOUT) de dados. . . . . . . . . . . . . . . . . . 74

7.12 Montagem efectuada para a medida da taxa de erros. . . . . . . . . . . . . . . . . . . 75

7.13 Taxa de erros para 333,33 kcps. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76

7.14 Taxa de erros para 1,25 Mcps. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77

A.1 Modem de espalhamento espectral de sequencia directa. . . . . . . . . . . . . . . . . 85

A.2 Adaptador de porta paralela. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

A.3 Adaptador de fonte de alimentacao comutada. . . . . . . . . . . . . . . . . . . . . . . 87

A.4 Gerador de dados pseudo-aleatorios. . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

Lista de Tabelas

3.1 Exemplos da tecnologia actual de conversores A/D. . . . . . . . . . . . . . . . . . . . 19

3.2 Velocidades de pico de processamento de algumas plataformas. . . . . . . . . . . . . 20

4.1 Tabela de codificacao para QPSK diferencial. . . . . . . . . . . . . . . . . . . . . . . 27

4.2 Combinacao dos produtos interno e externo em DQPSK. . . . . . . . . . . . . . . . 41

4.3 Combinacao dos produtos interno e externo em π/4-DQPSK. . . . . . . . . . . . . . 41

5.1 Caracterısticas resumidas do conversor D/A AD9760. . . . . . . . . . . . . . . . . . 50

5.2 Caracterısticas resumidas do conversor A/D AD9058. . . . . . . . . . . . . . . . . . 51

5.3 Valores de tensao limiar de indicacao de erro. . . . . . . . . . . . . . . . . . . . . . . 54

6.1 Valores representativos do selector de dados do filtro I&D para N = 30 e diversosnıveis do sinal de IF. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62

xiii

Capıtulo 1

Introducao

O espectro de radio-frequencia tem sido considerado como um dos mais vitais recursos naturaisactualmente existentes ja que dele dependem grande parte das nossas actividades. Proteger emelhorar o uso deste recurso limitado e finito mas reutilizavel, tornou-se uma tarefa de extremaimportancia. O espectro e limitado no sentido em que apenas uma gama de frequencias e utilizavel(por razoes tecnologicas e economicas), apesar dos avancos tecnologicos continuamente expandiremtal gama; as frequencias da gama 500 MHz – 5 GHz sao actualmente valiosas para os variadosservicos de comunicacoes moveis e fixos. A reutilizacao do espectro advem do facto de quandoum utente termina a ocupacao de determinado segmento espectral, este esta apto a ser usado poroutro.

Com o advento de novos servicos de radio-comunicacoes, nomeadamente os Servicos de Comuni-cacoes Pessoais (PCS) e a Telefonia Celular, a gestao do espectro radio-electrico e cada vez maisuma actividade complexa. Tradicionalmente, esta gestao consiste em atribuir bandas ou “fatias”de espectro aos varios servicos como a difusao terrestre de televisao e audio, servicos de satelite,ligacoes fixas ponto-a-ponto, servicos moveis (terrestres, marıtimos e aeronauticos) e servicos deamador. Muito recentemente, a abordagem deste problema tem sido efectuada de forma diferentebaseada nas propriedades que certos metodos de modulacao exibem, permitindo a partilha simul-tanea de uma banda de frequencias sem causar excessiva interferencia entre os varios utilizadores.Os sistemas que empregam estes metodos de modulacao sao designados por sistemas de espalha-mento espectral (Spread-Spectrum Systems — SS) e o metodo de partilha referido e denominadopor CDMA (Code Division Multiple Access) ou SSMA (Spread-Spectrum Multiple Access).

O metodo CDMA e encarado, hoje em dia, como uma das formas de atenuar o problema dacongestao espectral provocada, nomeadamente, pela rapida expansao da Telefonia Celular. Alemde permitir uma maior capacidade (em termos de utilizadores/celula) do que os metodos de acessoconvencionais como o FDMA ou o TDMA, possui inumeras outras vantagens no que respeita aqualidade de servico fornecida [1].

A historia das comunicacoes empregando espalhamento espectral remonta aos inıcios da II GuerraMundial [2], onde foram construıdos os primeiros sistemas. Curiosamente, o primeiro sistemapratico foi idealizado em 1941 pela actriz de cinema Hedy Lamarr (de nome proprio HedwingKiesler Markey e ainda entre nos) [3] cujo proposito era guiar torpedos usando um padrao defrequencias pseudo-aleatorias, evitando que aqueles fossem desviados por emissoes interferentes.Desde entao, este tipo de comunicacoes tem sido utilizado essencialmente no meio militar poisdificilmente sao interceptadas e possuem grande resistencia ao empastelamento (ou jamming).

Declarado operacional em 1993, o Sistema de Posicionamento Global (GPS) [4][5] foi o primeirosistema SS de aplicacao comercial (e militar tambem) bem sucedido.

1

1.1 Estrutura da tese 2

Actualmente as modulacoes por espalhamento espectral estao a ser propostas ou ja em uso emnovas e inovadoras aplicacoes como as Redes de Comunicacao Pessoal (PCN) [6], redes de dadossem fios (WLAN e WWAN) [7], sistemas de alarme, sistemas de localizacao (ranging), entre outros.

O objectivo principal desta tese foi desenvolver um sistema transceptor de espalhamento espectralde sequencia directa de caracterısticas programaveis, concebido usando tecnicas digitais, designadaspor tecnicas de radio digital. Com este sistema pretendeu-se:

• demonstrar, na pratica, o comportamento dos sistemas de espalhamento espectral, em parti-cular os denominados de sequencia directa;

• verificar o desempenho de sistemas de radio implementados com tecnicas digitais.

Os sistemas de radio-comunicacao de arquitectura digital (designados por radios digitais) oferecemvariadıssimas vantagens em termos de desempenho sobre os seus predecessores analogicos, permi-tindo a realizacao de equipamento muito flexıvel com funcionalidades atractivas. Os sistemas deradio digital podem nao so processar modulacoes digitais, mas tambem as analogicas tal como AMe FM, ou ainda os dois tipos de modulacao simultaneamente. O elemento fundamental dos sistemasde radio digital e o software que corre no ou nos processadores digitais de sinal - por esta razaoeste tipo de radios e igualmente designado por software radios. E entao o software que define ascaracterısticas de funcionamento dos radios digitais. Esta propriedade e extremamente importante,por exemplo, para os fabricantes de equipamentos de sistemas de comunicacao celulares (estacoesbase e radio-telefones moveis) ja que para que estes equipamentos estejam em conformidade comas diversas normas existentes ou vindouras, basta efectuar o download do software adequado acada uma dessas normas para o equipamento, evitando o investimento, normalmente avultado, nodesenvolvimento de novo hardware.

E nesta arquitectura que o transceptor de espalhamento espectral realizado se baseia. Pelo facto dese ter usado um processador de sinal dedicado e perdida alguma da flexibilidade de reconfiguracao,compensada pela maior velocidade de processamento obtida.

1.1 Estrutura da tese

Consistindo principalmente na implementacao em hardware de um sistema transceptor de espalha-mento espectral de sequencia directa baseado em tecnicas de radio digital, a tese esta organizadaem seis capıtulos, que se seguem a esta introducao.

O segundo capıtulo aborda a teoria basica na qual assentam os sistemas de espalhamento espectral.Dos varios metodos de espalhamento referidos neste capıtulo sera dado destaque ao metodo dasequencia directa o qual e usado neste projecto. Sendo uma das pricipais aplicacoes do espalha-mento espectral e dada a sua crescente relevancia nos modernos sistemas de comunicacao, e feita aapresentacao do CDMA.

Os fundamentos das arquitecturas de radio digital sao apresentados no capıtulo 3. Apos a refe-rencia as vantagens e desvantagens destas arquitecturas em relacao as tradicionais sao discutidosos requisitos, limitacoes praticas e potenciais problemas associados as operacoes principais de umreceptor digital: a conversao analogica-digital e o processamento digital de sinal.

1.1 Estrutura da tese 3

Devido a sua elevada complexidade e multiplicidade de modos de funcionamento, e dedicado umcapıtulo inteiro (capıtulo 4) a descricao do processador de espalhamento espectral de sequenciadirecta (DSSS) utilizado neste projecto - o STEL-2000A. Este e um processador de sinal de apli-cacao especıfica que contem internamente todos os subsistemas para realizar um transceptor DSSSbaseado em arquitecturas de radio digital usando digitalizacao de frequencia intermedia (IF). Paramelhor compreender o comportamento global do processador, a descricao e complementada comteoria de funcionamento dos blocos principais.

Os diversos modulos de hardware que constituem o transceptor de espalhamento espectral realizadosao descritos no capıtulo 5. Estes modulos sao: o modulador/desmodulador de sequencia directa, oadaptador de porta paralela, o adaptador de fonte de alimentacao comutada e o gerador de dados.

O capıtulo 6 e dedicado ao software de programacao do transceptor. A forma como se pode configu-rar o funcionamento do transceptor e explicada atraves de um programa exemplo desenvolvido nalinguagem C sobre o sistema operativo Linux. Sera ainda descrita uma outra forma de se efectuara configuracao. Esta e baseada numa interface grafica desenvolvida para o ambiente Xwindows(X11R6) que permite uma interactividade muito superior ao modo anterior.

Os resultados obtidos a partir de alguns testes efectuados ao transceptor sao expostos no penultimocapıtulo (capıtulo 7). Os resultados incluem a apresentacao de varias formas de onda das cadeiasde emissao e recepcao bem como as curvas de desempenho em termos de taxa de erros para variasconfiguracoes dos parametros do transceptor.

A tese termina com o capıtulo 8, que se destina a comentar o trabalho realizado e a identificarcaminhos de evolucao para o sistema de comunicacoes desenvolvido, bem como as aplicacoes emque este possa estar envolvido.

Em anexos sao apresentados os esquemas electricos de cada um dos modulos do transceptor e alistagem de um programa relativo ao exemplo de programacao considerado no capıtulo 6.

Ao longo deste trabalho foram seguidas algumas convencoes no tipo de letra do texto. Para realcaro local onde e feita pela primeira vez a referencia a um conceito que e exposto usa-se o estiloitalico. Os termos em lıngua estrangeira serao indicados com o estilo inclinado. Finalmente, todasas listagens extraıdas de um ficheiro ASCII surgem indicadas com o estilo type writer.

Capıtulo 2

Sistemas de Comunicacao porEspalhamento Espectral

Este capıtulo apresenta as propriedades e a base teorica dos sistemas de espalhamento espectralincluindo os metodos de espalhamento. Sera tambem efectuada uma analise sintetica de sistemasde comunicacoes celulares que usam o CDMA como tecnica de acesso multiplo.

2.1 Propriedades dos Sistemas de Espalhamento Espectral

A atencao que os sistemas SS tem recebido deve-se as suas muitas particularidadades atractivas.Entre estas podemos destacar as mais importantes:

• dispoem do chamado ganho de processamento (ou factor de espalhamento), Gp, em geraldefinido como a razao entre a largura de banda originada pelo processo de espalhamento e alargura de banda mınima requerida para o sinal a transmitir. Este ganho permite desmodularsinais cuja relacao sinal-ruıdo (SNR) e negativa. A tıtulo de exemplo, se o sinal recebidopossuir uma relacao SNR= −10 dB e o ganho de processamento for de 30 dB, isto e equivalentea receber um sinal com um SNR de 20 dB usando modulacoes de banda estreita (a menosdas perdas de implementacao do sistema);

• permitem a utilizacao simultanea da mesma banda de frequencias por uma grande populacaode utilizadores nao coordenados (proporcional a Gp), sem interferencia mutua excessiva (basedo funcionamento do CDMA). Isto e possıvel dado que as propriedades estatısticas dos sinaistransmitidos assemelham-se a ruıdo branco. Em certas circunstancias, este metodo de partilhamelhora a eficiencia espectral quando comparado com os metodos tradicionais (FDMA eTDMA). O CDMA sera abordado mais a frente;

• protegem contra o desvanecimento provocado pelo multipercurso designado por multipathfading, que e um grande obstaculo nas comunicacoes urbanas. Alias, o multipercurso podemesmo conferir um grau de diversidade adicional se forem usados receptores com arquitecturasadequadas (multipath diversity-combining (Rake) receiver);

• dispoem de elevada tolerancia a sinais interferentes (especialmente aos de banda estreita),intencionais ou nao, propriedade conhecida como anti-jamming (AJ). Esta propriedade e con-

4

2.2 Definicao de Modulacao por Espalhamento Espectral 5

sequencia do processos de espalhamento e desespalhamento1 efectuados no emissor e receptor,respectivamente. Esta tolerancia e tanto maior quanto maior for o factor de espalhamento;

• transmitem sinais com baixa detectabilidade para um receptor nao pretendido, tambem desig-nada por baixa probabilidade de intercepcao (LPI). Esta propriedade e consequencia directa dabaixa densidade espectral de potencia resultante do espalhamento, o que faz com que o sinalse confunda com o ruıdo, podendo mesmo a sua densidade espectral ser inferior a densidadedo ruıdo recebida;

• oferecem um certo grau de privacidade nas comunicacoes. Como facilmente se deduz dasconsideracoes anteriores, este sistema de comunicacoes so permite a desmodulacao de um de-terminado sinal se forem conhecidos o processo e o codigo utilizados no seu espalhamento. Noscasos em que a privacidade e um factor importante, sao por vezes empregues simultaneamentevarios metodos de espalhamento espectral, tornando praticamente impossıvel interceptar oreferido sinal;

• Permitem estimar a posicao e velocidade de objectos, com exactidao proporcional ao grau deespalhamento.

Entre as desvantagens destes sistemas de comunicacao pode referir-se que a complexidade envolvidano projecto de equipamento e superior a dos sistemas convencionais. Alem disto, em sistemas nao-celulares, a eficiencia espectral e significativamente mais baixa.

2.2 Definicao de Modulacao por Espalhamento Espectral

Os sistemas de comunicacao convencionais sao projectados para ocuparem a mınima largura debanda possıvel. Por exemplo, a largura de banda necessaria para transmitir um sinal de uma fonteanalogica e o dobro da largura dessa mesma fonte quando e usada a modulacao de amplitude combanda lateral dupla (DSB). Para uma fonte digital, a banda requerida e da mesma ordem da taxade sımbolos da fonte, dependendo do tipo de modulacao utilizada (PSK, FSK, ASK).

Nos sistemas de comunicacao SS, a largura de banda ocupada assume geralmente varias ordens degrandeza da ocupada pelo sinal de informacao a transmitir (10 a 1 milhao de vezes correspondentea ganhos de processamento de 10 dB a 60 dB).

Um sistema de comunicacao e considerado de espalhamento espectral se satisfizer as duas seguintescondicoes [8]:

1. A largura de banda do sinal transmitido e superior a largura de banda mınima requerida paratransmitir o sinal de informacao;

2. O espalhamento espectral e conseguido a custa de um codigo (funcao) independente da mensa-gem. Esse codigo e conhecido pelo receptor permitindo a recuperacao da mensagem original.

Repare-se que apesar de modulacoes como o WBFM (Wide Band Frequency Modulation e o PCM(Pulse Code Modulation) obedecerem ao primeiro criterio, nao podem ser consideradas modulacoesde espalhamento espectral ja que as larguras de banda ocupadas por estes dependem da mensagemtransmitida.

1Na ausencia de melhor termo, ‘desespalhar” sera usado para representar o termo em ingles despread.

2.3 Metodos de Espalhamento Espectral 6

2.2.1 Base teorica das modulacoes de espalhamento espectral

A base teorica da tecnologia SS foi expressa por Claude E. Shannon em 1948 atraves do seu celebreartigo “A mathematical theory of communication” [9]. Uma das relacoes importantes estabelecidaspor este e a expressao para a capacidade de um canal AWGN (Aditive White Gaussian Noise):

C = W log2

(1 +

S

N

)(2.1)

onde,

• C e a capacidade do canal em bit/s;

• W e a largura de banda em Hz;

• SN e a relacao de potencias sinal-ruıdo;

A relacao 2.1 evidencia a capacidade de um canal de comunicacoes transmitir informacao isenta deerros para uma dada relacao S

N e largura de banda W . Como em geral a potencia de ruıdo, N , estafora de controlo, as solucoes para se obter determinada taxa de dados passam por alterar a potenciado sinal, S, e/ou alterar a largura de banda, W , por este ocupada. Devido a relacao logarıtmica, oaumento da potencia do sinal e muitas vezes inviavel. Contudo, se as regulamentacoes do espectrode frequencias o permitirem, W pode ser expandido por forma a comportar a taxa de informacaodesejada.

Os sistemas de espalhamento espectral operam com larguras de banda elevadas e valores de SN

tipicamente baixos, em geral menores que 0 dB. Assim podemos simplificar a expressao 2.1:

C

W=

ln(1 + S

N

)ln 2

= 1,44 ln(

1 +S

N

)≈ 1,44

S

N, (2.2)

ja que,

ln(

1 +S

N

)=

S

N− 1

2

(S

N

)2

+13

(S

N

)3

− 14

(S

N

)4

+ · · · , −1 <S

N≤ 1 (2.3)

e como SN assume valores proximos de zero e inferiores a unidade, a serie pode ser aproximada

apenas pelo seu primeiro termo.

Pela expressao 2.2 claramente se constata que para qualquer relacao sinal-ruıdo e possıvel transmitirinformacao a taxa R escolhendo adequadamente a largura de banda W . Por exemplo, se a taxade sımbolos for 32 kbps, a operacao com relacoes S

N = −30 dB e possıvel por espalhamento dosinal sobre uma largura de banda de 22 MHz. O uso de uma largura de banda muito maior quea ocupada pelo sinal de dados permite manter a capacidade do canal sem aumentar a potencia dotransmissor.

2.3 Metodos de Espalhamento Espectral

Existem varios metodos para se conseguir o espalhamento de espectro. Dependendo do metodo, ossistemas SS podem ser classificados em:

1. Sequencia Directa ou pseudo-ruıdo (Direct Sequence —DS);


2. Salto em Frequencia (Frequency Hopping — FH);

3. Salto Temporal ou no Tempo (Time Hopping — TH);

4. “Chirp”;

5. Metodos Hıbridos (quando sao empregues dois ou mais metodos de espalhamento simultane-amente).

2.3.1 Espalhamento de Espectro por Sequencia Directa

O espalhamento de espectro por sequencia directa ou Direct Sequence Spread Spectrum — DSSS,consiste na combinacao do sinal de dados com uma sequencia pseudo-aleatoria (tambem designadapor sequencia PN, de pseudo-noise) usando a operacao multiplicacao quando os sinais assumem osvalores +1,−1 ou a operacao ou-exclusivo (adicao modulo-2) quando assumem os valores 0, 1.Saliente-se que o isomorfismo (0, 1,⊕) ↔ (+1,−1,×) e verificado. Na figura 2.1 e mostrada acombinacao de um sinal de dados, b(t), com uma sequencia PN, c(t), de comprimento N = 7. Oresultado dessa combinacao e aplicado a um modulador de fase (PSK) que desloca o espectro paraa banda a ser enviada para o canal.

+1

+1

+1

-1

-1

1/Rb

b(t)

c(t)

-1

1/Rc

b(t)c(t)

c(t)

b(t) Fonte dedados

+1, -1

Gerador desequências

PN+1, -1

Osciladorlocal

πcos (2 fc t)

πb(t)c(t)cos(2 fc t)

Sinal DSSS

Figura 2.1: Espalhamento de espectro por sequencia directa.

A forma vulgar de criar sequencias PN e atraves de um registo de deslocamento (shift-register)com uma configuracao de realimentacao apropriada. As sequencias geradas desta forma possuempropriedades interessantes, destacando-se a sua semelhanca com sinais de ruıdo e as suas proprieda-des de autocorrelacao (possuındo um valor de autocorrelacao bastante distinto quando a sequenciaesta alinhada com uma replica sua). O estudo detalhado destas sequencias pode ser encontradoem [10][11].

A taxa de transicao da sequencia PN, tambem designada por taxa de chip (Rc), e mais elevadaque a taxa de sımbolos do sinal de dados (Rb). Desta forma o espectro do sinal modulador eespalhado por uma banda maior do que a banda ocupada inicialmente, provocando uma reducaoda sua densidade espectral de potencia, mas mantendo a mesma potencia total.

No receptor, o sinal recebido e multiplicado novamente pela mesma sequencia PN gerada localmentee sincronizada com a do emissor. Como a operacao de espalhamento (multiplicacao) e efectuadaduas vezes sobre o mesmo sinal de dados, este e recuperado no receptor. Repare-se que a operacao deespalhamento e igual a operacao inversa (desespalhamento). Como consequencia, um eventual sinalinterferente sobreposto ao sinal DSSS sera espalhado previamente a deteccao de dados, reduzindoos efeitos dessa interferencia. Esta situacao esta ilustrada na figura 2.2.

O principal problema associado aos sistemas de espalhamento de espectro por sequencia directa e ochamado near-far effect, exibido na figura 2.3. Este efeito verifica-se quando um emissor interferente


ruído

ReceptorDSSS

Interferência + ruído

Sinal

Interferência de

pretendidoSinal

Interferência e ruídoespalhados

pré-detecçãoFiltro de

EmissorDSSS

banda estreita

Figura 2.2: Conceito de DSSS antes e apos espalhamento.

situa-se bastante mais proximo que o emissor cujo sinal se pretende receber. Apesar da correlacaocruzada entre os codigos A e B ser baixa, a correlacao entre o sinal recebido do emissor interferentee o codigo A podera ser maior do que a a correlacao entre o sinal recebido do emissor pretendido eo mesmo codigo A. Significa isto que o ganho de processamento do receptor (numericamente igualao comprimento do codigo A) nao e suficiente para contrariar a elevada densidade espectral depotencia do sinal interferente face ao pretendido, resultando numa perda de dados.

Emissorinterferente(código B)

(código A)Receptor

Emissorpretendido(código A)

Figura 2.3: Ilustracao do near-far effect.

Uma das formas de resolver este problema e implementar um controlo em malha fechada da potenciadas estacoes emissoras de modo a que os sinais presentes no receptor tenham potencias aproxima-damente iguais. No sistema de telefonia celular IS-95 da QUALCOMM, a diferenca de potenciasdos sinais recebidos e mantida a ±1 dB por accao do seu sistema de controlo de potencia [12].

2.3.2 Espalhamento de Espectro por Saltos em Frequencia

A tecnica de espalhamento por saltos em frequencia ou Frequency Hopping Spread Sprectrum —FHSS e similar a tecnica de sequencia directa, so que neste caso o sinal de dados e modulado emfrequencia antes de ser misturado com o sintetizador de frequencia. A frequencia deste sintetizadore controlada pela saıda de um gerador de sequencias pseudo-aleatorias, tal como e revelado nafigura 2.4. A desmodulacao e conseguida usando passos similares ao caso do DSSS.


Passa-BandaFiltro

Gerador decódigo PN

Fonte deDados

Potência

Tempo

Frequência

ModuladorFSK

deSintetizador

Frequência

Figura 2.4: Espalhamento de espectro por saltos em frequencia.

Existem duas variantes deste metodo:

• Slow Frequency Hopping (SFH): caso em que um ou mais bits sao transmitidos por salto defrequencia. Esta variante permite a deteccao coerente dos dados. No entanto, e forcosa autilizacao de codigos correctores de erros, pois se houver jamming numa das frequencias desalto, havera perda de um ou mais bits.

• Fast Frequency Hopping (FFH): nesta variante, um bit e dividido por varios saltos, nao sendonecessario recorrer a tecnicas de correccao de erros, ja que existe diversidade em frequencia.Neste caso nao e possıvel a deteccao coerente.

Os sistemas por salto em frequencia exigem sintetizadores de frequencia capazes de efectuar rapidastransicoes de frequencia com tempos de estabelecimento curtos. Actualmente estas exigencias saoplenamente satisfeitas se se usarem sintetizadores baseados em tecnicas de sıntese digital directa(DDS) [13][14].

2.3.3 Espalhamento de Espectro por Saltos no Tempo

Esta forma de espalhamento (Time Hopping Spread Spectrum — THSS) e uma forma de modulacaode impulsos utilizando uma sequencia PN para controlar a posicao do impulso dentro de uma janelatemporal. Varios sistemas podem partilhar o mesmo canal, funcionando como uma especie desistema TDMA. O THSS e o sistema mais vulneravel a interferencias, sendo frequentemente usadoem conjunto com o FHSS.

2.3.4 Espalhamento de Espectro por “Chirp” de Frequencias

O metodo chirp usa um sistema de FM de banda larga no qual a portadora“varre” linearmente umaelevada gama de frequencias, desde uma frequencia inicial ate uma frequencia final a determinadataxa (sweep rate). Se pudesse ser escutado, o sinal assemelhar-se-ia a um “chilrear” de um passaro(bird’s chirp).

O receptor faz uso da propriedade na qual diferentes frequencias sofrem diferentes atrasos quandoatravessam um filtro (de fase nao-linear). Enquanto este efeito e habitualmente minimizado no

2.4 Acesso Multiplo por Divisao de Codigo - CDMA 10

projecto de filtros, ele e usado em receptores associados a este metodo de espalhamento paraprovocar a compressao energetica sinal de chirp num unico impulso, enquanto que a energia relativaa interferencia e inalterada. Este tipo de filtros sao vulgarmente referidos por linhas de atrasodispersivas [15].

2.3.5 Espalhamento de Espectro por Metodos Hıbridos

Existe tambem a possibilidade de combinar os dois primeiros metodos formando o sistema hıbridoDS/FH. Estes sistemas sao projectados de modo a acomodar um numero maior de utilizadores e agarantir maior imunidade a interferencias bem como uma privacidade muito superior.

2.4 Acesso Multiplo por Divisao de Codigo - CDMA

Nos sistemas de espalhamento espectral, em particular os de sequencia directa (DS), os sinaisemitidos para o canal possuem baixa densidade espectral de potencia, assemelhando-se a ruıdoquando processados por um receptor convencional (de banda estreita) e normalmente causam poucainterferencia as comunicacoes de banda estreita que ocorram na mesma frequencia.

Quando dois ou mais sinais DS partilham a mesma frequencia e inevitavel a ocorrencia de interfe-rencia mutua ou crosstalk, a qual nao e desastrosa como acontece nas emissoes de banda estreita.A interferencia mutua e tanto menor quanto mais baixos forem os valores de correlacao cruzadaentre as sequencias PN utilizadas. De entre as sequencias PN com baixos valores de correlacaopodem-se salientar as sequencias Gold e Kasami [16].

Como resultado do exposto anteriormente, varios sinais DSSS podem partilhar o mesmo meio seminterferencia mutua severa e o desempenho deste sistema de comunicacoes degrada-se de formasuave com o aumento do numero de utilizadores. Este metodo de acesso designa-se por CDMA(Code Division Multiple Acess) e e actualmente uma das aplicacoes mais importantes dos sistemasde espalhamento espectral, sendo abordado em numerosas publicacoes das quais destacam-se [1]e [17]. Nestas duas, em particular, e feita a demonstracao de como um sistema celular usandoCDMA pode suportar um numero de utilizadores superior aos metodos habituais (FDMA e TDMA).Este aumento de capacidade pode mesmo chegar a uma dezena de vezes.

Capıtulo 3

Fundamentos de Radio Digital

A medida que os avancos da tecnologia disponibilizam hardware digital mais rapido e mais barato,cada vez mais funcoes de um receptor de radio, tradicionalmente analogicas, estao a ser substituıdaspor software ou hardware digital. O derradeiro objectivo da concepcao de um receptor e digitalizardirectamente o sinal de radio-frequencia presente a saıda da antena e deste modo realizar todas asfuncoes em software e/ou hardware digital. A tendencia no projecto de receptores esta a evoluirem direccao a esse objectivo, sendo a etapa de digitalizacao cada vez mais proxima da antena,para frequencias e larguras de banda cada vez mais elevadas. Receptores que usem digitalizacaonas etapas de radio-frequencia (RF), frequencia intermedia (IF) ou banda base (BB) e em que otratamento sobre os dados resultantes seja efectuado usando tecnicas de processamento digital desinal, sao designados por receptores digitais ou software radios [18].

Existe um forte interesse em substituir hardware analogico por processamento digital de sinal emreceptores de radio por varias razoes. A primeira razao prende-se com a reducao potencial dotempo de desenvolvimento do produto, ja que as alteracoes deste podem ser implementadas emsoftware em vez de hardware. A tecnologia digital pode oferecer desempenhos proximos do teoricona implementacao de funcoes de processamento de sinal. A repetibilidade e estabilidade com a tem-peratura sao substancialmente melhores e, em geral, o envelhecimento dos sistemas nao degrada oseu desempenho. Funcoes que nao sao realizaveis com hardware analogico podem ser implementa-das em software, como o caso de filtros com resposta impulsional finita (FIR), que simultaneamentedetem pendentes abruptas e fases lineares. Outra vantagem relaciona-se com o facto das funcoesde processamento implementadas digitalmente nao requererem a vulgar afinacao tipicamente ne-cessaria em realizacoes analogicas. Receptores multifuncao podem ser concebidos para permitira recepcao de diferentes tipos de modulacao e larguras de banda por simples reconfiguracao dosoftware que os controla. O benefıcio final e a reducao do custo de producao e uma maior relacaodesempenho/custo.

Entre as desvantagens deste tipo de receptores pode destacar-se a dificuldade de dispor de dispo-sitivos, como conversores analogico-digital (ADCs) e processadores digitais de sinal (DSPs), queoperem a velocidades elevadas e que disponham da capacidade de processamento suficiente. Exis-te ainda algum grau de sincronizacao necessario entre os diversos subsistemas que podera trazerdificuldades adicionais de implementacao.

Nas seccoes seguintes serao discutidos os requisitos, limitacoes praticas e potenciais problemasrelacionados com os componentes principais de um receptor digital: os conversores analogico-digitale os dispositivos de processamento digital de sinal.

11

3.1 Conversores Analogico-digitais 12

3.1 Conversores Analogico-digitais

O conversor A/D e um dos componentes fundamentais em qualquer receptor que use digitalizacaodo sinal de RF ou do sinal apos conversao previa para uma frequencia intermedia (IF).

3.1.1 Efeitos do Ruıdo de Quantizacao, Distorcao e Ruıdo do Receptor

Esta seccao estabelece as relacoes entre ruıdo de quantizacao, distorcao harmonica, e ruıdo dosistema receptor.

Os ADCs mais vulgares usam quantizacao uniforme. Nesta, as diferencas de tensao entre cada umdos nıveis de quantizacao (passo de quantizacao) sao iguais. Existem outros metodos de quantizacaodos quais se destacam a quantizacao logarıtmica (lei-A e lei-µ) e a quantizacao adaptativa, metodosactualmente empregues em codificacao de fonte.

No processo de quantizacao, o sinal analogico nao pode ser exactamente representado por umnumero finito de valores discretos. Por tal, e introduzido um erro no sinal quantizado, cujo valore a diferenca entre o sinal analogico o sinal quantizado. Estatisticamente, o sinal de erro tem umadistribuicao aproximadamente uniformemente dentro de um nıvel de quantizacao. Usando estepressuposto, a potencia do ruıdo de quantizacao e:

Pq =q2

12R(3.1)

onde q e o passo de quantizacao e R a resistencia de entrada do conversor [19].

Se o sinal de entrada for periodico, o sinal de erro tambem o sera, o qual contera harmonicos dascomponentes frequenciais do sinal de entrada - esta e a chamada distorcao harmonica. Alem disto,harmonicos que se situem acima de fs/2 irao ser rebatidos para a regiao 0 < f < fs/2 devido aoaliasing. Esta distorcao harmonica originada pelo processo de quantizacao e altamente indesejavelem receptores de radio; torna-se difıcil, senao impossıvel, distinguir os harmonicos de componentesdo proprio sinal de entrada. A tecnica de dithering e frequentemente usada para reduzir a distorcaoharmonica.

Dithering e o metodo de tornar aleatorio o sinal de erro de quantizacao por adicao de um sinalde ruıdo termico de banda larga na entrada do ADC [20]. Isto pode ser alcancado pela soma dosinal de saıda de um dıodo de ruıdo com o sinal de entrada do conversor. Outro metodo consistena colocacao de um amplificador a montante do conversor e aumentar o ganho por forma a elevaro ruıdo do receptor a um nıvel que minimize as respostas espurias do ADC. A adicao deste sinalde dithering espalha a energia concentrada nos harmonicos referidos anteriormente, diminuindo aamplitude das componentes espurias.

A desvantagem em adicionar ruıdo de banda larga a entrada do conversor e que a relacao sinal-ruıdo (SNR) deste e degradada. O grau de degradacao depende da quantidade de potencia de ruıdointroduzida, que em geral e igual ao ruıdo de quantizacao, reduzindo o valor de SNR em 3 dB.

Existem duas tecnicas para prevenir a degradacao do SNR provocada pelo dithering. Na primeira,e usado um filtro para limitar a banda do ruıdo introduzido a frequencias fora da banda de recepcaoe assim, dentro desta o SNR nao e degradado. A outra tecnica e chamada de subtractive ditheringcujo esquema esta representado na figura 3.1.

Um gerador de ruıdo pseudo-aleatorio (PN) e usado para gerar o sinal de dithering. A saıda digitaldo gerador PN e convertida para um sinal analogico por um conversor D/A, cujo sinal de saıda


DACGerador

PN

SaídaDigitalanalógica

Entrada

ADC

Figura 3.1: Diagrama de blocos da tecnica subtractive dithering.

e adicionado a entrada do ADC. A saıda digital do gerador PN e posteriormente retirada dasamostras de saıda do ADC, preservando o valor de SNR [21].

Um exemplo de aplicacao de dithering e apresentado a seguir.

Seja um conversor A/D de 8-bit de resolucao e 2 V de gama de fim de escala (Full Scale Range— FSR). Este conversor possui um passo de quantizacao dado por q = FSR/28 = 7,8 mV. Paradeterminar a potencia do ruıdo de quantizacao, a resistencia de entrada efectiva do ADC deve serconhecida. Em geral a impedancia de entrada dos ADCs nao e bem especificada e e normalmenteelevada quando comparada com os valores habitualmente usados em componentes de RF (50 Ω).Para estabelecer um valor bem determinado da resistencia de entrada e simultaneamente efectuaro adequada adaptacao de impedancias com a seccao de RF ou IF, e pratica corrente colocar emparalelo com a entrada do ADC uma carga resistiva de valor igual a impedancia de saıda do circuitoa montante. Assumindo entao que a resistencia de entrada efectiva e R = 50Ω, a potencia do ruıdode quantizacao equivale a −40 dBm. Para um receptor de banda limitada, a potencia do ruıdodeste (Prn) pode ser calculada a partir da potencia do ruıdo termico presente na banda de recepcao(B) e pela figura de ruıdo (NF) de acordo com a seguinte expressao1:

Prn = −174 dBm + 10 log10 B + NF(dB) (3.2)

Para um receptor com B = 10 MHz e NF = 4 dB, a potencia de ruıdo e −100 dBm. Destemodo, seria necessario um ganho de 60 dB para elevar o ruıdo do receptor para o nıvel do ruıdode quantizacao. Para um ADC de maior resolucao, este ganho sera menor. O ganho pode aindaser mais reduzido se a largura de banda e figura de ruıdo do receptor forem superiores. Contudo,para as combinacoes praticas de receptores e ADCs, um amplificador com controlo automatico deganho (AGC) colocado a montante do ADC e desejavel. Este amplificador e projectado para quePrn iguale Pq para sinais de RF de baixa amplitude e que o sinal a entrada do ADC nao exceda aFSR deste para sinais de elevada amplitude.

3.1.2 Especificacoes Importantes nos ADCs

Nesta seccao e especificada a relacao sinal-ruıdo em conversores A/D provocada pelo ruıdo dequantizacao e jitter de abertura.

1A constante −174 dBm resulta do produto kT , onde k e a constante de Boltzman (1,38×1023 J/K) e T e atemperatura absoluta do sistema (tipicamente 290 K).


Especificacao de Relacao Sinal-Ruıdo Teorica

O valor maximo teorico de SNR para um conversor A/D de b-bit e geralmente assumido ser 6b(dB), onde b representa o numero de bit de resolucao. Uma expressao mais exacta para o valormaximo teorico possıvel de SNR pode ser derivada a partir de alguns pressupostos acerca do ruıdoe do sinal de entrada. Em primeiro lugar, e assumido que o ruıdo presente e devido apenas aoruıdo de quantizacao, sendo a sua amplitude uma variavel uniformemente distribuıda sobre umnıvel de quantizacao. Assumindo tambem um sinal de entrada sinusoidal com amplitude igual aovalor de fim de escala do conversor (Full Scale Range — FSR), o valor teorico maximo do SNRdevido apenas ao ruıdo de quantizacao (SNRq) e entao dado por [19][22][23]:

SNRq = 6,02b + 1, 76 + 10 log10

(fs

2fmax

)(dB) (3.3)

onde fs e a frequencia de amostragem, fmax e a maxima frequencia contida no sinal de entrada eo ultimo termo e por vezes referido como ganho de processamento. Repare-se que a expressao 3.3aproxima-se de 6b quando fs = 2fmax. Se o sinal de entrada for do tipo passa-banda com largurade banda B, fmax devera ser substituıdo por B nesta expressao.

Na expressao anterior deve ser salientado o aumento de SNRq verificado com a relacao fs/2fmax.Este efeito pode ser justificado pelo facto que, sendo a potencia do ruıdo de quantizacao umaquantidade fixa e independente da largura de banda (Pq = q2/12R), a medida que fs aumenta, esseruıdo e distribuıdo por uma banda superior, baixando a sua densidade espectral. Como resultado,o ruıdo presente na banda de interesse (f < fmax) vem diminuıdo, melhorando efectivamente arelacao sinal-ruıdo. Este fenomeno esta ilustrado na figura 3.2

fs = 2fmax

G(f)

ffs / 2

G(f)

f

fs >> 2fmax

fmax

Pq = q / 12R2

Pq = q / 12R2

fmax = fs / 2

Figura 3.2: Efeito da sobreamostragem na densidade espectral do ruıdo de quantizacao, G(f).

A accao da sobreamostragem e por vezes usada para obter um valor de SNR superior ao queinicialmente parece ser possıvel: um conversor A/D de 8-bit a operar a taxa de conversao de20 Msps, por exemplo, pode obter valores maximos de SNR de 68 dB em vez de 48 dB para sinaisde 100 kHz de banda, usando filtragem digital adequada.


Alem de estar limitado pelo tamanho do passo de quantizacao (ou seja, a resolucao), o SNR doADC e igualmente degradado pelo jitter de abertura (aperture jitter). O jitter de abertura e avariacao temporal do instante exacto de amostragem. Este jitter e causado externamente pelo jitterdo sinal de relogio de amostragem e internamente pelo circuito de sample-and-hold (SHA) que naocomuta em intervalos de tempo exactamente iguais. Este jitter de abertura provoca modulacaode fase do sinal amostrado, resultando numa componente de ruıdo adicional [22]. A frequenciamaxima de entrada estara entao limitada pelo efeito deste jitter ja que o SNR devido somente aojitter de abertura (SNRj) degrada-se em funcao do aumento da frequencia, tal como e expresso naseguinte relacao:

SNRj = 20 log10

(1

2πfmaxta

)(dB) (3.4)

na qual ta e o jitter de abertura do ADC.

O conversor usado neste projecto (AD9058 da Analog Devices) possuı um ta de 10 ps (rms) e nasituacao em que se pretende amostrar um sinal com 150 kHz de banda, centrado numa portadorade 6 MHz, a taxa de 20 Msps, os valores de SNRq e SNRj assumem o mesmo valor de 68 dB. Estasituacao esta representada na figura 3.3.

100

101

102

40

45

50

55

60

65

70

75

80

85

SNRq

SNRj

SNRadc

SN

R

f (MHz)

Figura 3.3: Comportamento da relacao sinal-ruıdo global, SNRadc, para um ADC de 8-bit comta = 10 ps e para B = 150 kHz.

A relacao sinal-ruıdo global do ADC, SNRadc, e facilmente obtida pelas outras duas relacoes atravesde:

SNRadc = 10 log10

(10−

SNRq10 + 10−

SNRj10

)(dB) (3.5)

Se se aumentar o valor da frequencia da portadora, SNRadc, comeca a ser dominado pelo SNRj.Existem, no entanto, conversores com valores bastante mais baixos de ta: 0,7 ps (rms) para oAD9042.


3.1.3 Metodos de Conversao Analogico-Digital

Actualmente existem muitos metodos para realizar a conversao analogica-digital. Entre estes, seradado destaque aos que sao adequados para a digitalizacao de sinais de IF ou RF, que sao em geral,os que dispoem de taxas de conversao elevadas [24].

Conversores paralelos

O conversor A/D paralelo (tambem designado por flash ADC) e usado em aplicacoes que requerema digitalizacao mais rapida possıvel. No actual “estado-da-arte” podemos facilmente encontrartaxas de conversao de 500–1000 Msps para conversores de 8-bit. Este tipo de conversores usaum banco de 2b − 1 comparadores de tensao em paralelo, onde b representa o numero de bit doADC. O sinal analogico de entrada e aplicado a uma das entradas de todos os comparadores,enquanto que nas restantes entradas estao presentes as tensoes de referencia correspondentes aos2b − 1 nıveis de quantizacao. O valor (logico) de saıda de determinado comparador dependerada relacao entre o valor do sinal de entrada e do valor da tensao de referencia desse comparador.Estas saıdas sao combinadas por um descodificador digital de grande velocidade, produzindo apalavra digital do ADC num dos formatos mais comuns: offset binario ou complemento paradois [25]. Desde modo, a conversao e efectuada em dois passos apenas - comparacao de tensoes edescodificacao - fazendo desta tecnica a mais rapida entre as varias existentes. A maior limitacaodeste tipo de conversores e o largo numero de comparadores exigidos: 2b − 1 para um conversor deb-bit. Por esta razao, conversores paralelos para resolucoes superiores a 8-bit sao muito raros, naoestando disponıveis no mercado. A fraca linearidade e elevada potencia dissipada sao ainda outrascaracterıstica desvantajosas.

Conversores Subranging

Outra tecnica usada para realizar ADCs de elevada velocidade combina dois ADCs de b-bit (usu-almente do tipo paralelo) para produzir um conversor com 2b-bit de resolucao, reduzindo substan-cialmente o numero de comparadores necessarios. Como exemplo, dois conversores de 6-bit podemser combinados para formar um ADC de 12-bit. Nesta tecnica, o primeiro conversor digitaliza osinal analogico de entrada, sendo a saıda reconvertida num sinal analogico atraves de um DACincorporado no circuito. Este sinal e de seguida subtraıdo ao sinal analogico de entrada original,sendo produzido um sinal diferenca. Este sinal diferenca e entao amplificado e digitalizado pelosegundo conversor A/D. As saıdas de ambos os conversores sao combinadas produzindo uma saıdade 12-bit que representa o sinal de entrada [24]. Este tipo de conversor e denominado two-stagesubranging ADC e tem-se tornado bastante popular ja que consegue conciliar elevada resolucaocom elevadas taxas de conversao.

Conversores Σ∆

Um tipo relativamente novo de tecnologia de conversores tem-se tornado cada vez mais econo-micamente viavel dadas as evolucoes verificadas no VLSI digital. Trata-se dos conversores Σ∆(sigma-delta) em que 90% da area de silıcio ocupada por estes e puramente digital, permitindo asua facil integracao na mesma pastilha de, por exemplo, um DSP.

O conversor Σ∆ mais basico e o de primeira ordem, o qual esta representado na figura 3.4. Aordem do conversor e determinada pelo numero de integradores que constituem o modulador Σ∆.


Modulador Σ∆

+

-

Entrada

DAC

(1-bit)

(Quantizador de 1-bit)

Saída

b

Filtro digitale

Decimador

Comparador

Integrador

Figura 3.4: Conversor Σ∆ de primeira ordem.

Este conversor e composto por um modulador Σ∆ , um filtro digital e um decimador e o seufuncionamento baseia-se nos efeitos de sobreamostragem. Conversores Σ∆ usam um quantizadorde muito baixa resolucao (tipicamente de 1-bit) amostrando o sinal de entrada a uma taxa muitosuperior a 2fmax. Como se referiu anteriormente, a utilizacao de taxas de amostragem superiores a2fmax melhora o SNR do ADC porque o ruıdo de quantizacao, que e uma quantidade fixa, e dispersopor uma largura de banda cada vez maior a medida que fs aumenta para alem de 2fmax. Estamelhoria no SNR devido a sobreamostragem faz com que o quantizador aparente uma resolucaomuito superior. Este aumento de resolucao aparente pode ser quantificado pela quantidade ENOB(Effective Number Of Bits), que e expressa por:

ENOB =SNR − 1,76 dB

6,02 dB(3.6)

Esta equacao mostra que o SNR tem de aumentar aproximadamente 6 dB de modo que o ENOBaumente de 1 bit. Como se verificou em 3.3, a relacao fs/2fmax deve aumentar quatro vezes paraque o valor de SNR seja aumentado em 6 dB. Posto isto, para se alcancar 12-bit de ENOB usandoum quantizador de 1 bit, e necessaria uma taxa de amostragem de cerca de 4 milhoes de vezessuperior a 2fmax. Obviamente que isto e muito pouco pratico e os conversores Σ∆ deverao usaroutras tecnicas conjuntamente com sobreamostragem.

Um outro componente chave em conversores Σ∆ e o integrador localizado a montante do quan-tizador. Este integrador actua como um filtro passa-baixo para o sinal a digitalizar (contendofrequencias abaixo de fmax) e como um filtro passa-alto para o ruıdo de quantizacao do ADC. Estecomportamento altera a distribuicao deste ruıdo ao longo da banda (que normalmente e uniformeentre 0 e fs/2), deslocando-o para frequencias acima de fmax e reduzindo substancialmente a suapresenca na banda de interesse. Este processo e denominado por noise shaping e o seu efeito estaexposto figura 3.5.

O efeito de noise shaping permite obter o ENOB desejado com um grau de sobreamostragem muitoinferior ao previsto por 3.3 e 3.6. Este efeito e tanto maior quanto maior for a ordem do conversorΣ∆, podendo no entanto, existir problemas de instabilidade para ordens superiores a dois.

O sinal binario de saıda do modulador e posteriormente processado por um filtro de digital FIRpassa-baixo cuja finalidade e: reduzir o ruıdo de quantizacao acima de fmax e prevenir aliasingquando o sinal for decimado. Este filtro e normalmente constituıdo por um numero muito elevadode coeficientes: o conversor Σ∆ AD7721 da Analog Devices usa dois filtros FIR, um com 128 eoutro com 83 coeficientes [26].


f

f

fs >> 2fmax

fmax

fmax

G(f)fs >> 2fmax

Ruído de quantização comnoise shaping

Ruído de quantização semnoise shaping

G(f)

fs / 2

fs / 2

Figura 3.5: Noise shaping em conversores Σ∆.

A decimacao e um processo de reducao do debito de dados por reamostragem do sinal discreto auma taxa inferior. Este passo de decimacao e bastante importante ja que reduz a taxa excessivade amostras criadas pela sobreamostragem para um valor ligeiramente superior a 2fmax.

O conversor Σ∆ aqui descrito esta projectado para operar em sinais de banda base, isto e, sinais quecontem frequencias no intervalo [0; fmax[. Uma variante muito recente destes ADCs, o conversorΣ∆ passa-banda evidencia um grande potencial para aplicacoes em receptores com digitalizacao deIF. A arquitectura deste conversor e identica a dos tradicionais Σ∆ excepto que os integradores saosubstituıdos por filtros passa-banda e o filtro digital final e agora tambem deste tipo. A utilizacaodos filtros passa-banda em vez de integradores desloca o ruıdo de quantizacao simultaneamentepara cima e para baixo da banda de interesse, disponibilizando uma regiao passa-banda de baixoruıdo de quantizacao. Os conversores Σ∆ passa-banda sao actualmente um topico de investigacaomuito promissor [27]. No futuro podera ser possıvel obter conversores com os coeficientes do filtroprogramaveis pelo utilizador, permitindo modificar a banda passante do receptor em funcionamento,em funcao das caracterısticas do sinal recebido e da interferencia!

O ADC Σ∆ possui um grupo de vantagens face aos tipos mais tradicionais. Devido a taxa deamostragem muito elevada, os requisitos para os filtros anti-aliasing podem ser relaxados. Adicio-nalmente, a utilizacao de quantizadores de apenas 1-bit incrementa a linearidade do conversor. Aprincipal desvantagem destes conversores e ainda estarem limitados a sinais com larguras de bandainferiores a 300 kHz, apesar de actualmente existir tecnologia que permita realizar ADCs Σ∆ com16-bit de resolucao e uma taxa de amostragem efectiva de 10–20 Msps.

3.1.4 Desempenho vs. Taxa de Conversao

O desempenho de conversores A/D continua a melhorar a um ritmo elevado. Em aplicacoes dereceptores digitais sao desejados dispositivos simultaneamente com taxas de conversao elevadas eelevado desempenho. Infelizmente, existe um compromisso entre estes dois requisitos. Como regrageral, embora nem sempre verdadeira, quanto melhor o desempenho do conversor, menor sera asua taxa de amostragem. O objectivo da digitalizacao directa de RF e uma das forcas que tem

3.2 Requisitos e Limitacoes do Processamento Digital de Sinal 19

acelerado o desenvolvimento de conversores para nıveis de qualidade e velocidade superiores; ososciloscopios digitais (Digital Sampling Oscilloscope — DSO) sao outro exemplo de aplicacoes queencorajam este desenvolvimento.

O entrelacamento (interleaving) e uma tecnica comum empregue para aumentar a taxa de amos-tragem alem das capacidades de um unico ADC. Esta tecnica, usada extensivamente em DSOs,utiliza multiplos conversores cujos relogios de conversao estao esfasados temporalmente de umaquantidade determinada pela divisao entre o tempo de conversao e o numero de conversores.

Exemplos da tecnologia actual de ADCs de alta velocidade sao apresentados na tabela 3.1, a qualmostra a maxima taxa de conversao para varias resolucoes.

Resolucao (bit) Taxa de conversao (Msps) Fabricante6 4000 Rockwell International8 1000 Signal Processing Technology8 2000∗ Hewlett-Packard12 50 Hughes Aircraft14 24 Hughes Aircraft18 10 Hewlett-Packard

∗ 8000 Msps com entrelacamento

Tabela 3.1: Exemplos da tecnologia actual de conversores A/D.

3.2 Requisitos e Limitacoes do Processamento Digital de Sinal

Alem dos ADCs, o processamento digital de sinal (DSP) e outro elemento chave em receptores comdigitalizacao de RF ou IF. A porcao de tempo necessario para a execucao dos diversos algoritmos deprocessamento de sinal e de importancia crıtica nestes receptores. Este tempo e funcao da largurade banda do sinal, velocidade do processador e do numero e complexidade dos algoritmos necessa-rios para desempenhar as funcoes de recepcao. Estas funcoes sao dependentes da aplicacao em sie incluem algumas ou mesmo todas das seguintes funcoes: conversao de frequencia (downconver-sion), filtragem, acesso multiplo, desmultiplexagem, desespalhamento de frequencia, desmodulacaosincronizacao, descodificacao de canal, decifracao e descodificacao de canal.

Dada a grande variedade de algoritmos possıveis em receptores, a abordagem das limitacoes doDSP e mais difıcil de efectuar que a de outros componentes (nomeadamente ADCs). Uma boadiscussao das questoes relacionadas com estas limitacoes e tratada em [28].

3.2.1 Processadores

Existem actualmente muitos processadores capazes de efectuar processamento de sinal. Estes va-riam substancialmente na velocidade de funcionamento, tamanho fısico, consumo de potencia ecusto. A velocidade e normalmente o parametro crıtico na seleccao do dispositivo, sendo a gamadinamica e a precisao aritmetica, outros factores importantes a ter em conta.

Um metodo comum usado para aumentar a velocidade total de processamento para alem da dis-ponibilizada por um unico processador e empregar multiplos processadores a operar em paralelo(sistemas de processamento paralelo). A medida que o numero de processadores a trabalhar emparalelo aumenta, velocidades de processamento mais elevadas podem ser obtidas recorrendo a umaumento de tamanho dos sistemas, a um consumo de potencia mais elevado e a custos superiores.


Muitas aplicacoes em receptores digitais requerem, contudo, sistemas com um unico processadorde pequeno tamanho e de custo reduzido. Estes processadores podem ser microprocessadores deuso geral (como o 80486 da Intel), processadores digitais de sinal (como o TMS320C40 da TexasInstruments ou o ADSP21060-SHARC da Analog Devices [29]) ou circuitos integrados dedicadosa algumas tarefas de processamento como os conversores de frequencia digitais HSP50016 da Har-ris Semiconductor [30] ou o STEL-2130A da Stanford Telecom [31]. O processador usado nesteprojecto, o STEL-2000A, e do tipo processador dedicado contendo inumeras funcoes de recepcao etransmissao. O seu funcionamento sera apresentado no capıtulo seguinte.

As operacoes em processamento de sinal podem ser efectuadas usando aritmetica de vırgula fixa(fixed-point) ou aritmetica de vırgula flutuante (floating-point) permitindo, esta ultima, a utilizacaode numeros com uma gama dinamica muito superior (aspecto importante no processamento desinais). Processadores que nao dispoem de hardware de vırgula flutuante podem realizar estaaritmetica em software, solucao que e tipicamente bastante mais lenta.

Dado que as operacoes em vırgula flutuante sao bastante importantes em processamento digital desinal, a velocidade dos processadores e vulgarmente especificada em termos de milhoes de operacoesde vırgula flutuante por segundo (MFLOPS). Este parametro permite nao so efectuar comparacoesde velocidade entre processadores como tambem o calculo do tempo requerido para executar certosalgoritmos. Alguns exemplos de velocidade de pico de processamento de varios tipos de processa-dores, desde os compostos por apenas um dispositivo ate supercomputadores, sao apresentados natabela 3.2.

Velocidade de N. de Plataforma Modelo e FabricanteProcessamento proc.

50 MFLOPS 1 DSP chip TMS320C40, Texas Instruments120 MFLOPS 1 DSP chip ADSP-21060/62, Analog Devices600 MFLOPS 1 Microprocessor DEC Alpha 21164/300800 MFLOPS 16 Workstation Sun Sparc 20006,5 GFLOPS 4 Supercomputer HP Convex C4/XA-432 GFLOPS 4 Supercomputer Hitachi S-3800/480184 GFLOPS 3680 Massively Parallel Intel Paragon XPS140

Computer

1,2 TFLOPS 16–2048 Scalable Massively Cray T3D [32]Parallel Computer

Tabela 3.2: Velocidades de pico de processamento de algumas plataformas.

Esta tabela faz apenas uma amostragem das capacidades existentes para realizar funcoes de pro-cessamento digital de sinal. Muitas outras plataformas de processamento existem com variadascapacidades, sendo esta uma das areas em desenvolvimento constante.

3.2.2 Operacao em Tempo Real

Para a maioria das aplicacoes de processamento de sinal em receptores, a operacao em tempo reale extremamente importante. Em muitos tipos de processamento, como o calculo da transformadarapida de Fourier (FFT), os dados sao partidos em blocos de comprimento finito, sendo o proces-samento efectuado sobre todo o bloco. Assumindo que o processamento e efectuado apenas porum DSP, a operacao em tempo real significa essencialmente que todas as tarefas de processamento


sobre um bloco de dados (incluindo quaisquer transferencias com dispositivos perifericos) e com-pletada antes da captura do proximo bloco de dados a ser processado. Este conceito e ilustrado nafigura 3.6

Bloco de dados 1 Bloco de dados 2

TempoProcessamento

dados 1

Processamentodo bloco de

dados 2do bloco de

Bloco de dados 3

Figura 3.6: Processamento em tempo real usando um unico processador.

Se o tempo de processamento for superior ao tempo de captura de um bloco, a aquisicao de dadostera de ser forcosamente interrompida ate que o processamento esteja concluıdo, sendo alguns dosdados de entrada perdidos. Dependendo da aplicacao e da quantidade de dados perdidos, estasituacao pode nao ser aceitavel. Este problema e minorado se forem empregues dois ou maisprocessadores operando cooperativamente. Esta tecnica e chamada de multiprocessamento e eusada com grande frequencia. Para ilustrar como o multiprocessamento pode aumentar a velocidadeglobal, considere-se agora o exemplo da figura 3.7, onde dois processadores operam sobre blocos dedados alternadamente.

Bloco de dados 1

Tempo


dados 2


dados 1


dados 3


dados 4

Processador 1

Processador 2

Bloco de dados 2 Bloco de dados 3 Bloco de dados 4

Figura 3.7: Processamento em tempo real usando dois processadores.

Os dados processados sao obtidos por comutacao igualmente alternada entre as saıdas dos processa-dores. Esta tecnica e por vezes denominada tecnica de ping-pong. No caso ilustrado pela figura 3.7,o tempo de processamento nao pode exceder o tempo de captura de dois blocos de forma a mantero funcionamento em tempo real. Esta tecnica pode ser alargada a mais processadores alcancandovelocidades de processamento ainda maiores.

3.2.3 Algoritmos

A discussao sobre algoritmos usados para implementar as funcoes de um receptor de radio e emgeral difıcil dada a ampla variedade de tipos de receptores assim como das varias formas de realizaressas funcoes. Os detalhes de potenciais algoritmos devotados a estas aplicacoes estao fora doambito desta tese, recomendando-se a consulta de [33] onde estes assuntos sao abordados mais empormenor.

Sera, no entanto, interessante analisar um algoritmo exemplo de modo a estabelecer a metodologiaque determina a relacao complexidade algorıtmica-potencial para operacao em tempo real. AFFT e um exemplo classico e muito vulgar deste genero de aplicacoes. Essencialmente, a FFTtransforma uma sequencia de amostras do sinal temporal recebido num conjunto de amostra nodomınio frequencial, permitindo o processamento directo sobre este ultimo.


Assumindo um sinal de banda limitada com a frequencia maxima de 5 MHz, a taxa de amostragemde Nyquist, fs, sera 10 Msps. Seja N = 1024 o comprimento do bloco de dados a processar (FFTsde 1024 pontos). Assim, o tempo necessario a aquisicao de um bloco de dados e N/fs = 102,4µs. O numero de operacoes de vırgula flutuante necessarias ao calculo de uma FFT de N pontospode ser estimada por N log2 N quando N e uma potencia de dois [34]. Como tal, sao requeridasaproximadamente 10240 operacoes de vırgula flutuante para uma FFT de 1024 pontos. Para seobter processamento em tempo real com um unico processador, a FFT deve ser calculada dentrodo perıodo de tempo para adquirir um bloco, ou seja, 102,4 µs. A velocidade de processamentomınima pode entao ser obtida a partir de:u

Velocidade do processador (FLOPS) >Numero de operacoes de vırgula flutuante

Tempo de captura de um bloco

Neste caso simplificado, a velocidade mınima e 100 MFLOPS. De salientar que neste exemplo naosao consideradas outras operacoes como o uso de janelas (windowing) ou o calculo de medias (ave-raging). A transferencia de dados entre perifericos (ADCs e memorias) e igualmente negligenciada.Atraves deste exemplo constata-se facilmente o poder de processamento exigido para este tipo deaplicacoes, sabendo que as funcoes de um receptor envolvem muito mais que o calculo de umasimples FFT. E em funcoes que tem que ser executadas a mais alta velocidade que os circuitosespecializados, como processadores de FFT e os conversores de frequencias digitais, entre outros,sao vantajosamente aplicados. Esta e, em parte, uma das razoes da opcao por um circuito dedicado(mas extremamente flexıvel) para realizacao deste transceptor.

Capıtulo 4

Processador de EspalhamentoEspectral de Sequencia Directa

Neste capıtulo sera efectuada a descricao do componente principal do transceptor de espalhamentoespectral.

O processador de espalhamento espectral e baseado num ASIC de muita alta integracao (VLSI)fabricado pela Stanford Telecom1. Este processador, o STEL-2000A [35], contem internamentetodas as funcoes necessarias a realizacao de um transceptor de espalhamento espectral de sequenciadirecta, com elevado grau de flexibilidade, dado o numero de funcoes programaveis. Este circuitointegrado apresenta uma arquitectura de radio digital, ja que ate as frequencias intermedias (IF)inclusive, todo o processamento e efectuado no domınio digital.

Apos uma descricao muito geral deste processador, serao focados mais em detalhe cada um dosseus blocos constituintes, sendo no final abordados os princıpios teoricos do seu funcionamento.

4.1 Descricao Geral

O elemento principal do sistema desenvolvido e o processador de espalhamento espectral de sequen-cia directa - o STEL-2000A. Este e um transceptor de espalhamento espectral programavel, consti-tuıdo apenas por um unico circuito integrado. Em virtude das suas propriedades de rapida aquisicaoe capacidade para suportar uma ampla gama de taxas de dados e parametros de espalhamento es-pectral, o STEL-2000A permite a implementacao de um leque variado de sistemas de comunicacaode dados.

O dispositivo efectua todo o processamento digital necessario para implementar um sistema de es-palhamento espectral de sequencia directa de rapida aquisicao usando BPSK, QPSK ou π/4-QPSKdiferenciais [36][37]. O diagrama de blocos do STEL-2000A e apresentado na figura 4.1 enquantoque a configuracao dos pinos deste (pinout) pode ser visualizada na figura 4.2.

As funcoes de recepcao deste circuito integram as capacidades de um misturador digital (DigitalDownconverter - DDC), filtro adaptado PN (PN Matched Filter) e desmodulador DPSK/DQPSK,onde a entrada do receptor e um sinal de frequencia intermedia digitalizado com o auxılio de um oudois conversores A/D (sinais RXIIN e RXQIN). As funcoes de transmissao incluem um codificador

1A Stanford Telecom (Sunnyvale, California) e um fabricante de circuitos integrados e subsistemas para comuni-cacoes digitais disponibilizando produtos de modulacao/desmodulacao, sıntese digital de frequencia e correccao deerros.

23

4.1 Descricao Geral 24

Tx OverlayCode

Generator

Input DataProcessor

TXBITPLS

TXTRKPLS

TXIN

DifferentialEncoder

QPSKModulator TXIFOUT7-0

TXIOUT

TXQOUT

Tx PN CodeGenerators

Tx ClockGenerator

Bit Clock

Symbol Clock

TXIFCLK

Chip Clock

TXCHPPLS

TXACQPLS

FrequencyControlRegister

NCO

SIN

COS

Controland MPUInterface

MTXENMNCOEN

MRXENRXMABRT

MFLD/CSEL

/WR/RESETDATA7-0

ADDR6-0

FrequencyDiscriminator

and Loop FilterRx OverlayCode

Generator

DifferentialDemodulator

Output DataProcessor

RXOUTSymbolTracking

Processor

PowerDetector

Rx PN CodeRegisters

RXQOUTRXIOUT

/RXDRDYRXSYMPLS

Corrected Bit ClockCorrected Symbol Clock

2xChip ClockSymbol Clock

MatchedFilter

DownConverter

RX ClockGenerator

Chip

Clock

RXIIN7-0RXQIN7-0

RXIFCLKRXMSMPL

RXMDET

RXTEST7-0

TXTEST

RXACTIVE

TXACTIVE

TXMCHP

TXIFCLK

/OEN

RXIFCLK

Dot Cross

Figura 4.1: Diagrama de blocos do STEL-2000A.

VS

S

N/C

TXA

CTI

VE

TXIO

UT

TXQ

OU

TV

DD

VS

S

STEL-2000A100-Pin QFP

VD

D

RX

QIN

0

RX

QIN

1R

XQ

IN2

RX

QIN

3R

XQ

IN4

RX

QIN

5R

XQ

IN6

RX

QIN

7

MR

XE

N

VD

D

RX

IFC

LK

VS

STX

IFC

LK

VS

S/R

ES

ET

MTX

EN

TXIN

TXM

CH

PD

ATA

0

DAT

A1

DAT

A2

DAT

A3

DAT

A4

DAT

A5

DAT

A6

DAT

A7

/WR

/CS

EL

VS

S

TXIF

OU

T0

TXIF

OU

T1

TXIF

OU

T2

TXIF

OU

T3

TXIF

OU

T4

TXIF

OU

T5

TXIF

OU

T6

TXIF

OU

T7

VD

D

VS

S

TXB

ITP

LS

TXC

HP

PLS

TXTR

KP

LS

TXA

CQ

PLS

TXTE

ST

I.C.

RX

OU

T

RX

IOU

T

RX

QO

UT

/RX

DR

DY

RX

SP

LPLS

RX

SY

MP

LS

VD

D

100

1

95

5 10 15

90

85

80 70 65 60 55 50

45

40

35

302520

75

VDDN/C

RXACTIVE

RXMSMPL

MNCOEN

RXMABRT

RXMDET

VSS

VDD

RXIIN0

RXIIN1

RXIIN2

RXIIN3

RXIIN4

RXIIN5

RXIIN6

RXIIN7

N/CVSS

MFLD

VSS/OEN

RXTEST0

RXTEST1RXTEST2

RXTEST3RXTEST4RXTEST5

RXTEST7

ADDR6

ADDR5

ADDR4

ADDR3ADDR2

ADDR1ADDR0

VDD

VDD

RXTEST6

VSS

Note: I.C. denotes Internal Connection. Do not use for vias.

Figura 4.2: Representacao dos pinos do STEL-2000A.

diferencial BPSK/QPSK, modulador PN (spreader) e um modulador BPSK/QPSK, onde a saıdadeste e um sinal modulado e amostrado pronto para a conversao digital-analogica externa. Simulta-neamente, sao disponibilizados os sinais de banda base (BB) ja espalhados (TXIOUT e TXQOUT),

4.1 Descricao Geral 25

os quais podem ser aplicados a um modulador de quadratura externo, permitindo o uso de outrasmodulacoes como SQPSK (Staggered QPSK) ou π/4-QPSK.

O STEL-2000A opera com modulacao PN sincronizada com o sımbolo de dados (symbol-synchronousPN modulation), ou seja, o codigo PN esta alinhado com as transicoes de sımbolo, repetindo-seuma vez por sımbolo. Por haver sincronismo de um ciclo do codigo PN com a duracao de umsımbolo, a aquisicao do codigo PN no receptor simultaneamente providencia a sincronizacao desımbolo, melhorando o tempo global de aquisicao.

A frequencia de relogio do receptor (sinal RXIFCLK) devera ser, pelo menos, quatro vezes superiora taxa de chip2 Rc do codigo PN do sinal recebido e esta limitada a 20 MHz na versao do processadorutilizada neste projecto - STEL-2000A+203. Como resultado, a taxa de chip maxima suportadapelo receptor e de 5 Mcps (milhoes de chips por segundo). Como a modulacao PN e sıncrona comos sımbolos, o numero de chips por sımbolo e equivalente ao comprimento do codigo PN (N) e ataxa de sımbolos (Rs), e definida pela razao entre a taxa de chip Rc e N :

Rs =Rc

N

Quando a modulacao de funcionamento e BPSK, o valor maximo da taxa de dados binaria Rb paraum codigo PN de comprimento N e 5/N Mbps, ou 10/N Mbps quando se tratar da modulacaoQPSK (ou π/4-QPSK), ja que neste ultimo caso sao transmitidos dois bits por cada sımbolo.Inversamente, para um dado debito de sımbolos Rs, o comprimento do codigo PN deve ser escolhidode tal forma que o produto N × Rs seja menor que 5 Mcps. Contudo, em sistemas de aplicacaocomercial ou industrial, estes parametros nao podem, em geral, ser escolhidos arbitrariamente.Por exemplo, os regulamentos da Comissao Federal de Telecomunicacoes dos EUA, vulgo FCC,impoem um ganho de processamento mınimo de 10 dB (10 log10 N) para a operacao nao licenciadade espalhamento espectral nas bandas ISM4 (Industrial, Scientific, and Medical).

O STEL-2000A inclui ainda baralhadores (blocos overlay code generators na figura 4.1) que as-seguram o adequado “branqueamento espectral” nos casos onde o comprimento do codigo PN ereduzido, como, por exemplo, no frequentemente usado codigo de Barker de comprimento 11.

Este processador esta projectado para operar quer no modo intermitente (burst mode) quer emmodo contınuo: no modo intermitente, sao automaticamente transmitidas ou recebidas sequenciasate 65533 sımbolos, enquanto que no modo contınuo os dados sao simplesmente tratados comosequencias de comprimento infinito.

As caracterısticas de rapida aquisicao do sistema receptor torna ideal a utilizacao deste circuito emaplicacoes onde a transmissao de dados e relativamente pouco frequente. Em tais casos, os sistemastransmissor e receptor podem ser independentemente colocados no modo“adormecido”(sleep mode)durante os perıodos de inactividade, reduzindo significativamente o consumo de potencia.

As particularidades anteriormente referidas tornam o STEL-2000A num dispositivo muito versa-til para comunicacao de dados por espalhamento espectral de sequencia directa. Aplicacoes emWLANs, telemetria, sistemas de alarme e sistemas de identificacao, entre outros, sao possıveisaplicacoes gracas ao seu elevado grau de programabilidade.

2chip refere-se a um “bit” do codigo PN3Existe outra versao - o STEL-2000A+45 - que suporta frequencias de relogio ate 45 MHz sendo uma unidade

relativamente mais cara4As bandas ISM sao compostas pelas bandas de frequencias 904–928 MHz, 2400–2484 MHz, 5725–5850 MHz.

4.2 Blocos Funcionais 26

4.2 Blocos Funcionais

4.2.1 Geradores de Relogio de Transmissao e Recepcao

Toda a temporizacao no STEL-2000A e controlada pelos blocos geradores de relogio de transmissaoe recepcao. Estes blocos sao divisores programaveis (atraves de registos internos), gerando sinaisa taxa de sımbolo e chip (bem como a multiplos e submultiplos destas frequencias). Se for pre-tendido, a completa independencia das seccoes de transmissao e recepcao permite a utilizacao derelogios assıncronos e de frequencias distintas (RXIFCLK e TXIFCLK). Adicionalmente, o circuitointegrado permite que relogios externos sirvam como referencia para as taxas de chip de transmissao(TXMCHP) e recepcao (RXMSMPL), nos casos em que os valores pretendidos para estas taxasnao sejam submultiplos dos relogios principais (RXIFCLK e TXIFCLK).

No circuito receptor, a taxa e sincronismo de sımbolo sao determinados a partir do processamentoefectuado ao sinal de saıda do filtro adaptado PN, ou por um sinal externo que fornece impulsosde sincronismo de sımbolo (RXMDET).

4.2.2 Processadores de Entrada e Saıda

Quando o transmissor e receptor estao a operar no modo QPSK, os dados de informacao saoprocessados em pares de bit ou dibit: um bit para o canal em fase (I) e outro para o canal emquadratura (Q). O dibit e transmitido e recebido como um sımbolo QPSK com codificacao diferencial(DQPSK). As sequencias de dados de entrada e saıda (no formato serie) sao convertidos de e parao formato dibit pelos processadores de entrada e saıda, aceitando TXIN como os dados (serie) aserem transmitidos e produzindo RXOUT como a saıda de dados. Sao igualmente disponibilizadasas saıdas I e Q (RXIOUT e RXQOUT) previamente a conversao dibit-serie.

No modo BPSK, o processador de entrada gera o sinal TXBITPLS uma vez por sımbolo requisitandocada bit de dados, enquanto que em QPSK aquele sinal e gerado duas vezes por sımbolo por formaa obter dois bit de dados correspondentes ao sımbolo QPSK. Esta interaccao pode ser visualizadano diagrama temporal de entrada/saıda de dados representado na figura 4.3

TXBITPLS

b(k-1) b(k+1)b(k)

b (k)

TXBITPLS

b (k-1)Q b (k) b (k+1)QI I

QPSK

BPSK

Figura 4.3: Diagrama temporal dos sinais de entrada/saıda.


4.2.3 Codificador Diferencial

Os dados a serem transmitidos sao codificados diferencialmente antes de serem “espalhados” pelasequencia PN. A codificacao diferencial e fundamental a operacao do receptor como sera visto maisa frente. Esta codificacao permite ainda simplificar o projecto do receptor ja que nao lhe e exigidadeteccao coerente, ou seja, nao e necessario que o receptor adquira a fase da portadora.

O esquema de codificacao depende da modulacao a ser empregue. Para DPSK, o algoritmo decodificacao e directo: benc(k) = b(k) ⊕ benc(k − 1) onde b(k) representa o sımbolo de informacao ebenc(k) o sımbolo codificado. Para DQPSK, contudo, o algoritmo de codificacao diferencial, expostona tabela 4.1, e mais complexo, ja que agora existem 16 estados possıveis dependendo dos quatropossıveis estados de saıda anteriores e quatro possıveis estados de entrada.

Nova entrada Sımbolo anterior(bI(k − 1), bQ(k − 1))enc

bI(k), bQ(k) 0 0 0 1 1 1 1 00 0 0 0 0 1 1 1 1 00 1 0 1 1 1 1 0 0 01 1 1 1 1 0 0 0 0 11 0 1 0 0 0 0 1 1 1

Sımbolo codificado(bI(k), bQ(k))enc

Tabela 4.1: Tabela de codificacao para QPSK diferencial.

4.2.4 Geracao de Codigos PN

Quando o STEL-2000A e usado para transmissao de dados no modo intermitente (burst operation),cada burst e precedido por um sımbolo destinado a facilitar a fase de aquisicao do receptor. Estesımbolo de aquisicao e gerado automaticamente pelo circuito de transmissao antes do envio dossımbolos de dados.

Dois codigos PN independentes podem ser empregues para a operacao de espalhamento: um parao sımbolo de aquisicao e outro para subsequentes sımbolos de informacao. Como resultado destaindependencia, pode ser usado um ganho de processamento mais elevado para a aquisicao do sinaldo que para a fase do seguimento (fase da transmissao de dados), permitindo simultaneamente ummelhor desempenho da aquisicao e um maior debito binario.

De referir ainda que qualquer sequencia PN para os codigos referidos pode ser programada comcomprimentos completamente independentes ate um maximo de 64 chips.

4.2.5 Oscilador Controlado Numericamente — NCO

O oscilador digital contido no STEL-2000A e um oscilador controlado numericamente (NCO) quesintetiza o sinal correspondente ao oscilador local, quer para o modulador do transmissor quer para oconversor de frequencia no receptor (misturador). O relogio do NCO e extraıdo do relogio principaldo receptor (RXIFCLK), gerando saıdas sinusoidais em quadratura (sin e cos) com 32-bit deresolucao de frequencia. Significa isto que para uma frequencia de relogio, fRXIFCLK , de 20 MHz,a frequencia deste oscilador pode ser programada com passos de 4,657 mHz (20 × 106/232). A


frequencia do NCO, fNCO, e controlada pelo valor armazenado no registo de controlo de frequenciade 32-bit (FCW ) de acordo com a seguinte expressao:

fNCO =fRXIFCLK × FCW

232(4.1)

Esta equacao e conhecida como a equacao de sintonia (tuning equation) de um sintetizador digitaldirecto (DDS) [38][39][40].

Por forma a evitar aliasing na banda de interesse, fNCO nao deve exceder 50% de fRXIFCLK ;na pratica, o valor de FCW deve ser tal que fNCO nao exceda 35–40% de fRXIFCLK (7–8 MHz)permitindo uma banda de guarda para filtragem analogica (limitacao aquando do uso do moduladorinterno). Apesar desta limitacao indiciar a restricao do uso do NCO aquelas frequencias, e possıvel,em geral, alcancar frequencias intermedias de transmissao e recepcao mais elevadas, atraves dasreplicas espectrais (aliases) resultantes do processo de amostragem digital. A largura de banda dosinal, o tipo de modulacao e o uso do modo de amostragem directa de IF ou modo de amostragemem quadratura tambem limitam a escolha de fNCO. Estes assuntos serao discutidos na seccao 4.3.1.

Existe ainda um sistema de controlo automatico de frequencia (AFC) em malha fechada que corrigeo valor de fNCO em funcao dos desvios de frequencia do sinal recebido introduzidos, por exemplo,pelo efeito de Doppler, permitindo uma precisa operacao do conversor de frequencia digital (DDC).O funcionamento detalhado desta malha pode ser encontrado em [35].

4.2.6 Modulador BPSK/QPSK

O STEL-2000A incorpora um modulador BPSK/QPSK, o qual modula o sinal ja codificado eespalhado com as saıdas cos e sin do NCO complexo e gera o sinal de IF digitalizado TXIFOUT[7..0](figura 4.4).

8

NCO Complexo

8

8

RXIFCLK

canal Q

canal I

sin cos

TXIFOUT[7..0]

Q

I

0 0

1 1

1 0

0 1

Figura 4.4: Diagrama do modulador BPSK/QPSK.

O sinal de saıda do modulador e aplicado a um conversor digital-analogico (DAC) externo operadoa taxa de conversao de RXIFCLK, gerando o sinal analogico de frequencia intermedia, onde o valorescolhido para esta e o valor programado no registo do NCO ou uma das suas frequencias imagemem relacao a taxa de conversao:

fFI = fNCO + nfRXIFCLK, n = 0, 1, . . .

Quando o STEL-2000A esta programado para transmitir no modo BPSK, sinais identicos saoaplicados aos canais I e Q, e deste modo o sinal ocupa apenas o primeiro e terceiro quadrantes


do espaco de sinal representado na figura 4.4. De referir ainda que o modulador nao pode gerardirectamente sinais π/4-QPSK ou SQPSK, podendo isto ser realizado por um modulador externocom o auxılio dos sinais de banda base TXIOUT e TXQOUT como se mostra na figura 4.5 para ocaso de SQPSK.

Σ

90 0

Τ/2

Phase Splitter

PLL e/ou DDS

Oscilador

Atraso de 1/2 bit

TXQOUT

TXIOUT

combinerPower

Saída moduladaem SQPSK

Figura 4.5: Exemplo de utilizacao dos sinais de banda base para a modulacao SQPSK.

4.2.7 Conversor Digital de Frequencia — DDC

O conversor digital de frequencia (Digital Downconverter — DDC) do circuito de recepcao (figu-ra 4.6) tem por funcao deslocar o sinal digitalizado da frequencia intermedia para a frequencia dosinal de banda base (BB).

cos

8 8

NCO Complexo

sin

RXIIN[7..0]

RXQIN[7..0]

RXIFCLK

17

17

IOUT[16..0]

Integrate

22

22

Divisor por

14

14

256

(Truncador)QOUT[16..0]

(Barrel Shifter)

Programável

Viewport

3

3

Dump Clock

Filtros

Dumpand

Figura 4.6: Diagrama do DDC.

O DDC e composto por um multiplicador complexo onde os sinais digitais de entrada (RXIIN[7..0] eRXQIN[7..0]) sao multiplicados pelos sinais cos e sin gerados pelo NCO. No modo de amostragemem quadratura, dois conversores A/D fornecem as entradas em quadratura (entrada complexa),enquanto que no modo de amostragem directa de IF, um unico conversor fornece RXIIN[7..0] comoentrada real (sendo a outra entrada mantida a zero). Deste modo, as saıdas do multiplicador saoentao:

IOUT = IIN × cos(ωt) − QIN × sin(ωt)


QOUT = IIN × sin(ωt) + QIN × cos(ωt)

onde ω = 2πfNCO.

As saıdas IOUT e QOUT sao posteriormente processadas por filtros do tipo Integrate and Dump(I&D), os quais acumulam as amostras de saıda do multiplicador complexo (a taxa de RXIFCLK) aolongo de um perıodo programavel. Terminado este perıodo, o valor de saıda do filtro e actualizadocom o valor final da acumulacao apos o qual e efectuada a “descarga” do conteudo do acumulador(dump). A taxa com que e feita a descarga do acumulador (dump rate) estabelece a taxa deamostragem de banda base e esta deve ser numericamente igual a 2Rc e no maximo metade deRXIFCLK. O dump rate pode ser controlado por um relogio interno derivado do relogio principal oupor um sinal de entrada externo (RXMSMPL) para os casos em que esta taxa nao seja submultiplode RXIFCLK. Posteriormente, o comportamento deste filtro sera analisado mais em pormenor.

As taxas de amostragem de IF e de BB, assim como os nıveis de sinal de entrada condicionam ovalor da saıda dos filtros de I&D. Com o objectivo de normalizar o valor de saıda desses filtros,existe um selector de dados programavel (viewport, tambem designado por barrel shifter), cujafuncao e seleccionar como entradas para o filtro adaptado os 3 bits consecutivos adequados dobarramento de 14 bits de saıda dos filtros I&D. Esta viewport (e as restantes existentes) dispoe deproteccao contra saturacao para que valores acima ou abaixo da gama seleccionada sejam limitadosaos valores maximos e mınimos correctos.

4.2.8 Filtro Adaptado PN

O STEL-2000A contem um filtro adaptado complexo de 64 coeficientes, podendo estes assumir osvalores +1,−1, 0. Ao programar os ultimos coeficientes do filtro com o valor zero, o comprimentoefectivo do filtro e reduzido, permitindo a utilizacao de codigos PN de comprimento inferior a64 chips.

Cada burst de dados e precedido por um unico sımbolo espalhado pelo codigo de aquisicao. Quan-do a actividade do receptor e iniciada, este entra automaticamente no modo de aquisicao e saoseleccionados os coeficientes no filtro adaptado correspondentes ao codigo de aquisicao, de modoa desespalhar o sinal recebido. Desde que este sımbolo seja correctamente detectado, o receptorcomuta do estado de aquisicao para o modo de seguimento (tracking), sendo agora seleccionados oscoeficientes relativos ao codigo de espalhamento dos sımbolos de dados, permitindo o seu correctodesespalhamento.

O filtro adaptado (representado na figura 4.7) opera com duas amostras de sinal por chip (a taxade amostragem de banda base). Isto permite que o sistema possa amostrar o sinal recebido assin-cronamente em relacao ao sinal de banda base transmitido. A entrada do filtro adaptado existe umfiltro de media (filtro FIR de dois coeficientes unitarios), o qual adiciona duas amostras de saıdado filtro I&D por cada chip sendo a sua funcao de transferencia 1 + z−1.

O filtro adaptado calcula a correlacao cruzada entre os sinais dos canais I e Q e os coeficientescorrespondentes ao codigos PN usado no processo de espalhamento a taxa da frequencia de bandabase, ou seja, duas vezes por perıodo de chip. O factor de correlacao cruzada complexo e obtido asaıda dos somadores de cada um dos canais. Estas saıdas sao dadas entao por:

Iout(k) + jQout(k) =63∑i=0

I(k − i) × C(i) + j63∑i=0

Q(n − i) × C(i)

para a amostra k.


2T 2T 2T2T

T

3

I in

I out

10

T

Q in2T 2T

32T 2T

Q out

10

Selecção de Coeficientes

C(0) C(1)

I(k) I(k-1) I(k-62) I(k-63)

C(63)C(62)

Q(k) Q(k-2) Q(k-62) Q(k-63)

Figura 4.7: Detalhe do filtro adaptado PN.

A saıda complexa do filtro adaptado e aplicada a um detector de amplitude (bloco power detectorna figura 4.1), o qual, para cada ciclo de relogio de amostragem de banda base, avalia a amplitude

do vector resultante da correlacao efectuada pelo filtro,√

I2out + Q2

out. Para realizar esta funcao semrecorrer a operacoes de radiciacao ou potenciacao (as quais sao difıceis de realizar em hardware),a amplitude do vector e aproximada por:

|Iout + jQout| ≈ max(|Iout|, |Qout|) +12

min(|Iout|, |Qout|)

Esta relacao advem do facto de√

1 + x ≈ 1 + x/2, |x| ≤ 1. Desta forma, a avaliacao da amplitudedo vector pode ser efectuada com grande economia de recursos de hardware, a custo de um errorelativo maximo que ronda os 11%, como se mostra no comportamento deste erro em funcao dosvalores que Iout e Qout podem assumir (figura 4.8).

A amplitude deste sinal (avaliada em cada semi-perıodo de chip) e fundamental, ja que e a partirdos maximos de correlacao que o receptor se baseia para extrair a sincronizacao de sımbolo noProcessador de Seguimento de Sımbolos (proximo bloco a ser analisado).

As saıdas do filtro adaptado sao sinais de resolucao de 10-bit, sendo apropriadamente convertidosem sinais de 8-bit apos serem processados por uma segunda viewport.

4.2.9 Processador de Seguimento de Sımbolos

A saıda do bloco detector de amplitude representa o grau de semelhanca do sinal recebido como codigo PN seleccionado. Idealmente, esta saıda tera um pico elevado em cada sımbolo (isto e,uma vez por perıodo do codigo PN) quando a sequencia do codigo do sinal recebido e a mesma (ealinhada temporalmente) que a armazenada nos coeficientes do filtro adaptado. Nesse instante, assaıdas dos canais I e Q do filtro sao, em teoria, os sımbolos I e Q optimos.


200

400

600

800

1000200

400600

8001000

0

0.02

0.04

0.06

0.08

0.1

Iout Qout

Figura 4.8: Comportamento do erro relativo da funcao aproximada de calculo da amplitude dovector Iout + jQout.

Para detectar este maximo de correlacao, o sinal de saıda do detector de amplitude e comparadocom um valor limiar programavel (armazenado num registo de 10-bit). Um impulso de relogio, cor-respontente ao sincronismo de sımbolo, e gerado sempre que este limiar seja ultrapassado, indicandoa deteccao de um sımbolo. Como o sımbolo de aquisicao e os sımbolos de dados subsequentes podemter codigos PN com diferentes picos de correlacao (dependendo do comprimento e propriedades docodigo), o STEL-2000A esta provido de dois registo de valores limiares de correlacao: um para ovalor limiar de aquisicao e outro para o valor limiar dos sımbolos de dados. O registo adequado seraseleccionado automaticamente, dependendo se o receptor se encontra ou nao no modo de aquisicao.

Como os receptores de espalhamento espectral sao frequentemente projectados para operarem sobcondicoes extremamente adversas (relacoes sinal-ruıdo muito baixas), o receptor esta equipado comum circuito inercial (flywheel circuit) destinado a melhorar a funcao de seguimento. Este circuitoignora falsas deteccoes que podem ocorrer em instantes variados no perıodo de sımbolo, inserindoum impulso de relogio de sımbolo no instante apropriado, mesmo se nao houver deteccao. O circuitoinercial opera com o conhecimento a priori de quando e esperado o proximo impulso. O impulsoesperado devera ocorrer um perıodo do sımbolo apos o impulso anterior correctamente detectado,sendo usada uma janela de ±1 perıodo de amostragem de banda base para validar a deteccao.Qualquer deteccao gerada fora dessa janela sera ignorada e se nao for ultrapassado o limiar dedeteccao (ainda dentro da janela), sera gerado um impulso de relogio exactamente um perıodo desımbolo apos a ultima deteccao valida. O valor do perıodo de sımbolo e determinado a partir donumero programavel de chips por sımbolo de dados de recepcao. No entanto, caso o numero dedeteccoes nao conseguidas ultrapasse um valor programado, o receptor aborta o processamento desımbolos, retornando ao modo de aquisicao.

A operacao de correlacao cruzada do sinal recebido afectado por ruıdo com a replica do codigoarmazenado no filtro adaptado pode resultar num sinal com varios picos de correlacao em perıodosde chip adjacentes (tipicamente dois ou tres picos consecutivos), todos excedendo o limiar de detec-cao. Para minimizar a tremura (jitter) no sinal de relogio de sımbolo provocado por esta situacao,existe um selector de maximo, onde e escolhido o maior de tres picos de correlacao consecutivosdetectados.

4.3 Teoria de Funcionamento 33

4.2.10 Desmodulador Diferencial

A operacao do desmodulador diferencial baseia-se no calculo dos produtos “interno” e “externo”dos sımbolos I e Q consecutivos resultantes do processamento do filtro adaptado. O diagrama deblocos do processamento efectuado no desmodulador diferencial e apresentado na figura 4.9. SejamI(k) e Q(k) as saıdas do filtro adaptado para o sımbolo k. Os produtos interno, d(k), e externo,c(k), sao definidos por:

d(k) = I(k)I(k − 1) + Q(k)Q(k − 1)

c(k) = Q(k)I(k − 1) − I(k)Q(k − 1)

A analise destes produtos no plano complexo revela que d(k) e c(k) sao as partes real e imaginaria,respectivamente, da multiplicacao complexa dos sımbolos actual (k) e anterior (k − 1). O produtointerno, por si so, permite determinar o desvio de fase entre sımbolos BPSK sucessivos, enquantoque os produtos interno e externo, conjuntamente, determinam o numero inteiro de deslocamentosde fase de π/2 rad entre sımbolos QPSK sucessivos.

Deslocadorde

fase

Símbolo

Atraso

de um17

17

Q(k)

I(k)

Q(k-1)

I(k-1)

Canal I

8

8

Canal Q

1(1+j)/2(1-j)/2

d(k)

c(k)

Figura 4.9: Diagrama de blocos do desmodulador diferencial.

A codificacao diferencial de dados efectuada no transmissor torna desnecessario o conhecimento dafase absoluta do sinal recebido, e deste modo o conhecimento da fase relativa de sımbolos conse-cutivos a partir destes produtos permite efectuar a desmodulacao sem ambiguidades. Na seccaoseguinte e efectuada uma analise matematica mais elaborada deste processo de desmodulacao.

4.3 Teoria de Funcionamento

4.3.1 Conversao Digital de Frequencia

A funcao do conversor digital de frequencia (DDC) e deslocar o sinal de frequencia intermedia (IF)para a banda base. Existem dois modos distintos de efectuar a amostragem do sinal de IF. Emaplicacoes onde a taxa de chip e relativamente baixa, isto e, menor que fRXIFCLK/8, o modo deamostragem directa de IF usando apenas um unico ADC pode ser usado para digitalizar o sinalde IF. Para aplicacoes que exijam taxas de chip mais elevadas e necessario utilizar o modo deamostragem em quadratura, onde sao necessarios dois ADCs para efectuarem a digitalizacao dosinal de IF, previamente convertido num sinal complexo com as partes reais e imaginarias esfasadasde 90 (sinal analıtico). Em seguida, cada um desses modos sera analisado.


Modo de Amostragem Directa de IF

No modo de amostragem directa de IF, o sinal de frequencia intermedia proveniente de um sistemade recepcao de RF tradicional, como o representado na figura 4.10, e introduzido no canal I (RXIIN)apos conversao analogica-digital. O canal Q nao e usado e a sua entrada e mantida a zero. Comoresultado, apenas dois dos quatro multiplicadores do DDC sao usados.

LNABPF

LO

Mixer

IF Amp

BPF

AGC

ADC

IF

STEL-2000A

RXIFCLK

8

8

I

QBPF - Band-Pass Filter

LO - Local Oscillator

IF - Intermediate Frequency

AGC - Automatic Gain Control

LNA - Low-Noise Amplifier

Figura 4.10: Configuracao do sistema de recepcao no modo de amostragem directa de IF.

A ilustracao deste modo de amostragem no domınio frequencial e feito na figura 4.11, onde oespectro relativo ao sinal de IF foi propositadamente desenhado de forma assimetrica para que asinversoes espectrais possam ser mais facilmente identificadas. Na realidade o espectro deste sinal eem geral simetrico.

O espectro de um sinal real centrado em fFI e com largura de banda B = 2Rc esta representadono primeiro espectro da figura. Nesta analise sera admitido que a largura de banda do sinal naoexcede fs/2, isto e, B < fs/2. Se tal nao for verificado, o processo de amostragem provocaraaliasing destrutivo dentro da banda de interesse. Daqui tambem se depreende que o valor de fFI

deve suportar a largura de banda do sinal, ou seja, fFI > B/2.

O espectro resultante da amostragem do sinal esta representado na terceira linha da figura 4.11.Este contem replicas do sinal de entrada centradas nas frequencias fFI ±nfs, onde n assume valoresinteiros quer positivos quer negativos.

O oscilador numerico fornece o sinal sinusoidal em quadratura cujo espectro esta representado nalinha 4. Este corresponde a geracao de um sinal de frequencia −fFI (para tal o registo de controlode frequencia, FCW, deve ser programado para fs − fFI) com as habituais imagens em multiplosdesta. A nao existencia de um impulso em +fFI evidencia a natureza analıtica do sinal gerado(sinal com componentes real e imaginaria em quadratura).

Quando o sinal amostrado (espectro 3) e misturado com o sinal gerado pelo NCO, resulta o espectroda quinta linha. As porcoes do espectro nas regioes sombreadas correspondem a replicas do sinalde banda base alem da frequencia de Nyquist, nao havendo qualquer interesse em considera-las.O sinal dentro da primeira regiao de Nyquist5 (|f | < fs/2) e composto pelo sinal desejado e umaimagem invertida cuja frequencia central esta separada de 2fFI . Esta imagem pode ser removidapor posterior filtragem digital passa-baixo, operacao cujo resultado esta representado na linha 6.

Ate aqui tem sido assumido que fFI < fs/2, isto e, que o sinal se encontra na primeira regiao deNyquist. Contudo, desde que B < fs/2, essa condicao nao necessita de ser verificada enquanto o

5As regioes de Nyquist sao definidas por (n − 32)fs < |f | < (n − 1

2)fs, em que n representa a n-esima regiao.


-fs fs0 f

Espectro do processo de amostrgem

-fs fs

-fs fs

-fs fs

-fs fs

fs

fs-fs

0

Espectro de entrada

-f fFI FI

f

0 f

Espectro do sinal de quadratura do NCO

0 f

Espectro após conversão A/D

-f -f fFI FIFI

0 f

0 f

Espectro após misturador

Espectro após filtragem passa-baixo digital ideal

B

1

2

4

5

6

3

-2fFI

2fFI

-

Figura 4.11: Espectros envolvidos no modo de amostragem directa de IF.

espectro de entrada estiver todo contido numa regiao de Nyquist, o que e equivalente a frequenciado sinal obedecer a: (

n − 12

)fs < |f | <

(n +

12

)fs, n = 1, 2, 3, . . .

A figura 4.12 mostra os diversos espectros associados a este caso, onde facilmente se verifica que oespectro apos conversao A/D e igual a situacao da figura 4.11; consequentemente todas as operacoesposteriores sao identicas.

Este resultado advem da natureza periodica da amostragem: amostrar um sinal de frequencia fFI

e teoricamente indistinguıvel de amostrar um sinal de frequencia f ′FI = nfS + fFI para valores in-

teiros positivos n e para 0 < fFI < fs/2. Para o caso de f ′FI = nfS − fFI o resultado obtido e,

no entanto, ligeiramente diferente. Neste caso, as posicoes das imagens espectralmente invertidas enao-invertidas estarao trocadas e como consequencia, o sinal de banda base apos mistura e filtragemestara tambem espectralmente invertido. O efeito desta inversao espectral depende da modulacaousada: para BSPK, nao existe qualquer efeito nos sımbolos desmodulados; para QPSK, o resultado


-fs fs

-fs fs

fs-fs 0

Espectro de entrada

f

0 f


1

2

3

0 f


B

fFI

-fFI

Figura 4.12: Espectros envolvidos no modo de amostragem directa de IF para fIF > fs/2.

e a inversao dos canais I e Q, podendo esta ser corrigida ainda dentro do processador. Alternativa-mente, esta inversao pode ser evitada se a frequencia de saıda do NCO for agora programada para+fFI.

A operacao de filtragem passa-baixo no STEL-2000A e efectuada no filtro I&D do DDC. Este eum filtro de decimacao, o qual integra (acumula) amostras de entrada ao longo de um numeroprogramavel de perıodos de amostragem, N, de tal forma que a taxa de amostragem de saıda (taxade amostragem de banda base) e 1/N da de entrada (taxa de amostragem de IF). Como o filtroadaptado necessita de duas amostras por chip, a taxa de banda base deve ser o dobro de Rc, sendoN = fs/(2Rc) = fs/B. A accao do filtro I&D e tanto mais efectiva quanto maior for o valor de Ncomo se pode verificar na funcao de transferencia G(ω) de um filtro de decimacao, onde:

G(ω) =sin(ω)

ω, ω =

2πNf

fs

A figura 4.13 representa o ganho deste filtro em funcao da frequencia normalizada Nf/fs.

O efeito de atenuacao das imagens do filtro passa-baixo esta fortemente relacionado com os valoresde B e fIF . Considere-se o caso extremo em que fIF = fs/4 e B = fs/2, correspondendo ao maximoRc que pode ser processado para determinada fs (N = fs/B = 2). Como tal, o filtro deve “actuar”para frequencias superiores a B/2 (= fs/4), sendo a atenuacao dada pela curva da figura 4.13 paravalores de Nf/fs superiores a 1/2. Verifica-se entao que a atenuacao sera, pelo menos 13 dB,que e o valor que corresponde ao pior caso de atenuacao (a energia das replicas espectrais fora dabanda do sinal sera ainda mais atenuada). Apesar disto, o desempenho do sistema e algo degradadodevido a esta relativamente fraca atenuacao. Por isto e que para o modo de amostragem directaIF e aconselhavel o uso de taxas de chip inferiores a fs/8 (B < fs/4).

Considere-se agora um segundo caso em que B = fs/4, ou seja, N = fs/B = 4. Neste casoas imagens devem ser removidas a partir de 3fs/8 e a atenuacao e dada para valores de Nf/fs

superiores a 3/2, correspondendo a uma atenuacao mınima de 21 dB, que ja e um valor bastanteaceitavel. Para 21 dB de atenuacao das replicas, a relacao sinal-ruıdo (SNR) do sinal de entradae degradada em aproximadamente 1 dB para valores de SNR de cerca de 15 dB. Para valores deSNR mais baixos a degradacao e ainda menos acentuada: 0,3 dB para SNR de 10 dB.


0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5−40

−35

−30

−25

−20

−15

−10

−5

0

Frequência Normalizada (Nf/fs)

Res

post

a em

Am

plitu

de (

dB)

Figura 4.13: Resposta em frequencia do filtro I&D.

A escolha adequada da frequencia intermedia e extremamente importante para optimizar a sepa-racao entre as replicas e o sinal de interesse, permitindo a maxima atenuacao por parte do filtrodigital. Essa separacao e maxima quando a replica esta centrada entre as fronteiras da regiaode Nyquist de banda base (|f | < fs/2) sendo este o caso da figura 4.11. Aqui o sinal de inte-resse esta igualmente espacado das suas replicas em ambos os domınios de frequencia, ou seja,2fFI = fS − 2fFI ⇔ fFI = fs/4. A frequencia intermedia optima (fFI) pode ser colocada alem daprimeira regiao de Nyquist. Assim, a condicao optima para a escolha da frequencia intermedia e:

fFI = nfs ± fs

4; n = 1, 2, . . . ; B < fs/2

sendo necessario ter atencao a inversao espectral que advem do sinal negativo.

Modo de Amostragem em Quadratura

O modo de amostragem em quadratura requer que as entradas de IF em quadratura (geradas apartir do sinal de IF real atraves de um 90-phase splitter) sejam digitalizadas por dois ADCs e oconjunto dos quatro multiplicadores do DDC sao agora utilizados. As diferencas entre o sistemade recepcao tıpico para o modo anterior e o modo de amostragem em quadratura estao ilustradasna figura 4.14

Como o sinal de IF e agora complexo com as partes real e imaginaria esfasadas de 90, nao existe aimagem com o espectro invertido no domınio de frequencias negativas (espectro 1 da figura 4.15).Como resultado, a replica associada a este modo de amostragem ja nao aparece na primeira regiaode Nyquist, nao sendo necessaria filtragem para a remover (apesar de ser util para a reducao deruıdo e interferencia fora da banda B).

Em consequencia do que foi referido, este metodo de amostragem permite digitalizar sinais comlargura de banda ate fs/2 sem haver degradacao significativa, desde que o sinal de entrada contenhafrequencias apenas numa regiao de Nyquist ou seja ((n − 1/2)fs < |f | < (n + 1/2)fs, n = 1, 2, 3, . . .).


ADCI

ADC8

8

Q

STEL-2000A

90

IF in0

Phase Splitter

RXIFCLK

o

o

Figura 4.14: Configuracao do sistema de recepcao no modo de amostragem em quadratura.

-fs fs0 f


-fs fs

-fs fs

-fs fs

-fs fs

-fs FI-f fs f

FI-

0

Espectro do sinal complexo de entrada

fFI

f

0 f

Espectro do sinal de quadratura do NCO

0 f


-fFI

0 f

0 f

Espectro após misturador

Espectro após filtragem passa-baixo digital ideal

B

1

2

4

5

6

3

Figura 4.15: Espectros do envolvidos no modo de amostragem em quadratura.


4.3.2 Desmodulacao Diferencial Digital

A operacao basica da desmodulacao diferencial consiste em gerar o produto complexo conjugadoentre duas amostras de entrada consecutivas. A k-esima amostra de entrada, sin(k), e definidacomo:

sin(k) = I(k) + jQ(k)

onde I(k) e Q(k) sao as saıdas de 8-bit do filtro adaptado PN. Por ser mais conveniente, sera usadaa notacao polar de s(k). Assim:

sin(k) = A(k)eφ(k)

em que A(k) =√

I2(k) + Q2(k) e φ(k) = arctan[

Q(k)I(k)

].

Por simples substituicao verifica-se que o produto complexo conjugado entre sımbolos consecutivos(com uma rotacao de fase arbitraria efectuada no sımbolo atrasado) e:

sout(k) = sin(k)[Ω sin(k − 1)]∗

= d(k) + jc(k)

onde:

• Ω = aejφfix e um complexo que introduz uma rotacao de fase fixa arbitraria, φfix, no sımboloatrasado, sin(k − 1) e e dependente da modulacao;

• d(k) = Re[sout(k)]

• c(k) = Im[sout(k)]

A rotacao de fase, Ω, serve, como se vera a seguir, para simplificar o criterio de decisao do desmo-dulador.

Desmodulacao BPSK

Em DPSK a diferenca de fases entre amostras sucessivas e devida a modulacao de fase, ∆φmod,adicionada por possıveis rotacoes de fase, ∆φrot, resultantes, por exemplo, de uma diferenca defrequencias entre a frequencia intermedia do sinal recebido (fFI) e a frequencia do oscilador local(fNCO). Em DPSK, ∆φmod assume apenas os valores 0, 180. Exprimindo a diferenca de faseentre amostras consecutivas (φ(k) − φ(k − 1)) em termos destas componentes, resulta que:

sout(k) = Ω∗A(k)A(k − 1)ejφ(k)e−jφ(k−1)

= Ω∗A(k)A(k − 1)ej[∆φmod(k)+∆φrot(k)]

Tomando apenas a parte real da expressao anterior obtem-se:


Re[sout(k)] = d(k) = Ω∗A(k)A(k − 1) cos[∆φmod(k) + ∆φrot(k)]= ±Ω∗A(k)A(k − 1) cos[∆φrot(k)]

onde o sinal de d(k) e determinado pelo sımbolo transmitido ja que cos[∆φmod(k)] = ±1. Se aamplitude do sinal se mantiver aproximadamente constante ao longo de dois sımbolos (portantoA(k)A(k − 1) ≈ A2(k)) e se a rotacao inter-sımbolo ∆φrot(k) for pequena (condicao asseguradapelo sistema de controlo automatico de frequencia) podemos introduzir algumas simplificacoes noresultado anterior:

d(k) ≈ ±Ω∗A2(k)= ±A2(k)

Assim, a partir apenas do produto interno d(k) sao efectuadas as decisoes dos sımbolos DPSK semnecessidade de introduzir qualquer rotacao fixa de fase (Ω = 1)

Desmodulacao QPSK

Em DQPSK, as diferencas de fase entre sımbolos sucessivos devidas a modulacao sao agora 0, 90, 180, 270Aqui, e conveniente introduzir a rotacao de fase de ±45 do sımbolo anterior no calculo de ambosos produtos deslocando as diferencas de fase para 45, 135, 225, 315, fazendo com que as fron-teiras de decisao de DQPSK coincidam com os sinais dos produtos interno e externo. A rotacao eefectuada pela seguinte transformacao dos valores dos canais I e Q:

Irot(k) + jQrot(k) =12[I(k) − Q(k)] + j

12[I(k) + Q(k)]; (rotacao de +45)

Irot(k) + jQrot(k) =12[I(k) + Q(k)] − j

12[I(k) + Q(k)]; (rotacao de −45)

Esta transformacao e equivalente a multiplicacao por Ω = (1 ± j)/2 = (1/√

2ejφfix) onde φfix =±π/4. Retomando a expressao inicial para sout(k):

sout(k) = Ω∗A(k)A(k − 1)ejφ(k)e−jφ(k−1)

=1√2A(k)A(k − 1)ej[∆φmod(k)+∆φrot(k)−φfix]

Os produtos interno e externo sao agora:

d(k) ≈ ± 1√2A2(k) cos[∆φmod(k) − φfix]

c(k) ≈ ± 1√2A2(k) sin[∆φmod(k) − φfix]


φfix = −π/4 φfix = +π/4∆φmod(k) d(k) c(k) d(k) c(k)

0 +A2/2 +A2/2 +A2/2 −A2/290 −A2/2 +A2/2 +A2/2 +A2/2180 −A2/2 −A2/2 −A2/2 +A2/2270 +A2/2 −A2/2 −A2/2 −A2/2

Tabela 4.2: Combinacao dos produtos interno e externo em DQPSK.

Nas aproximacoes efectuadas foi novamente assumido que a rotacao inter-sımbolo (∆φrot) e des-prezavel face as outras.

O sumario dos produtos d(k) e c(k) para os valores possıveis de ∆φmod(k) e φfix sao apresentadosna tabela 4.2, a qual ilustra a forma como os sinais de ambos os produtos permitem efectuar adecisao do sımbolo.

No STEL-2000A a logica de decisao esta projectada para que decisoes correctas de sımbolos DQPSKsejam feitas com rotacao φfix = −π/4.

Desmodulacao de Outras Modulacoes

A informacao dada pelos produtos d(k) e c(k) pode ainda ser usada para outros tipos de modulacaodiferencial. Para π/4-DQPSK o modulador adiciona 45 de fase entre sımbolos consecutivos, sendoo conjunto de diferencas de fase devido a modulacao 45, 135, 225, 315. Como estas fronteirasde decisao ja coincidem com os sinais de d(k) e c(k) (tabela 4.3), nao e necessaria a introducao dequalquer rotacao adicional (φfix = 0). Para este caso os produtos sao:

d(k) ≈ ± 1√2A2(k) cos[∆φmod(k)]

c(k) ≈ ± 1√2A2(k) sin[∆φmod(k)]

π/4-DQPSK (φfix = 0)∆φmod(k) d(k) c(k)

45 +A2/√

2 +A2/√

2135 −A2/

√2 +A2/

√2

225 −A2/√

2 −A2/√

2315 +A2/

√2 −A2/

√2

Tabela 4.3: Combinacao dos produtos interno e externo em π/4-DQPSK.

Embora nao seja suportada por este processador, esta arquitectura tambem permite desmodularDMSK (Differential Minimum Shift Keying), efectuando o processamento sobre sımbolos espacadosde duas amostras [41].

4.3.3 Modulador Digital

O sistema emissor deste processador incorpora um modulador BPSK/QPSK baseado num sinteti-zador digital directo (DDS) [39][14][38][42], usado para gerar o sinal de transmissao centrado numa


determinada frequencia intermedia. Deste modo, a necessidade do uso de um modulador externo eeliminada. A configuracao tıpica da cadeia de transmissao esta representada na figura 4.16

STEL-2000A

TXIFCLK

DAC

LO

Misturador

8 BPF BPFPA

BPF - Band-pass filter

PA - Power AmplifierLO - Local Oscilator

Figura 4.16: Cadeia tıpica de transmissao usando o modulador interno.

Quando um sistema DDS e usado para gerar um sinal nao-modulado (apenas a portadora), oespectro resultante e relativamente facil de prever [43] ja que a forma de onda sinusoidal em degrausgerada por este sistema contem riscas espectrais nfs ± fout para todos os valores inteiros de n,sendo fout a frequencia de saıda programada. Contudo, quando o sinal gerado e modulado poruma sequencia de impulsos rectangulares, cada uma dessas componentes espectrais e substituıdapela funcao sinc(x) (seno cardinal), que representa o espectro do sinal modulador, ocupando umalargura de banda bastante significativa. Qualquer parte do espectro da componente de banda base(n = 0) acima da frequencia de Nyquist (fs/2) resulta na primeira imagem (n = 1) que se instalaabaixo de fs/2, podendo interferir com o sinal pretendido. Um exemplo tıpico desta situacao eevidenciado na figura 4.17.

TXIFCLKf

f

2Rc

0.10 0.3 0.5 0.6 0.7 0.8 0.9 1.00.2 0.4

-23-21

-18

-13

0

dBc

Figura 4.17: Espectro de um sinal modulado a uma taxa de chip 0,1fs para uma portadora pro-gramada para 0,4fs (fs = fTXIFCLK).

A componente de banda base e representada pelo espectro a linha contınua, enquanto que a primeiraimagem esta indicada atraves da linha a traco interrompido; as imagens de ordem superior foramignoradas, ja que o seu efeito e reduzido.

Num sistema real, o sinal de saıda e tipicamente processado por um filtro passa-banda, atenuandotodos os lobos laterais. Como se pode constatar pela figura, o segundo e terceiro lobos lateraisda primeira imagem aparecem no lobo principal de interesse (aquele que e enviado para o canalde comunicacao), distorcendo-o. A amplitude maxima destes lobos laterais e aproximadamente


−13 dBc6. Claramente pode ser obtida uma melhoria significativa por escolha de outra portadora(frequencia intermedia) que aumente a separacao do lobo principal de banda base do lobo principalda primeira imagem, tal como representado na figura 4.18. Neste caso a frequencia da portadorafoi reduzida para 1/4 de fs, sendo agora os quarto e quinto lobos da primeira imagem que se situamsob o lobo principal, reduzindo a distorcao maxima para aproximadamente −23 dBc.

TXIFCLKf

f

2Rc

0.10 0.3 0.5 0.6 0.7 0.8 0.9 1.00.2 0.4

-23-21

-18

-13

dBc

0

Figura 4.18: Espectro de um sinal modulado a uma taxa de chip 0,1fs para uma portadora pro-gramada para 0,25fs.

Em ambos os casos anteriores, especialmente o segundo, os nıveis de distorcao sao suficientementebaixos, sendo a reducao do desempenho daı resultante igualmente baixa. A distorcao efectiva eainda reduzida pelo ganho de processamento do desespalhador no lado do receptor. Contudo, astaxas de chip destes casos eram uns modestos 10% da frequencia de relogio do sistema (fs); seRc for elevado para 40%, a situacao verificada e bastante diferente, como esta representado nafiguras 4.19 e 4.20.

2Rc

f TXIFCLK

f0.10 0.3 0.5 0.6 0.7 0.8 0.9 1.00.2 0.4

-23-21

-18

-13

0

dBc

Figura 4.19: Espectro de um sinal modulado a uma taxa de chip 0, 4fs para uma portadora pro-gramada para 0, 4fs.

No caso da figura 4.19 verifica-se que o lobo principal do espectro de banda base expande-se paraalem da frequencia de Nyquist. Este facto tem como consequencia uma distorcao por aliasingmuito significativa, nao podendo ser removida por filtragem. Se a frequencia da portadora foragora reduzida para fs/4, o nıvel de distorcao e drasticamente reduzido (figura 4.20).

6dBc e uma medida relativa a componente espectral de interesse, normalmente uma portadora.


f TXIFCLK

f

2Rc

0.10 0.3 0.5 0.6 0.7 0.8 0.9 1.00.2 0.4

-23-21

-18

-13

0

dBc

Figura 4.20: Espectro de um sinal modulado a uma taxa de chip 0, 4fs para uma portadora pro-gramada para 0, 25fs.

O que aqui foi referido para a primeira regiao de Nyquist pode ser aplicado a qualquer outra regiao,podendo a frequencia da portadora usada como frequencia intermedia situar-se numa dessas regioes(a regiao e escolhida pelo filtro passa banda a jusante). A possibilidade de se poder escolher umafrequencia intermedia bastante superior a fs pode evitar a inclusao de um segundo andar de IFanalogico, podendo mesmo prescindir-se de qualquer andar se a frequencia da portadora de RFfor relativamente baixa (de algumas dezenas ate poucas centenas de MHz). Neste caso a cadeiade transmissao da figura 4.16 reduzir-se-ia a um filtro passa-banda e um amplificador de RF depotencia.

Da analise feita ao modulador pode concluir-se que a medida que a taxa de chip aumenta, adistorcao por aliasing aumenta igualmente, devendo Rc ser limitado a 15% de fs. A localizacaoda portadora influencia igualmente o desempenho do modulador, devendo esta situar-se o maisproximo do centro das regioes de Nyquist, ou seja, fFI = nfs ± fs/4, n = 0, 1, 2, . . ..

Capıtulo 5

Realizacao do Transceptor deSequencia Directa

Este capıtulo tem por objectivo descrever o hardware desenvolvido no ambito deste trabalho e aforma como foi implementado.

Trata-se de um sistema modular composto pelos elementos representados na figura 5.1.

Pessoal

Porta Paralela

Computador

Comutada

RX

IF I

n (

Q)

IF I

n (

I)

+5 V

+12

V

-12

V

IF O

ut

de

Gerador

de

Dados

(Linux)

Fonte de

Alimentação

TX

Modulador / Desmodulador

de

DSSS

Barramento (endereços, dados, controlo, alimentação)

Adaptador

de

Fonte de Alimentação

Comutada

Adaptador

Figura 5.1: Diagrama de blocos global do sistema.

O modulo principal - o modulador/desmodulador de sequencia directa (modem DSSS) - e baseadonum processador de sinal dedicado - STEL-2000A - cuja constituicao e funcionamento foram assuntodo capıtulo 4. Este modulo apresenta uma saıda analogica contendo o sinal de frequencia intermedia(IF) e duas entradas analogicas correspondentes aos sinais de IF em fase (I) e quadratura (Q),provenientes de um eventual bloco receptor de radio-frequencia (RF).

A programacao deste modulo e efectuada atraves de um adaptador que converte os sinais prove-nientes da porta paralela do PC em sinais compatıveis com o barramento que interliga todos os

45

5.1 Modulos 46

subsistemas. A programacao e efectuada atraves de uma interface grafica desenvolvida para o sis-tema operativo Linux (i386) [44], podendo ser portado para a maioria das plataformas UNIX. Estainterface grafica sera detalhada no proximo capıtulo.

O modulo gerador de dados e constituıdo apenas por um gerador de sequencias pseudo-aleatoriascujo sinal de saıda e usado para testes do modulador/desmodulador.

Todo o sistema e alimentado a partir de uma fonte de alimentacao comutada, semelhante as vulgar-mente utilizadas nos computadores pessoais, atraves de um adaptador que essencialmente contemfiltros e elementos de proteccao/indicacao de anomalias das tensoes de +5 V, +12 V e −12 V.

Os modulos estao alojados numa rack 3U de 19′′ como mostra a imagem da figura 5.2.

Figura 5.2: Imagem geral do transceptor.

O capıtulo encontra-se organizado em quatro seccoes onde sao descritos cada um dos modulosreferidos previamente.

5.1 Modulos

5.1.1 Modulador/Desmodulador de Sequencia Directa

Nesta seccao e descrita a constituicao e funcionamento do modulador/desmodulador de sequenciadirecta, que e o modulo principal deste projecto.

O diagrama de blocos deste modulo esta representado na figura 5.3.

O esquema electrico completo deste modulo esta representado no anexo A.

O suporte de montagem usado para este e para os restantes modulos foi a placa de circuito impresso(PCB) de tamanho normalizado (220×100 mm) para montagens em “wire wrapping”. Este metodode montagem nao e o mais indicado para circuitos mixed-signal de velocidade consideravel. Seriapreferıvel, em particular para este modulo, a utilizacao de uma PCB dedicada com planos de alimen-tacao independentes, a qual manteria a integridade dos sinais num nıvel mais elevado. No entanto,e como se trata de um prototipo que esteve sujeito a alteracoes ao longo do seu desenvolvimento,a tecnica utilizada mostrou-se bastante vantajosa nesse aspecto.

A montagem final do modulo pode ser visualizada na figura 5.4.

O painel deste modulo (figura 5.5) inclui os seguintes elementos:

5.1 Modulos 47

Processador de

Espalhamento Espectral

de Sequência Directa

D/A

TXIFOUT[7..0]

A/D

A/D

RXIIN[7..0]

STEL-2000A

RX

IFC

LK

TX

IFC

LK

Sinais de Controlo

Bar

ram

ento

(B

ackp

lane

)

DATA[7..0]

(20.00000 MHz)

Circuito de Relógio

Sinais de Tx/Rx

RXQIN[7..0]

D/A

+12V/-12V de Tensão

Locais

Reguladores

ADDR[6..0]

IF In (Q)

IF In (I)

Rx Test Out

IF Out

+5V (digital)

Condicionadores de sinal

RXTEST[7..0]

+5V (analógico)

-5V (analógico)

Figura 5.3: Diagrama de blocos do modulador/desmodulador de sequencia directa.

Figura 5.4: Modulo do modem DSSS.

• LED indicador de presenca de tensao – On;

• LED indicador de transmissao de sımbolos de informacao – TX;

5.1 Modulos 48

• LED indicador de recepcao de dados (modo de seguimento) – RX;

• Conector SMB de 50 Ω pelo qual se extrai a saıda analogica do sinal de frequencia intermedia– IF Out;

• Conector SMB de 50 Ω pelo qual se introduz o sinal de IF (canal I) do receptor de RF – IFIn (I);

• Conector SMB de 50 Ω pelo qual se introduz o sinal de IF (canal Q) do receptor de RF – IFIn (Q);

Figura 5.5: Painel relativo ao modem.

Processador de Espalhamento Espectral de Sequencia Directa

Este processador de sequencia directa dispoe de varios barramentos e sinais de controlo cuja des-cricao pormenorizada pode ser encontrada em [35]. Entre estes, podem ser destacados:

• DATA[7..0]: barramento de dados de 8-bit de interface com o microprocessador externo,permitindo a programacao de todos os registos de controlo internos;

• ADDR[6..0]: barramento de enderecos que permite seleccionar um dos 82 registos no acto deprogramacao;

• WR, CSEL, RESET: diversos sinais de controlo do barramento e registos;

• TXIFOUT[7..0]: barramento de 8-bit contendo o sinal de saıda do modulador digital;

• RXTEST[7..0]: barramento de 8-bit de observacao de diversos pontos da cadeia de processa-mento de sinal do receptor;

• RXIIN[7..0]: barramento de 8-bit de entrada do sinal de IF digitalizado (canal I);

• RXQIN[7..0]: barramento de 8-bit de entrada do sinal de IF digitalizado (canal Q);

5.1 Modulos 49

• TXIN, TXBITPLS: sinal de dados a ser transmitido e o respectivo sinal de relogio geradointernamente;

• RXOUT, RXDRDY: sinal correspondente aos dados recebidos e respectivo relogio geradointernamente.

O encapsulamento deste circuito integrado e do tipo PQFP (Plastic Quad Flat Package) de 100pinos com a distancia entre pinos (pin pitch) de 655 µm, tornando o seu manuseamento quaseimpossıvel. Por tal razao, foi construıdo um adaptador (figura 5.6) que permite a facil insercaodo componente no restante circuito. Este adaptador inclui ja os indispensaveis condensadores dedesacoplamento (9 condensadores de 100 nF para os 18 pinos de alimentacao).

Figura 5.6: Imagem do STEL-2000A montado no respectivo adaptador.

Conversores Digital-Analogico e Circuitos de Saıda

Os conversores D/A usados neste projecto sao o AD9760 da Analog Devices [45] pertencentes arecentemente lancada famılia de conversores TxDAC orientados para sistemas de transmissao emcomunicacoes. O AD9760 e um conversor de tecnologia CMOS de 10-bit de resolucao, suportandouma taxa de conversao maxima de 125 Msps, dispondo internamente de uma tensao de referenciabandgap compensada em temperatura. As caracterısticas mais importantes estao sintetizadas natabela 5.1.

A parte do circuito relativa aos conversores e amplificadores de saıda esta ilustrada na figura 5.7.

Para estes conversores foi tambem necessario desenvolver adaptadores adequados a sua facil inte-gracao no circuito, pelas mesmas razoes apontadas anteriormente.

Estes conversores estao claramente sobredimensionados para a aplicacao em questao, quer em re-solucao quer em velocidade (dos 10 bits apenas sao usados os 8 mais significativos e 20 MHz e ataxa de conversao usada). Apesar de existirem outros conversores de caracterısticas inferiores, estefoi o unico que pode ser obtido em tempo util.

Na saıda do conversor D/A do sinal TXIFOUT e usado um transformador de RF da MiniCir-cuits Labs (modelo T1-1T [46] na figura do esquema electrico do transceptor). O transformadorefectua a conversao diferencial-single ended do sinal do conversor e e a configuracao que forneceo melhor desempenho em termos de distorcao e de operacao a altas frequencias [45], que sera util

5.1 Modulos 50

Parametro Valor tıpico UnidadeTaxa de conversao maxima 125 MspsResolucao 10 bit

Tensao de referencia 1,2 VCorrente de fim de escala maxima 2–20 mASFDR @ fout = 40MHz 52 dBcTensao de alimentacao +3 ou +5 VDissipacao de potencia maxima 190 mWEncapsulamento SOIC∗ (28 pinos)∗ SOIC - Small Outline Integrated Circuit. Pin pitch: 1,27 mm

Tabela 5.1: Caracterısticas resumidas do conversor D/A AD9760.

Figura 5.7: Circuito relativo aos conversores e condicionadores de sinal.

caso se use uma imagem de ordem elevada do espectro de IF Out. Alem disto, o transformadorgarante o isolamento electrico da saıda em relacao ao restante circuito, efectuando apenas o aco-plameto AC de sinais. As resistencias R3, R4 e R9 determinam a resistencia de saıda de IF Out((R3+R4)//R9 = 50 Ω) e o seu nıvel de potencia podera ser variado atraves de R2 entre −5 dBme −25 dBm.

Para a saıda de teste foi usado um amplificador com acoplamento DC dada a natureza dos variossinais presentes nesta saıda. O amplificador empregue e o amplificador operacional de alta veloci-dade MAX477 da Maxim [47] (300 MHz de largura de banda @ Av=1, 1100 V/µs de slew rate),montado na configuracao diferencial, dispondo de um ganho (diferencial) de 2, estabelecido pelarazao entre as resistencias R16, R17 e R15, R14 no esquema electrico em anexo. Estes amplifi-cadores efectuam a conversao diferencial das tensoes presentes a saıda do DAC para uma tensaosingle ended de componente contınua nula. As resistencias variaveis R2 e R11 permitem ajustar acorrente de fim de escala dos conversores D/A e consequentemente da tensao maxima de saıda.

Conversores Analogico-Digital e Circuito Condicionador de Sinal

O conversor A/D escolhido para esta aplicacao foi o AD9058 da Analog Devices [48]. O AD9058combina dois ADCs independentes de 8-bit de arquitectura paralela, suportando uma taxa maximade conversao de 50 Msps. Portanto, este e um conversor que se adequa aos dois metodos de

5.1 Modulos 51

amostragem referidos em 4.3.1 e 4.3.1. O resumo das caracterısticas deste conversor e apresentadona tabela 5.2.

Parametro Valor tıpico UnidadeTaxa de conversao maxima 50 MspsResolucao 8 bit

Tensao de referencia 2 VTensao de entrada maxima 2 VppLargura de banda de entrada 175 MHzENOB @ fin = 10MHz 7,4 bit

SNR @ fin = 10MHz 46 dBcJitter de abertura 10 ps (rms)Tensao de alimentacao ±5 VDissipacao de potencia maxima 960 mWEncapsulamento CerDIP∗ (48 pinos)∗ CerDIP - Ceramic Dual In-Line Package. Pin pitch: 2,54 mm

Tabela 5.2: Caracterısticas resumidas do conversor A/D AD9058.

O circuito condicionador de sinal das entradas analogicas de cada um dos conversores e constituıdopor um simples condensador de bloqueio de componente contınua (condensadores C44 e C46) e umdivisor resistivo (R24/R25 e R27/R28) cujo objectivo e efectuar o deslocamento de nıvel adequado(+1,0 V) quando se usa a tensao de referencia interna do ADC (+2,0 V). Este esquema permiteque os sinais de entrada disponham de uma tensao maxima de entrada de 2 Vpp1 e componentecontınua arbitraria.

Circuito de Relogio

Os sinais de relogio do processador e conversores sao gerados a partir de um vulgar oscilador decristal de quartzo com encapsulamento metalico (figura 5.8), o qual gera um sinal de relogio defrequencia de 20,000 MHz com nıveis TTL.

Figura 5.8: Imagem do circuito de relogio e reguladores de tensao locais.

Este tipo de osciladores e largamente utilizado para gerar sinais de relogio com caracterısticasbastante razoaveis: ±100 ppm de estabilidade de frequencia e tempos de transicao de nıvel deaproximadamente 10 ns. O sinal gerado por este oscilador e aplicado as entradas dos cinco inversores

1Vpp - Tensao pico-a-pico

5.1 Modulos 52

schmitt-trigger contidos no 74AHC14 [49], funcionando como clock drivers para cada uma dasentradas de relogio: TXIFCLK, RXIFCLK, DAC0 CLK, DAC1 CLK e ADC CLK.

A famılia logica AHC (Advanced High-Speed CMOS), introduzida pela Texas Instruments nos finaisde 1995, combina as propriedades de elevada velocidade da famılia ALS2 (tempos de propagacaotıpicos de 5 ns) e o baixo consumo da famılia HC3 (5 mW @ 20 MHz) [50]. Estas propriedadesadequam-se perfeitamente as exigencias impostas pela frequencia de relogio usada.

O esquema de distribuicao de relogio empregue e o sistema de distribuicao em estrela (star-connectedclock distribution) com terminacao serie atraves de resistencias de 100 Ω (figura A.1 em anexo).Na maioria dos casos, este sistema de distribuicao e a melhor solucao para sistemas de elevadavelocidade. Outros esquemas de distribuicao podem ser encontrados em [50].

Reguladores de Tensao Locais

O modem dispoe de reguladores de tensao locais de +5 V (LM7805) e −5 V(LM7905) [51] (representados no canto inferior direito da figura 5.8). Estas tensoes sao obtidasa partir das tensoes de +12 V e −12 V, respectivamente, presentes no barramento do sistema. Es-tes reguladores alimentam a seccao analogica do modem que e composta pelo amplificador da saıdade teste, conversores A/D e D/A. A utilizacao de tensoes de alimentacao independentes reduz sig-nificativamente a influencia do ruıdo provocado pelas comutacoes da seccao digital, adicionalmentediminuıda pelo uso de massas independentes para ambas as seccoes.

5.1.2 Adaptador de Porta Paralela

O adaptador de porta paralela (figura 5.9) e constituıdo por um circuito logico simples que converteos sinais disponıveis na porta paralela de um vulgar PC [52] nos sinais de dados (BD[7..0]), enderecos(BA[7..0]) e controlo (WR, RD e RESET) do barramento comum a todos os modulos.

Figura 5.9: Adaptador de porta paralela.

Como a porta paralela dispoe de apenas 11 saıdas digitais (sinais D0..D7, /C0, /C1, C2 e /C3 noesquema electrico no anexo A.2), e como o barramento contem 19 linhas digitais (BD[7..0], BA[7..0],

2ALS - Advanced Low-Power Shottky3HC - High-Speed CMOS

5.1 Modulos 53

WR, RD e RESET), foi necessario implantar um esquema de multiplexagem temporal de enderecose dados nas 8 saıdas D0..D7 da porta paralela, o qual resolve o problema do numero reduzido desaıdas disponıveis. Esta multiplexagem e controlada pelo software de programacao do sistema e oprocesso inverso e desempenhado pelo adaptador segundo o diagrama temporal da figura 5.10, oqual representa o comportamento dos varios sinais durante um ciclo de escrita do valor data(0)no registo localizado no endereco addr(0).

data(0) addr(1)

ALE (/C0)

WR

BA[7..0]

BD[7..0]

addr(-1)

addr(0)

addr(0) addr(1)

Figura 5.10: Evolucao temporal dos sinais do adaptador durante um ciclo de escrita.

O painel deste modulo (figura 5.11) contem um conector do tipo DB25 pelo qual e feita a interligacaocom a porta paralela do PC. Existem ainda dois LEDs indicadores: o de presenca de alimentacao(ON) e o de actividade do barramento (Xfer). Esta actividade e assinalada sempre que haja umaaccao de escrita (activacao do sinal WR), leitura (activacao do sinal RD) ou reinicializacao dosistema (RESET).

Figura 5.11: Painel do modulo adaptador de porta paralela.

5.1.3 Adaptador de Fonte de Alimentacao Comutada

Todo o sistema e alimentado a partir de uma fonte comutada, equivalente as usadas no computa-dores pessoais actuais. O adaptador desta fonte de alimentacao (cuja imagem esta representadana figura 5.12 e o esquema electrico respectivo na figura A.3 em anexo) consiste essencialmente emfiltros LC passa-baixo para cada uma das tensoes +5 V, +12 V e −12 V, com o objectivo de reduzirao maximo o ruıdo caracterıstico deste tipo de fontes.

5.1 Modulos 54

Figura 5.12: Adaptador de fonte de alimentacao comutada.

Alem dos filtros, o adaptador possui de um supervisor de tensoes - MAX8215 [53] da Maxim - oqual, atraves de LEDs no painel (figura 5.13), assinala descidas anormais no valor das tensoes dealimentacao provocadas por mau funcionamento da fonte comutada, sobrecargas ou curto-circuitos.Estes ultimos sao prontamente eliminados pelos fusıveis F1, F2 ou F3. Os valores limiares deindicacao de anomalias, obtidos experimentalmente, estao indicados na tabela 5.3.

Figura 5.13: Painel do adaptador de fonte de alimentacao.

Tensao de alimentacao Limiar de indicacao de erro+5 V +4,54 V+12 V +10,60 V−12 V −10,56 V

Tabela 5.3: Valores de tensao limiar de indicacao de erro.

As saıdas deste adaptador estao ainda protegidas contra sobretensoes por dıodos de zener, actuandopor destruicao do fusıvel a montante, accao que remove a sobretensao presente, que de outra formacolocaria serios riscos a integridade fısica dos restantes circuitos.

5.1 Modulos 55

A alimentacao e conduzida ate aos outros modulos por varias linhas do barramento comum.

5.1.4 Gerador de Dados

O modulo gerador de dados tem por funcao emular uma fonte de dados para o teste de funcio-namento do modulador/desmodulador. Este teste pode tambem ser efectuado com o auxılio dobaralhador (scrambler) interno do processador, mas como o sinal de saıda deste nao e observavel,e algo difıcil efectuar a comparacao entre dados enviados e dados recebidos para a analise, porexemplo, de taxas de erros.

Este gerador e composto apenas por dois circuitos integrados representados na figura 5.14: o74HCT164 que e um registo de deslocamento de 8 elementos e o 74HCT86 que contem quatroportas XOR (ou-exclusivo) [54].

Figura 5.14: Imagem do gerador de dados.

Este circuito (ver esquema electrico no anexo A.4) realiza um gerador de sequencia pseudo-aleatoriade comprimento maximo 127, dada pelo polinomio gerador x7 +x+1. Para melhor se compreendero funcionamento deste circuito atente-se ao diagrama logico equivalente, ilustrado na figura 5.15.

x + x + 17

"1"

7

Sequência PN

XOR1

XOR2

XOR3

1 2 3 4 5 6

Figura 5.15: Diagrama logico do gerador de dados pseudo-aleatorios.

As saıdas do primeiro e setimo elementos de atraso (ligacoes determinadas a partir do polinomio)sao combinadas no primeiro XOR (XOR1), formando o sinal a ser realimentado no registo dedeslocamento. O XOR2, cuja funcao e inverter o valor logico do sinal anterior, evita que o geradorbloqueie quando o valor de todos os registos forem zero, introduzindo o valor logico “1” no primeiroregisto. Esta situacao acontece quando a alimentacao do sistema e ligada ou quando o sinal dobarramento RESET fica activo. A consequencia da inclusao do XOR2 e inverter toda a sequencia

5.1 Modulos 56

PN correspondente ao polinomio inicial. Embora este efeito nao seja importante ja que a sequenciamantem essencialmente todas as propriedades, o XOR3 inverte novamente a sequencia e a sua saıdae a correspondente ao sinal de dados para teste.

Capıtulo 6

Software de Configuracao

Este capıtulo aborda a forma como se pode programar o transceptor para se alcancar determinadafuncionalidade. Inicialmente foi desenvolvido um software que permitia a programacao do sistemapara uma unica configuracao, implicando que o codigo fonte tivesse de ser alterado sempre quese pretendesse alterar os parametros do equipamento. Como existe um elevadıssimo numero deconfiguracoes possıveis justificava-se plenamente a realizacao de uma interface grafica a partir daqual todos os parametros pudessem ser alterados sem necessidade de recompilacao. A interfacerealizada e descrita ao longo deste capıtulo.

6.1 Exemplo de programacao

No anexo B e apresentado um programa em C (dsss_example.c) que permite programar o trans-ceptor com a seguinte configuracao:

• Frequencia da portadora: fIF = 5,000 MHz correspondendo a palavra de controlo de frequen-cia FCW = 40000000H ;

• Taxa de chip: 333,333 kcps (fRXIFCLK/60);

• Codigo de espalhamento do sımbolo de aquisicao correspondente ao polinomio gerador: x6 +x + 1 (N = 63);

• Codigo de espalhamento dos sımbolos de dados correspondente ao polinomio gerador: x5 +x2 + 1 (N = 31);

• Taxa de sımbolos: 10,753 kbps (fRXIFCLK/(60 × 31));

• Modulacao: BPSK.

Apos compilacao, basta executar o programa dsss_example, e os registos do STEL-2000A seraocarregados atraves da porta paralela seleccionada (no exemplo referido e a LPT2).

57

6.2 Interface Grafica de Configuracao 58

6.2 Interface Grafica de Configuracao

Esta interface grafica permite ao utilizador alterar a configuracao do transceptor de uma formamuito mais interactiva sem passar pelo processo de alteracao do codigo fonte do programa, pelacompilacao e pela execucao.

Esta interface grafica foi desenvolvida em ambiente Xwindows (X11R6) para o sistema operativoLinux, com o auxılio da biblioteca de funcoes graficas Xforms [55]. Esta biblioteca permite odesenvolvimento de aplicacoes graficas de forma flexıvel e interactiva nao so para a maioria dasplataformas Unix (SGI, SUN, HP, IBM RS6000/AIX, Dec Alpha/OSF1, Linux, FreeBSD, NetBSD,OpenBSD, SCO, Unixware) mas tambem em plataformas como OpenVMS, OS/2 e Windows95/NT,tornando as aplicacoes extremamente portaveis.

Nas seccoes seguintes sao apresentadas as potencialidades de configuracao oferecidas pelo programa.

6.2.1 Janela Principal de Configuracao do Transceptor

A janela principal de configuracao evocada a partir do comando sstxvr (representada na figu-ra 6.1), permite controlar na globalidade o transceptor. Em particular, existem seis botoes quedesempenham as seguintes funcoes:

Figura 6.1: Janela principal do software de programacao.

• Transmitter Setup : abre a janela de configuracao do emissor;

• Receiver Setup : abre a janela de configuracao do receptor;

• NCO Setup : abre a janela de configuracao do oscilador controlado numericamente;

• Test Mode Setup : abre a janela de configuracao do modo de teste;

• General Setup : abre a janela de configuracao geral do sistema;


• Download : transfere para o transceptor a configuracao actual.

Adicionalmente existem dois menus: o menu File, a partir do qual e possıvel gravar (Save as...) eler (Open...) as configuracoes do sistema, alem de se poder terminar o programa (Quit); o menuHelp permite abrir uma janela contendo informacoes gerais sobre o programa (About...).

6.2.2 Janela de Controlo do Emissor

Atraves desta janela (representada na figura 6.2) e possıvel controlar os seguintes parametros deemissao:

Figura 6.2: Janela de controlo do emissor.

• Modulation: permite seleccionar os dois tipos de modulacao possıveis, ou seja BPSK ouQPSK diferenciais;

• Overlay Code: este campo permite seleccionar um dos tres polinomios geradores para obaralhador de dados de emissao (scrambler), podendo ainda inibir-se a accao deste (opcaonone). As sequencias geradas por estes polinomios sao sequencias-m de de comprimentos 63(x6 + x5 + x3 + x2 + 1), 511 (x9 + x5 + x3 + x2 + 1) ou 1023 (x10 + x5 + x3 + x2 + 1);

• Invert Symbols: esta opcao permite inverter o valor logico dos bits dos canais I e Q aposcodificacao diferencial. Esta funcao tem o mesmo efeito que inverter a sequencia do codigoPN, podendo ser util em alguns casos;

• TXIFCLK Cycles per Chip: este campo permite seleccionar a taxa de chip (Rc) a partirum submultiplo da frequencia de relogio TXIFCLK. Esse submultiplo podera variar desde 2ate 64, que para TXIFCLK = 20,000 MHz, origina taxas de chip entre 312,5 kcps e 10,0 Mcps.Se se usar o modulador interno, a taxa de chip maxima devera estar limitada a 5,0 Mcps demodo a manter reduzido o efeito do aliasing. Nos casos em que a taxa de chip pretendida nao


for submultipla de TXIFCLK, esta podera ser controlada atraves do sinal externo TXMCHP(ver figura 4.1). O valor corrente da taxa de chip e indicado na parte inferior da janela (Chiprate);

• Tx Chips per Data Symbol: este valor controla a taxa de sımbolos do emissor e poderavariar entre 2 e 64, correspondendo igualmente ao comprimento da sequencia do codigo PN.De acordo com a taxa de chip seleccionada anteriormente, poderemos obter taxas de sımbolosdesde 4,88 kbaud (312500/64) ate 5,00 Mbaud (107/2), cujo valor actual e igualmente indicadona parte inferior da janela (Symbol rate).

• Tx Chips per Acquisition Symbol: este valor define o comprimento da sequencia docodigo PN a utilizar no sımbolo de aquisicao, podendo este comprimento variar entre 2 e 64;

• Tx Data Symbols per Burst: define o numero de sımbolos de dados por burst de emissao.Este numero podera ser variado entre 2 e 65536 e assim que o numero de dados transmitidosultrapassar esse valor, a actividade do emissor cessa imediatamente. Se esse valor for colocadoa zero, o contador de sımbolos enviados sera inibido, permitindo a emissao contınua de dados.

• Tx Data Symbol Code: a partir deste botao de seleccao podera ser escolhido um dosseguintes codigos PN disponıveis:

– Sequencia-m de comprimento 15: g(x) = x4 + x + 1;

– Sequencia-m de comprimento 63: g(x) = x6 + x + 1;

– Codigo de Gold de comprimento 31: g(x) = x5 + x2 + 1;

– Codigo de Barker de comprimento 11: 0, 0, 0, 1, 1, 1, 0, 1, 1, 0, 1;– Codigo de Barker de comprimento 13: 0, 0, 0, 0, 0, 1, 1, 0, 0, 1, 0, 1, 0;– Sequencia nula (todos os elementos da sequencia nulos). Esta sequencia permite operar

o emissor em modo nao espalhado (operacao em banda estreita).

• Tx Acquisition Code: a semelhanca do anterior, este botao permite seleccionar um doscodigos anteriores para o sımbolo de aquisicao.

Esta janela possui ainda dois botoes adicionais. O botao Enable Tx permite habilitar ou inibirtodo o circuito de emissao do STEL-2000A. Quando este circuito e activado, e iniciado o enviodo sımbolo de aquisicao sucedido pela sequencia de dados de comprimento definido por Tx DataSymbols per Burst. O botao Close efectua o fecho desta janela assim como de qualquer outraa qual esteja associado.

6.2.3 Janela de Controlo do Receptor

A janela de configuracao do receptor e apresentada na figura 6.3. Atraves desta e possıvel controlaros varios subsistemas do receptor da forma descrita nas subseccoes seguintes.

Downconverter

• Rx Baseband Sampling Rate (RXIFCLK cycles): a taxa da amostragem de banda basedevera ser o dobro da taxa de chip do sinal recebido e tera que ser menor ou igual a metadede RXIFCLK. Como tal, a taxa de amostragem de banda base e definida a partir do numero


Figura 6.3: Janela de controlo do receptor.

de ciclos de relogio de RXIFCLK introduzido neste campo. Para RXIFCLK = 20,000 MHze possıvel programar taxas que variam entre 312,5 kHz (156,25 kcps) e 10,0 MHz (5 Mcps).A taxa de chip correspondente e indicada no canto inferior esquerdo da janela;

• I&D Filter Viewport: este valor estabelece quais os tres bits consecutivos da saıda dosfiltros I&D que vao ser seleccionados como entradas do filtro adaptado. Os nıveis de sinalnas saıdas dos filtros I&D dependem dos nıveis de sinal de IF e do numero de amostrasintegradas no perıodo de amostragem de banda base (definido pelo parametro anterior). Aoestabelecer o valor apropriado da viewport, o valor das saıdas dos filtros I&D e efectivamentenormalizado antes de posterior processamento. Assim, as saıdas destes filtros serao divididaspor 2n, em que n e o valor introduzido neste parametro (ajustavel entre 0 e 11). A explicacaomais detalhada do modo como se determina correctamente este valor vem dada a seguir.

A figura 6.4 sumariza a cadeia de processamento efectuada no receptor onde Ainejωt representao sinal de IF e, por conveniencia de representacao, os canais I e Q estao aglutinados num canal(complexo) unico.

Como o filtro adaptado dispoe de apenas tres bits de entrada, o nıvel de sinal a saıda do selectorde dados do filtro I&D nao devera ultrapassar ± 3,5 LSB1 por forma a evitar que haja saturacao.Assim, devera ser verificada a seguinte

128 × Ain ×√N

256 × 2vp dc≤ 3,5 ,

onde:1LSB - Least Significant Bit - e usado como unidade de medida para representar o sinal resolvido mais pequeno

apos amostragem e quantizacao.


Nível máximo = 128 LSB

Filtro I&D

DownconverterViewport

NCO

128 LSB (max)

IF in1 / 256N

N

1 / 2

Nível máximo = 3,5 LSB

ΣM

Σ 2M

Filtro Adaptado

Matched FilterViewport

1 / 2DPSK

Desmodulador

DQPSK

RX out

vp_dc vp_dc

Figura 6.4: Cadeia de processamento de sinal simplificada do receptor do STEL-2000.

• Ain e o valor de pico do sinal de entrada em LSB;

• N e o numero de amostras por meio chip, ou equivalentemente, o numero de amostras in-tegradas por perıodo da taxa de amostragem de banda base. De notar que, em geral, asamostras do sinal serao nao-correlacionadas e como tal o factor de ganho no filtro I&D seradependente da potencia e nao da amplitude do sinal. Deste modo, o sinal aumentara de umfactor

√N ;

• vp dc e o factor de escala do selector de dados do filtro I&D.

Estando definidos os valores Ain e N , vp dc devera ser tal que maximize a expressao anterior sem,no entanto, ultrapassar o valor maximo permitido pelo filtro adaptado (±3,5 LSB). Simplificandoa expressao anterior poder-se-a obter o valor adequado de vp dc por:

vp dc = log2 Ain +12

log2 N − 2,8

Na tabela 6.1 estao indicados alguns valores para vp dc em funcao do nıvel do sinal de entrada paraN = 30 (correspondendo a 333,33 kcps).

Nıvel de Valor de pico Valor da Nıvel de entrada doentrada de entrada Viewport Filtro adaptado(dBm) (LSB) (LSB)

10 128 7 2,75 72 6 3,10 40 5 3,4-5 23 5 2,0-10 13 4 2,2-15 7 3 2,4-20 4 2 2,7

Tabela 6.1: Valores representativos do selector de dados do filtro I&D para N = 30 e diversos nıveisdo sinal de IF.

Matched Filter

• Rx Acquisition Code: a partir deste botao e possıvel programar os coeficientes do filtroadaptado para a sequencia PN usada para o sımbolo de aquisicao. As sequencias pre-definidassao identicas as disponıveis no emissor.


• Rx Data Code: permite efectuar igual programacao mas agora para os sımbolos de dados;

• Matched Filter Viewport: a semelhanca do selector de dados do filtro I&D, existe umsegundo selector de dados que converte a saıda de 10 bits do filtro adaptado numa entradade 8 bits para o bloco desmodulador (portanto num valor maximo de ±128 LSB) de modoa nao existir saturacao dos dados (clipping). Este selector de dados pode assumir os valores0, 1 ou 2 (vp mf), os quais provocam uma divisao do sinal por 1, 2, ou 4, respectivamente.Retomando a figura 6.4 e assumindo que o nıvel de entrada do filtro adaptado e 3,5 LSB,constata-se que o nıvel maximo a entrada da viewport nao ultrapassara 3,5M , sendo M onumero de chips por sımbolo de dados, ou seja o comprimento da sequencia PN. Assim, paraM ≤ 36 nao ha necessidade em efectuar qualquer reducao do sinal (vp mf = 0), devendohaver reducao para metade para os outros valores de M .

Acquisition and Tracking

• Acquisition Threshold: este limiar (γ) estabelece o valor acima do qual o receptor, no modode aquisicao, reconhece um pico de correlacao. Apos a identificacao deste pico, o receptorentra no modo de seguimento, iniciando a fase de recepcao dos sımbolos de dados.

Este limiar de deteccao assume um papel extremamente importante na configuracao do re-ceptor ja que o desempenho deste depende directamente de γ. Assim, para valores de limiarde deteccao baixos, mais facilmente o sinal do filtro adaptado os excedera, ou seja, a pro-babilidade de deteccao - Pd - aumenta. Contudo, a medida que o limiar e decrementado, aprobabilidade de ocorrer uma deteccao falsa (fora da temporizacao correcta) devido ao ruıdoe/ou interferencias do canal aumenta igualmente. A esta probabilidade da-se vulgarmente onome de probabilidade de falso alarme - Pfa. Pelo que foi referido, conclui-se que o limiardos sımbolos de aquisicao deve estabelecer um compromisso entre probabilidade de deteccaoelevada e baixa probabilidade de falso alarme. A dependencia de Pd em funcao de Pfa paravarios valores de Es

No(razao entre a energia de sımbolo e a densidade espectral de potencia do

ruıdo) esta representada no grafico da figura 6.5, ao qual se da o nome de caracterısticas deoperacao do receptor [1][56].

Pd

Pfa

γ = 0

ογ = ο

1

1

(Es/N

o)´´´

(Es/N

o)´´´

´(Es/N

o)´´

(Es/N

o)´

(Es/No)´ > (Es/No)´´ > (Es/No)´´´ > (Es/No)´´´´

Figura 6.5: Caracterısticas de operacao do receptor.


O valor do limiar adequado, isto e, que simultaneamente maximize Pd e minimize Pfa, de-pende da razao directa do numero de chips/sımbolo de aquisicao (o qual influencia o nıvel dosinal a saıda do filtro adaptado) e igualmente da relacao sinal-ruıdo encontrada a saıda dofiltro adaptado. Por ser complicado obter Pd e Pfa, ja que estao dependentes da estatıstica docanal (ruıdo, interferencia e multipercurso), este valor devera ser obtido experimentalmentetendo em conta o que foi referido previamente.

• Data Symbol Threshold: as consideracoes apresentadas para o limiar anterior tambemdevem ser tidas em conta para o valor do limiar dos sımbolos de dados.

• Rx Chips per Data Symbol: este valor (variavel entre 2 e 64) define o numero de chipspor sımbolo de dados, ou seja, o comprimento da sequencia PN usada nestes sımbolos.

Como a aquisicao e puramente baseada na correlacao de um unico sımbolo de aquisicao, naoe necessario indicar o numero de chips por sımbolo de aquisicao.

• Rx Data Symbols per Burst: configura o numero de sımbolos de dados presentes numasequencia de emissao, desde 1 a 65533. Assim que o numero de sımbolos recebidos excedaeste valor, e assumido que a sequencia tenha terminado e o receptor retorna imediatamenteao modo de aquisicao, ficando pronto para outra sequencia.

• Missed Detects per Burst: para monitorar a qualidade de recepcao dos dados recebidos,o processador de SS incorpora uma particularidade no seu algoritmo de seguimento, o qualregista o numero de sımbolos cujos valores de correlacao nao excederam o limiar para ossımbolos de dados. Sempre que uma “deteccao falhada” ocorre, o algoritmo de seguimentogerara e inserira um sinal de deteccao no ciclo de relogio de sımbolos correspondente aopico de correlacao esperado, de modo a manter a continuidade dos sımbolos de dados e dosimpulsos de relogio de sımbolos. Simultaneamente, um impulso indicando “deteccao falhada”sera gerado internamente e adicionado a eventuais outros gerados no burst de dados corrente.Quando o numero acumulado de “deteccoes falhadas” ultrapassa o valor introduzido nestaopcao (variavel entre 1 e 255), o processador terminara de processar os sımbolos de dados eretomara o modo de aquisicao.

• Rx Symbols per Burst Off : quando activada, esta opcao permite a recepcao contınua dedados, permitindo que sequencias de dados superiores a 65533 sımbolos sejam processadas.

• Missed Detects per Burst Off : quando esta opcao e activada, o numero maximo de“deteccoes falhadas” estabelecido anteriormente e ignorado, permitindo que o processamentode sımbolos seja efectuado ate ao fim do burst independentemente do numero de “deteccoesfalhadas” ocorridas.

Demodulator

• No Rotation (BPSK): esta opcao nao introduz qualquer rotacao de fase no desmoduladordiferencial tal como e requerido para a desmodulacao de BPSK diferencial (ver seccao 4.3.2).

• −π/4 (QPSK): selecciona o modo de desmodulacao QPSK diferencial introduzindo umatraso de fase de −45 no desmodulador.


Output Processor

• Reverse I and Q: esta opcao tem como funcao trocar o conteudo dos canais I e Q. Quandoesta opcao nao esta seleccionada, o bit do canal I precede o bit do canal Q na saıda de dadosRXOUT. Pelo contrario, quando seleccionada, e o bit do canal Q a preceder o do canal I.

• BPSK enable: esta opcao configura o processador de saıda para gerar um bit por sımbolo(BPSK enable activado) ou dois bits por sımbolo (BPSK enable desactivado). Adicio-nalmente, esta opcao permite ao utilizador extrair apenas o canal I (Reverse I and Q naoseleccionado) ou o canal Q (Reverse I and Q seleccionado).

• Invert Output: ao ser seleccionado provoca a inversao do valor logico do conteudo de ambosos canais I e Q. Esta inversao ocorre em todas as saıdas do STEL-2000 (RXOUT, RXIOUTe RXQOUT).

• Overlay Code: o polinomio gerador da sequencia de baralhamento usada no emissor deveraser o mesmo que o seleccionado neste campo para uma correcta recuperacao dos dados.

Existe ainda o botao Enable Rx o qual, quando desactivado, desliga todo o circuito relativo aoreceptor. Quando reactivado, o receptor entra no modo de aquisicao qualquer que tenha sido o seuestado anterior.

6.2.4 Janela de Controlo do NCO

O valor da frequencia do oscilador controlado numericamente, assim como o estado da sua activi-dade, podem ser controlados atraves da janela representada na figura 6.6.

Figura 6.6: Janela de controlo do NCO.

6.2.5 Janela de Controlo do Modo de Teste

Esta janela, representada na figura 6.7, permite colocar o sistema em modo de teste, permitindoa inspeccao dos varios sinais internos, assim como avaliar todo o seu funcionamento sem qualquercircuito de interface (modos de loopback).

As funcoes de teste existentes sao as seguintes:

• Rx Test Function: permite seleccionar o sinal disponıvel no barramento de teste (RX-TEST[7..0]) na cadeia de recepcao. Atraves deste barramento e possıvel inspeccionar 16pontos distintos no circuito de recepcao do STEL-2000. Estes sao:


Figura 6.7: Janela de controlo do modo de teste.

– as entradas I e Q do filtro adaptado (MFIIN[2..0] e MFQIN[2..0]);

– os 8 bit mais significativos da amplitude de pico da saıda (complexa) do filtro adaptado(Pk-POWER[9..2]);

– as saıdas seno e cosseno do NCO (SIN[7..0] e COS[7..0]);

– os 8 bit mais significativos dos canais I e Q das saıdas do conversor de frequencia (DCI-OUT[7..0] e DCIOUT[7..0]);

– os 8 bit mais significativos dos canais I e Q das saıdas do filtro adaptado (ISUM[9..2] eQSUM[9..2]);

– os 8 bit mais significativos da amplitude da saıda (complexa) do filtro adaptado (POWER[9..2]);

– saıdas I e Q do selector de dados do filtro adaptado (ISUM[7..0] e QSUM[7..0]);

– a amplitude de pico das saıdas dos canais I e Q do filtro adaptado (Pk-ISUM[7..0] ePk-QSUM[7..0]);

– os 8 bit mais significativos dos produtos interno e externo do desmodulador diferencial(DOT[16..9] e CROSS[16..9]);

– o sinal de loopback, equivalente a TXIFOUT (TXFBK[7..0]).

• Tx Test Function: existem tres pontos de observacao da cadeia de emissao que podem serobservados a partir do sinal TXTEST:

– sımbolo I nao espalhado;

– sımbolo Q nao espalhado;

– sequencia do codigo PN.


• Loopback Mode: existem dois modos de loopback interno que podem ser configurados noSTEL-2000:

– Matched Filter Loopback: neste modo, os sımbolos I e Q diferencialmente codificadose espalhados sao directamente interligados as entradas do filtro adaptado, permitindoefectuar o teste do circuito de banda base do sistema de forma independente do modu-lador BPSK/QPSK e do DDC;

– I.F. Loopback: neste modo o sinal TXIFOUT alimenta a entrada RXIIN directamente,permitindo o teste integral da parte de processamento digital do transceptor. Comoapenas e usada a entrada IF do canal I, a taxa de chip deve estar consistente com omodo de amostragem directa de IF (ver subseccao 4.3).

Quando nenhum dos modos de loopback e seleccionado o transceptor opera normalmente.

6.2.6 Janela de Configuracao Geral

Atraves desta janela, representada na figura 6.8, e possıvel a seleccao da porta paralela pela qualse vai efectuar a programacao do transceptor (LPT1 ou LPT2), bem como introduzir o valor dafrequencia de relogio do sistema (a qual corresponde a TXIFCLK e RXIFCLK).

Figura 6.8: Janela de configuracao geral.

6.2.7 Janela de Informacoes Gerais Sobre o Programa

Esta janela (figura 6.9) inclui algumas informacoes sobre este programa e pode ser alcancada apartir do menu Help.


Figura 6.9: Janela de informacoes gerais sobre o programa.

Capıtulo 7

Resultados Experimentais

Os resultados experimentais obtidos a partir de alguns testes efectuados ao transceptor sao apre-sentados neste capıtulo. Nomeadamente, sao expostos sinais frequenciais e temporais dos pontosmais importantes da cadeia de modulacao e desmodulacao para varias configuracoes do sistema. Odesempenho em termos de taxa de erros foi tambem avaliado para canais AWGN.

Em todos os testes apresentados, o valor programado da frequencia intermedia foi de 5,000 MHz,a qual corresponde ao valor que minimiza a distorcao por aliasing para uma frequencia de relogio(ou de amostragem) de 20,000 MHz, segundo o exposto em 4.3.3.

7.1 Teste do Modulador

O primeiro espectro (figura 7.1) representa entao o sinal de saıda do modulador na ausencia demodulacao (portadora apenas). A potencia de saıda desta portadora foi ajustada para 0 dBm(saıda terminada em 50 Ω). De referir ainda que os espectros apresentados foram obtidos com oanalisador de espectros 494P da Tektronix.

−80

−70

−60

−50

−40

−30

−20

−10

0REF 0 dBm CENTER 5.00 MHz 200 KHz/div Tektronix 494P

10 dB/div ATT 30 dB RBW 10 KHz VBW 10 KHz SWP 0.5 s

Figura 7.1: Espectro do sinal de IF nao modulado.

O primeiro teste consistiu em modular a portadora anterior em BPSK apenas com a sequencia-mde comprimento N = 31, gerada pelo polinomio x5 + x2 + 1 (os sımbolos de dados foram mantidosa um valor constante). Foi programada uma taxa de chip de Rc = fTXIFCLK/60 = 333,333 kcps e

69

7.1 Teste do Modulador 70

como consequencia a taxa de sımbolos e de Rb = Rc/N = 10, 752 kbps. O espectro relativo a esteteste esta representado na figura 7.2.

−80

−70

−60

−50

−40

−30

−20

−10


10 dB/div ATT 30 dB RBW 1 KHz VBW 1 KHz SWP 20 s

Figura 7.2: Sinal de IF modulado apenas por uma sequencia-m de comprimento 31.

Como se pode constatar, a densidade de potencia foi reduzida em aproximadamente 15 dB, valorpraticamente coincidente com o factor de espalhamento que para um codigo de comprimento 31 e10 log10 31 = 14,9 dB. Como tambem seria de esperar, o lobo principal ocupa uma largura de 2Rc

ou seja 666,667 kHz.

Sendo a sequencia do codigo um sinal periodico, o espectro resultante e constituıdo apenas porriscas, cujo espacamento e dado pelo inverso do perıodo de repeticao do codigo ou seja, Rb, comose observa no espectro pormenorizado da figura 7.3.

−80

−70

−60

−50

−40

−30

−20

−10


10 dB/div ATT 30 dB RBW 100 Hz VBW 100 Hz SWP 100 s

Figura 7.3: Pormenor do espectro anterior.

De salientar a existencia de uma componente espectral a frequencia intermedia (componente DCdo codigo) que resulta da propriedade de nao-balanceamento da sequencia-m (existe um “1” amais na sequencia do codigo). Esta componente espectral tem uma amplitude que depende docomprimento N e vale aproximadamente −10 log10 N = −14.9 dBc [57] (em relacao ao valor depico do lobo principal).

As diversas replicas espectrais podem ser constatadas a partir do proximo espectro (figura 7.4)onde se mostram as replicas do sinal da primeira regiao de Nyquist em 15 MHz, 25 MHz, 35 MHz

7.1 Teste do Modulador 71

e 45 MHz. Qualquer uma destas (ou das outras nao representadas) pode ser usada como o sinalde IF a ser convertido para a frequencia final da portadora de RF (ou outra frequencia intermediamais elevada). De notar ainda que estas replicas sofrem uma atenuacao crescente com a frequencia;esta atenuacao e resultado do efeito de abertura do amostrador do sinal de IF o qual provoca umamodulacao de amplitude ao espectro segundo a funcao sinc(πf/fTXIFCLK).

−80

−70

−60

−50

−40

−30

−20

−10

0REF 0 dBm CENTER 25.0 MHz 5 MHz/div Tektronix 494P

10 dB/div ATT 30 dB RBW 10 KHz VBW 300 Hz SWP 50 s

Figura 7.4: Replicas espectrais do sinal de frequencia intermedia.

Em seguida, foram gerados sımbolos de dados a partir do scrambler interno onde se emula umafonte aleatoria de dados (polinomio gerador: x10 +x5 +x3 +x2+1). O resultado apos esta operacaoesta ilustrado no espectro da figura 7.5, tendo desaparecido as riscas dos espectros anteriores.

−80

−70

−60

−50

−40

−30

−20

−10


10 dB/div ATT 30 dB RBW 1 KHz VBW 1 KHz SWP 20 s

Figura 7.5: Espectro do sinal do modulador quando sao transmitidos sımbolos de informacao.

O segundo teste consistiu na alteracao da sequencia do codigo. Agora foi usada uma sequencia-mde comprimento 63 correspondente ao polinomio gerador x6 + x + 1 (figura 7.6).

Como a taxa de chip foi mantida, Rb veio reduzido para sensivelmente metade (Rb = 5, 291 kbps).O factor de espalhamento e agora de 18 dB (10 log10 63), correspondente a reducao de densidadeespectral em relacao ao sinal nao modulado. A componente DC do codigo tem agora uma amplitudede −18 dBc.

No ultimo teste efectuado ao modulador o valor da taxa de chip foi substancialmente aumentado;Rc foi agora programado para 2,000 Mcps e o codigo empregue e o codigo de Barker de 11 chip

7.2 Teste do Conjunto Modulador/Desmodulador 72

−80

−70

−60

−50

−40

−30

−20

−10



Figura 7.6: Espectro do sinal para uma sequencia de comprimento 63.

cuja sequencia e 0, 0, 0, 1, 1, 1, 0, 1, 1, 0, 1. A taxa de sımbolos e agora 181,818 kbps e o factorde espalhamento de 10,4 dB. O espectro resultante e apresentado na figura 7.7.

−80

−70

−60

−50

−40

−30

−20

−10



Figura 7.7: Espectro do sinal para uma sequencia de Barker de comprimento 11.

Apesar do valor de Rc ja se aproximar do limite maximo do modulador (5 Mcps) ainda nao enotoria a degradacao introduzida por aliasing.

No ultimo espectro (figura 7.8) foram adicionados sımbolos de informacao recorrendo ao mesmometodo anteriormente descrito (atraves do scrambler), passando o espectro a aproximar-se daenvolvente do espectro da figura 7.7.

7.2 Teste do Conjunto Modulador/Desmodulador

Para demonstrar o funcionamento do modulador/desmodulador sao apresentados varios oscilogra-mas para as seguintes condicoes:

• Taxa de chip: 333,333 kcps (3,0 µs de perıodo de chip);

7.2 Teste do Conjunto Modulador/Desmodulador 73

−80

−70

−60

−50

−40

−30

−20

−10


10 dB/div ATT 30 dB RBW 100 KHz VBW 100 KHz SWP 0.1 s

Figura 7.8: Espectro do sinal do modulador quando sao transmitidos sımbolos de informacao (parao codigo de Barker).

• Codigo de espalhamento dos sımbolos de dados correspondente ao polinomio gerador: x5 +x2 + 1 (N = 31);

• Taxa de sımbolos: 10,753 kbps (93,0 µs de perıodo de bit);


No primeiro oscilograma (figura 7.9) estao indicados o relogio de dados de transmissao (TXBIT-PLS), os dados enviados (TXIN) e a sequencia PN extraıda pela saıda TXTEST (linha 3 do osci-lograma).

TXBITPLS

TXIN

TXTEST

(Sequência PN)

Figura 7.9: Sinais TXIN, TXBITPLS e TXTEST (Sequencia PN).

Cada flanco ascendente de TXBITPLS gerado pelo processador provoca a leitura do valor logicopresente na entrada de dados; neste caso, esses flancos ocorrem em cada 93 µs.

No oscilograma referente a operacao do desmodulador (figura 7.10) pode observar-se, no canal 1 doosciloscopio, o sinal de correlacao cruzada correspondente ao modulo do vector cujas componentessao as saıdas do filtro adaptado complexo. Este sinal nao e mais do que a saıda do detector deamplitude descrito em 4.2.8. Este sinal de correlacao corresponde a uma situacao onde o ruıdopresente no sinal recebido era diminuto, e daı o seu comportamento estavel ao longo do tempo.

7.3 Teste de Taxa de Erros 74

RXTEST

RXOUT

(Saída do filtro adaptado)

/RXDRDY

Figura 7.10: Sinais RXTEST (saıda do filtro adaptado), RXDRDY e RXOUT .

Os dois outros canais (2 e 3) correspondem, respectivamente, ao relogio de sımbolos recebidos(RXDRDY) e aos dados desmodulados (RXOUT).

O oscilograma onde estao presentes simultaneamente uma sequencia de sımbolos enviados (traco1) e recebidos (traco 2) esta representado na figura 7.11.

RXOUT

TXIN

Figura 7.11: Sinais de entrada (TXIN) e saıda (RXOUT) de dados.

Verifica-se que a sequencia recebida esta atrasada 465 µs, correspondendo a cinco sımbolos, sendoeste o atraso global introduzido pelo conjunto modulador-desmodulador.

7.3 Teste de Taxa de Erros

Neste teste e avaliada a caracterıstica mais importante de um sistema de comunicacao de dados: oseu desempenho em termos de taxa de erros.

Para tal foi montada a configuracao exposta na figura 7.12.

Para efectuar a contagem de erros foi usado um testador de taxa de erros (Bit Error Rate Tester— BERT) ligado aos sinais de dados (TXin e RXout) e respectivos relogios (TXclk e RXclk).

Para emular o efeito de um canal AWGN foi usado o gerador de formas de onda arbitrarias (AWG)da Hewlett-Packard (modelo HP33120A) o qual tem a capacidade de sintetizar ruıdo branco gaus-


Σ

IF O

ut

IF I

n (

I)

Gerador de funçõesarbitrárias (AWG)

HP 33120A

Filtropassa-baixo

6 MHz

TX

in

TX

clk

RX

ou

t

RX

clk

BER Tester

Transceptor de Espalhamento Espectral de Sequência DirectaPessoal

Computador

Figura 7.12: Montagem efectuada para a medida da taxa de erros.

siano ate 10MHz, sendo portanto apropriado para o valor de frequencia intermedia usado nesteteste (5 MHz).

O sinal resultante da combinacao do sinal de frequencia intermedia do modulador (IFout) com oruıdo do AWG, e filtrado atraves de um filtro elıptico passa-baixo de setima ordem e 6 MHz defrequencia de corte, projectado com o auxılio de tabelas que podem ser encontradas em [58].

Antes de ser aplicado a entrada em fase de IF do desmodulador, o sinal e amplificado cerca de20 dB de modo a ter um nıvel adequado a gama de entrada do conversor A/D.

Foram efectuadas duas analises de taxa de erros para duas taxas de chip distintas e tres sequenciasPN.

Na primeira, as condicoes de teste foram as seguintes:

• Taxa de chip: 333,333 kcps (correspondente a 60 ciclos de TXIFCLK por perıodo de chip);

• Sequencias PN utilizadas:

– Barker de comprimento 11 (Rb = 30303 bit/s);

– Gold de comprimento 31: g(x) = x5 + x2 + 1 (Rb = 10753 bit/s);

– Sequencia-m de comprimento 63: g(x) = x6 + x + 1 (Rb = 5291 bit/s);


Os resultados obtidos neste teste podem ser visualizados na figura 7.13. As curvas representadasforam obtidas por interpolacao polinomial de segundo grau sobre os diversos pontos resultantes damedia de testes repetidos para cada uma das sequencias. (assinalados com , + e ∗).A primeira conclusao que se pode tirar e que a medida que o comprimento da sequencia aumenta,e como tal o factor de espalhamento, o sistema consegue operar com relacoes sinal-ruıdo cada vezmais negativas para igual probabilidade de bit errado. Pelo que foi referido no capıtulo 2, este erao comportamento esperado para o sistema. De notar ainda que o deslocamento relativo entre cada


−15 −12 −9 −6 −3 0 3 6 9 1210

−8

10−7

10−6

10−5

10−4

10−3

10−2

10−1

100

Relação Sinal−ruído (dB)

Pro

babi

lidad

e de

bit

erra

do

Taxa de erros para 333 kcps

Barker 11 Gold 31 M−Sequence 63

Figura 7.13: Taxa de erros para 333,33 kcps.

uma das curvas no eixo das abcissas corresponde aproximadamente a diferenca relativa entre ostres factores de espalhamento.

No segundo teste, a taxa de chip foi aumentada para 1,25 Mcps mantendo as outras condicoesinalteradas:

• Taxa de chip: 1,25 Mcps (correspondente a 16 ciclos de TXIFCLK por perıodo de chip);

• Sequencias PN utilizadas:

– Barker de comprimento 11 (Rb = 113, 64 kbit/s);

– Gold de comprimento 31: g(x) = x5 + x2 + 1 (Rb = 40323 bit/s);

– Sequencia-m de comprimento 63: g(x) = x6 + x + 1 (Rb = 19841 bit/s);


Na figura 7.14 sao mostrados os resultados deste ultimo teste.

Em comparacao com as curvas de erro anteriores, verifica-se que as curvas, apesar de manterem omesmo comportamento das anteriores, apresentam-se deslocadas para a direita aproximadamente6 dB, que corresponde a relacao entre as taxas de chip dos dois testes (10 log(1, 25/0, 33)). Estareducao de desempenho e devida, essencialmente, ao menor numero de amostras integradas porperıodo de chip no filtro I&D, reduzindo para cerca de quatro vezes o ganho de processamentoconferido por este bloco.


−15 −12 −9 −6 −3 0 3 6 9 1210

−8

10−7

10−6

10−5

10−4

10−3

10−2

10−1

100

Relação Sinal−ruído (dB)

Pro

babi

lidad

e de

bit

erra

do

Taxa de erros para 1,25 Mcps

Barker 11 Gold 31 M−Sequence 63

Figura 7.14: Taxa de erros para 1,25 Mcps.

Capıtulo 8

Conclusoes

Esta tese abordou o tema dos sistemas de comunicacao por espalhamento espectral, em particularos de sequencia directa e a sua implementacao usando tecnicas de radio digital.

O principal objectivo deste trabalho foi desenvolver um transceptor de espalhamento espectral desequencia directa com elevado grau de programabilidade baseado em arquitecturas de radio digi-tal. Todos os componentes que formam o sistema estao interligados atraves de um barramentocomum e alojados num rack. Esta opcao conferiu ao equipamento uma caracterıstica bastantemodular, facilitando futuras expansoes. Sao quatro os modulos que formam o sistema: modula-dor/desmodulador e processador de DSSS, interface de programacao, gerador de dados e adaptadorde fonte de alimentacao comutada. Adicionalmente ao hardware foi realizada uma interface graficaem Unix (Xwindows) a partir da qual e possıvel configurar todos os parametros do transceptor comrelativa facilidade.

Os resultados dos testes efectuados a este equipamento revelaram-se satisfatorios e confirmaramque o funcionamento do sistema aproxima-se do esperado teoricamente. No entanto, ficaram porrealizar alguns testes adicionais para demonstrar outras propriedades importantes dos sistemasde espalhamento espectral. Para alem da analise da taxa erros efectuada num canal AWGN, seriainteressante essa analise para canais com outras estatısticas como de os de Rayleigh ou os de Rice nosquais se avaliaria o desempenho do sistema face ao multitrajecto (multipath). Tal nao foi conseguidodevido a impossibilidade de de se ter obtido um emulador de canais de comunicacao (RF ChannelEmulator). Outra caracterıstica importante que nao foi avaliada refere-se ao comportamento numambiente de acesso multiplo (CDMA) de modo permitir quantificar o numero de utilizadores quesimultaneamente poderiam partilhar o meio para codigos com propriedades de correlacao cruzadadistintas. Tal implicaria a realizacao ou obtencao de varios emissores DSSS, tarefa incompatıvelcom o tempo de duracao deste trabalho.

8.1 Perspectivas de Evolucao

Existem algumas aspectos que permitiriam quer aumentar o desempenho quer aumentar o lequede aplicacoes possıveis para este sistema.

Em primeiro lugar, a inclusao de um subsistema detector e corrector de erros (FEC), como ocodificador convolucional / descodificador de Viterbi da Stanford Telecom – STEL-2040 [59] –permitiria reduzir a taxa de erros. Seria interessante verificar a melhoria introduzida para variastaxas de codigo e comprimentos de restricao (constraint length).

78

8.2 Possıveis Aplicacoes do Sistema 79

A realizacao de uma interface de dados “normalizada” por onde fosse possıvel a programacao dosistema e o envio e recepcao de dados, permitiria uma mais facil integracao numa rede de dados,por exemplo. Devido a sua grande popularidade, a interface Ethernet 10Base2 ou 10BaseT (jaapelidada por alguns de “RS232 dos anos 90”) seria uma optima escolha para aplicacoes comointerligacao de redes locais sem fios (wireless bridges ou wireless routers).

Para tornar o sistema utilizavel seria necessario desenvolver o subsistema de radio-frequencia queessencialmente converteria os sinais de IF gerados pelo sistema para a banda de frequencias deinteresse e vice-versa.

8.2 Possıveis Aplicacoes do Sistema

Dada a elevada programabilidade e flexibilidade do sistema, este podera ser usado em variadıssimasaplicacoes, tais como:

• educacao: este sistema podera ser um optimo instrumento para apoio nao so ao ensino desistemas de espalhamento espectral (disciplina ainda pouco divulgada) mas tambem ao pro-cessamento digital de sinal aplicado as comunicacoes;

• modems sem fios: neste campo existe um vasto leque de situacoes onde este tipo de modemspode ser aplicado, em especial nos ambientes de grande ruıdo electromagnetico, como porexemplo, o envio de dados de telemetria em ambientes industriais ou a comunicacao de dadospela rede electrica de baixa tensao;

• estudos de radiocomunicacoes: podera ser possıvel a utilizacao deste sistema em bandas des-tinadas ao radio-experimentalismo, como por exemplo, algumas bandas destinadas a praticado radio-amadorismo, onde modos digitais como o packet radio usando DSSS podera serexperimentado mediante uma autorizacao especial dos institutos de regulamentacao das co-municacoes, como acontece nos EUA [60].

Porque os temas abordados neste trabalho sao de elevado interesse para o autor, e pretensaodeste prosseguir com estudos e projectos nesta area e, na medida do possıvel, continuar com oaperfeicoamento do sistema descrito.

Bibliografia

[1] A. J. Viterbi, CDMA: Principles of Spread Spectrum Communication. Addison-Wesley, 1995.ISBN 0-201-63374-4.

[2] R. A. Scholtz, “The Origins of Spread Spectrum Communications,” em Spread-Spectrum Com-munications (C. E. Cook, F. W. Ellersick, L. B. Milstein, e D. L. Schilling, orgs.), pp. 2–33,IEEE Press, 1982. ISBN 0-87942-170-3.

[3] D. Kahn, “Cryptology and the Origins of Spread Spectrum,” IEEE Spectrum, pp. 70–80, Set.1984.

[4] I. A. Getting, “The Global Positioning System,” IEEE Spectrum, pp. 36–47, Dez. 1993.

[5] W. W. Wu, E. F. Miller, W. L. Pritchard, e R. L. Pickholtz, “Mobile Satellite Communications,”Proceedings of the IEEE, vol. 82, pp. 1431–1448, Set. 1994.

[6] D. L. Schilling, R. L. Pickholtz, e L. B. Milstein, “Spread Spectrum Goes Commercial,” IEEESpectrum, pp. 40–45, Ago. 1990.

[7] I. J. Wickelgren, “Local-Area Networks Go Wireless,” IEEE Spectrum, pp. 34–40, Set. 1996.

[8] R. L. Pickholtz, D. L. Schilling, e L. B. Milstein, “Theory of Spread-Spectrum Communications- A Tutorial,” em Spread-Spectrum Communicatios (C. E. Cook, F. W. Ellersick, L. B. Milstein,e D. L. Schilling, orgs.), pp. 57–86, IEEE Press, 1982. ISBN 0-87942-170-3.

[9] C. E. Shannon, “A Mathematical Theory of Communication,” em Key Papers in The Deve-lopment of Information Theory (D. Slepian, org.), pp. 5–29, IEEE Press, 1974. ISBN 0-87942-028-6.

[10] S. W. Golomb, Shift Register Sequences. Aegean Park Press, 1982. ISBN 0-89412-048-4.

[11] D. V. Sarwate e M. B. Pursley, “Crosscorrelation Properties of Pseudorandom and RelatedSequences,” Proceedings of the IEEE, vol. 68, pp. 593–619, Maio 1980.

[12] QUALCOMM, Inc, An Overview of the Application of Code Division Multiple Ac-cess (CDMA) to Digital Cellular Systems and Personal Cellular Networks, Maio 1992.http://www.qualcomm.com.

[13] QUALCOMM, Inc, Direct Digital Sinthesizers Overview, Ago. 1997. Synthesizer ProductsData Book. http://www.qualcomm.com.

[14] Stanford Telecommunications, Inc, Introduction to Direct Digital Synthesis, Jun. 1991. Appli-cation Note 101. http://www.stelhq.com.

[15] R. C. Dixon, Spread Spectrum Systems. John Wiley & Sons, 1976. ISBN 0-471-21629-1.

80

BIBLIOGRAFIA 81

[16] D. A. Jiraud, “Codes Improve Multiple-Access Communications,” Microwaves & RF, vol. 32,pp. 157–163, Dez. 1993.

[17] K. S. Gilhousen, I. M. Jacobs, R. Padovani, A. J. Viterbi, L. A. Weaver, e C. E. Wheatley,“On the Capacity of a Cellular CDMA System,” IEEE Transactions on Vehicular Technology,vol. 40, pp. 303–312, Maio 1991.

[18] J. Mitola, “The Software Radio Architecture,” IEEE Communications Magazine, vol. 33,pp. 26–38, Maio 1995.

[19] J. A. Wepman, “Analog-to-Digital Converters and Their Applications in Radio Receivers,”IEEE Communications Magazine, vol. 33, pp. 39–45, Maio 1995.

[20] M. Bartz, “Large-Scale Dithering Enhances ADC Dynamic Range,”Microwaves & RF, vol. 32,pp. 192–198, Maio 1993.

[21] Analog Devices, Inc., Overcoming Converter Nonlinearities with Dither, 1995. AN-410.http://www.analog.com.

[22] R. Groshong e S. Ruscak, “Undersampling Techniques Simplify Digital Radio,” ElectronicDesign, vol. 39, pp. 67–78, Maio 1991.

[23] W. Kester, “High Speed Sampling and High Speed ADCs,” em High Speed Design Techniques,cap. 4, pp. 1–50, Analog Devices, Inc, 1996. ISBN 0-916550-17-6.

[24] Harris Corporation, Principles of Data Acquisition and Conversion, Out. 1986. ApplicationNote A002. http://www.harris-semi.com.

[25] Harris Corporation, Data Conversion Binary Code Formats, Maio 1997. Application NoteAN9657.1. http://www.harris-semi.com.

[26] Analog Devices, Inc., AD7721 - CMOS 16-Bit, 468.75 KHz, Sigma-Delta ADC, 1995. Rev. 0.http://www.analog.com.

[27] W. Kester, Undersampling Applications. Analog Devices, Inc., 1995. http://www.analog.com.

[28] R. Baines, “The DSP Bottleneck,” IEEE Communications Magazine, vol. 33, pp. 46–54, Maio1995.

[29] B. Chiechi, “MFLOPS Dictates Diligent Board Design,” Electronic Design, vol. 44, pp. 147–150, Set. 1996.

[30] Harris Corporation, HSP50016 - Digital Down Converter, Dez. 1996. http://www.harris-semi.com.

[31] Stanford Telecommunications, Inc, STEL-2130A - CMOS Digital Downconverter/ CarrierTracker, Ago. 1994. http://www.stelhq.com.

[32] “World’s first “truly scalable” supercomputer,” Scientific Computing World, p. 14, Fev. 1996.

[33] M. Frerking, Digital Signal Processing in Communication Systems. ITP/Chapman & Hall,1994. ISBN 0-442-01616-6.

[34] C. Marven e G. Ewers, “Transforming Signals into the Frequency Domain,” em A simpleapproach to Digital Signal Processing, cap. 5, pp. 123–148, Texas Instruments, 1994. ISBN0-904 047-00-8.

BIBLIOGRAFIA 82

[35] Stanford Telecommunications, Inc, STEL-2000A - Digital, Fast Acquisition, Spread SpectrumBurst Processor, Nov. 1994. http://www.stelhq.com.

[36] P. Hatzold, “Understanding Digital Modulation for Mobile-Radio Systems,” Wireless SystemsDesign, vol. 2, pp. 46–57, Jul. 1997.

[37] K. Pahlavan e A. H. Levesque, “Wireless Data Communications,” Proceedings of the IEEE,vol. 82, pp. 1398–1430, Set. 1994.

[38] W. Kester, “High Speed DACs and DDS Systems,” em High Speed Design Techniques, cap. 6,pp. 1–30, Analog Devices, Inc, 1996. ISBN 0-916550-17-6.

[39] B.-G. Goldberg, Digital Techniques in Frequency Synthesis. McGraw-Hill, 1995. ISBN 0-07-024166-X.

[40] P. J. Hanlon e B. L. Price, “High-speed DACs Require Special Testing,” Electronic Design,vol. 41, pp. 72–78, Abr. 1993.

[41] Stanford Telecommunications, Inc, STEL-2120 - Digital DPSK Demodulator, Nov. 1994.http://www.stelhq.com.

[42] V. Manassewitsch, Frequency Synthesizer: Theory and Design. John Wiley & Sons, 3a ed.,1987. ISBN 0-471-01116-9.

[43] Stanford Telecommunications, Inc, Alias and Spurious Responses in DDS Systems, Mar. 1990.Application Note 102. http://www.stelhq.com.

[44] M. Welsh, Linux Instalation and Getting Started. The Linux Documentation Project, Feb1995. Versao 2.2.2.

[45] Analog Devices, Inc., AD9760 - 10-Bit, 100 MSPS+ TxDAC D/A Converter, 1996. Rev. 0.http://www.analog.com.

[46] Mini-Circuits, RF/IF Designer’s Handbook, 1993.

[47] Maxim Integrated Products, MAX477 - 300 MHz High-Speed Op Amp, Out. 1996. Rev. 1.http://www.maxim-ic.com.

[48] Analog Devices, Inc., AD9058 - Dual 8-Bit 50 MSPS A/D Converter. Rev. A.http://www.analog.com.

[49] Texas Instruments, AHC/AHCT Logic - Advanced High-Speed CMOS Data Book, 1996.http://www.ti.com.

[50] Texas Instruments, Digital Design Seminar - Reference Manual, Jan. 1997.http://www.ti.com.

[51] National Semiconductor, Power ICs Databook, 1995.

[52] J. H. Johnson, “The PC Printer Port,” em Build Your Own Low-Cost Data Acquisition andDisplay Devices, cap. 5, pp. 154–196, TAB Books, 1994. ISBN 0-8306-4348-6.

[53] Maxim Integrated Products, MAX8215/MAX8216 - ±5, ±12, (±15) Dedicated MicroprocessorVoltage Monitors, Ago. 1993. Rev. 0. http://www.maxim-ic.com.

[54] Texas Instruments, High Speed CMOS Data Book, 1993. http://www.ti.com.

BIBLIOGRAFIA 83

[55] T. C. Zhao e M. Overmars, Forms Library - A Graphical User Interface Toolkit for X, Mar.1997. V0.86. http://bragg.phys.uwm.edu/xforms.

[56] G. R. Cooper e C. D. McGillem, Modern Mommunications and Spread Spectrum, cap. 12,pp. 366–369. McGraw-Hill Book Company, 1986. ISBN 0-07-012951-7.

[57] S. Haykin, “Spread-Spectrum Modulation,” em Digital Communications, cap. 9, pp. 578–613,John Wiley & Sons, 1993. ISBN 0-471-63775-0.

[58] A. I. Zverev, Handbook of Filter Synthesis, cap. 5, pp. 137–289. John Wiley & Sons, 1967.ISBN 0-471-98680-1.

[59] Stanford Telecommunications, Inc, STEL-2040 - Convolutional Encoder / Viterbi Decoder,Ago. 1993. http://www.stelhq.com.

[60] A. Kesteloot e C. L. Hutchinson, orgs., The ARRL Spread Spectrum Sourcebook. The AmericamRadio Relay League, Inc, 1993. ISBN 0-87259-317-7.

[61] R. Saikkonen, “Linux I/O port programming mini-HOWTO,” Dez. 1997.ftp://sunsite.unc.edu/pub/linux/docs/HOWTO/.

[62] B. W. Kernigan e D. M. Ritchie, The C Programming Language. Prentice Hall, 1988.

Apendice A

Esquemas Electricos do Transceptor

Este anexo inclui os esquemas electricos do modulos de hardware relativos ao transceptor de espa-lhamento espectral de sequencia directa. Estes modulos sao:

1. Modem de espalhamento espectral de sequencia directa;

2. Adaptador de porta paralela;

3. Adaptador de fonte de alimentacao comutada;

4. Gerador de dados pseudo-aleatorios.

Para gerar estes esquemas electricos foi usado o popular programa de captura esquematica Or-CAD/SDT III (versao 3.22E).

84

85

Date: June 11, 1998Sheet 1of 1

SizeDocument Number

REV

CBOARD00

1.1

Title

SS IF BURST PROCESSOR

SPREAD SPECTRUM TRANSCEIVER

1

2

J3

TXIFOUT

4 3

2

6 1

T1

T1-1T

1 2

R9

100R0

1 2C8

100n

+5V_ANA

DB0

10

DB1

9

DB2

8

DB3

7

DB4

6

DB5

5

DB6

4

DB7

3

DB8

2

DB9

1

CLOCK

28

IOUTA

22

IOUTB

21

COMP1

19

COMP2

23

FSADJ

18

REFIO

17

REFLO

16

SLEEP

15

D C O M 2 6

A C O M 2 0

D V D D2 7

A V D D2 4U1

AD9760

1 2

C9

100n+5V

VCC

1A

1

2A

2

3A

3

4A

4

5A

5

6A

6

7A

7

8A

8

9A

9

10A

10

11A

11

12A

12

13A

13

14A

14

15A

15

16A

16

17A

17

18A

18

19A

19

20A

20

21A

21

22A

22

23A

23

24A

24

25A

25

26A

26

27A

27

28A

28

29A

29

30A

30

31A

31

32A

32

1C

64

2C

63

3C

62

4C

61

5C

60

6C

59

7C

58

8C

57

9C

56

10C

55

11C

54

12C

53

13C

52

14C

51

15C

50

16C

49

17C

48

18C

47

19C

46

20C

45

21C

44

22C

43

23C

42

24C

41

25C

40

26C

39

27C

38

28C

37

29C

36

30C

35

31C

34

32C

33

J5

BACKPLANE

GND

RXOUT

/RXDRDY

TXIN

TXBITPLS

RXIOUT

RXQOUT

TXIOUT

TXQOUT

TXTEST

GND

1 2C41

100n

BA7

BA6

BA5

BA4

BA3

BA2

BA1

BA0

+5V

GND

GND

BD7

BD6

BD5

BD4

BD3

BD2

BD1

1 2C32

100n

1 2C33

100n

1 2C35

100n

1 2C36

100n

1 2C37

100n

1 2C38

100n

1 2C39

100n

1 2C40

100n

DAC0_CLK

1 2C1

100n

1 2C3

100n

1 2C4

100n

+5V_ANA

1

2R1

2K0

1 3

2R2

20K

1 2

R3

49R9

1 2

R4

49R9

1 2C7

22p

1 2C2

22p

1

2R18

49R9

1

2

J4

TESTOUT

1

2C19

100p

1

2R14226R

1

2

R15226R

1 2

R16

499R

1

2R17

499R

1 2

C24

100n

12C27

1u

3

2

6

74U9

MAX477

-5V_ANA

1 2C20

100n

1 2C25

100n

+5V_ANA

+5V_ANA

DB0

10

DB1

9

DB2

8

DB3

7

DB4

6

DB5

5

DB6

4

DB7

3

DB8

2

DB9

1

CLOCK

28

IOUTA

22

IOUTB

21

COMP1

19

COMP2

23

FSADJ

18

REFIO

17

REFLO

16

SLEEP

15

D C O M 2 6

A C O M 2 0

D V D D2 7

A V D D2 4U4

AD9760

1 2

C26

100n+5V

TXIOUT

TXQOUT

TXTEST

TXIFOUT0

73

TXIFOUT1

72

TXIFOUT2

71

TXIFOUT3

70

TXIFOUT4

69

TXIFOUT5

68

TXIFOUT6

67

TXIFOUT7

66

TXIOUT

77

TXQOUT

76

TXTEST

59

RXTEST0

48

RXTEST1

47

RXTEST2

46

RXTEST3

45

RXTEST4

44

RXTEST5

43

RXTEST6

42

RXTEST7

41

RXIIN0

91

RXIIN1

92

RXIIN2

93

RXIIN3

94

RXIIN4

95

RXIIN5

96

RXIIN6

97

RXIIN7

98

RXQIN0

2

RXQIN1

3

RXQIN2

4

RXQIN3

5

RXQIN4

6

RXQIN5

7

RXQIN6

8

RXQIN7

9

D0

20

D1

21

D2

22

D3

23

D4

24

D5

25

D6

26

D7

27

A0

32

A1

33

A2

34

A3

35

A4

36

A5

37

A6

38

TXIN

18

TXBITPLS

63

TXTRKPLS

61

TXACQPLS

60

TXCHPPLS

62

TXACTIVE

78

TXMCHP

19

MTXEN

17

TXIFCLK

14

RXOUT

57

RXIOUT

56

RXQOUT

55

RXDRDY

54

RXSPLPLS

53

RXSYMPLS

52

RXACTIVE

83

RXMSMPL

84

RXMDET

88

RXMABRT

87

MRXEN

10

RXIFCLK

12

MNCOEN

86

MFLD

85

WR

28

CSEL

29

OEN

49

RESET

16

V D D1 V D D1 1 V D D3 1 V D D4 0 V D D5 1 V D D6 5 V D D7 5 V D D8 1 V D D9 0

V S S 1 3V S S 1 5V S S 3 0V S S 3 9V S S 5 0V S S 6 4V S S 7 4V S S 8 0V S S 8 9V S S 1 0 0

U7

STEL-2000A

BD0

BD1

BD2

BD3

BD4

BD5

BD6

BD7

BA0

BA1

BA2

BA3

BA4

BA5

BA6

TXIN

BD0

+5V

GND

/WR

/RD

/RESET

+5V

+12V

-12V

GND

+5V

+12V

-12V

GND

1 2C42

100n

1 2C48

10u

+5V

+5V

12

34

56

78

1 61 5

1 41 3

1 21 1

1 09

S1

SW DIP-8

RXMSMPL

RXMDET

RXMABRT

MRXEN

MTXMCHP

MTXEN

MNCOEN

MFLD

TXBITPLS

TXTRKPLS

TXACQPLS

TXCHPPLS

TXACTIVE

TXMCHP

MTXEN

TXIFCLK

RXOUT

RXIOUT

RXQOUT

/RXDRDY

RXSPLPLS

RXSYMPLS

RXACTIVE

RXMSMPL

RXMDET

RXMABRT

MRXEN

RXIFCLK

DAC1_CLK

1 2C18

100n

1

2R10

1K5

1 3

2R11

1K

1 2C21

100n

VCC

VCC

1 2

R12

24R9

1 2

R13

24R9

1 2C22

100n

1 2C23

1u

+5V_ANA

1 2

R25

1K

1

2C44

100n

1 2

R26

49R9 1

2

J1

RXIIN

1 2C28

100n

1 2C34

100n

1

2R24

1K

1

2C45

100n

D0A

32

D1A

31

D2A

30

D3A

29

D4A

28

D5A

27

D6A

26

D7A

25

D0B

41

D1B

42

D2B

43

D3B

44

D4B

45

D5B

46

D6B

47

D7B

48

AGNDA

15

AGNDA

36

AGNDB

10

AGNDB

38

DGNDB

21

DGNDB

24

DGNDB

33

DGNDA

1

DGNDA

4

DGNDA

40

+VREFA

14

AINA

17

-VREFA

20

+VINT

13

+VREFB

11

AINB

8

-VREFB

5

COMP

12

ENCODEA

23

ENCODEB

2

+ V A A1 6

+ V A A3 6

+ V A B9

+ V A B3 7

+ V D A2 2

+ V D B3

- V A A 1 9

- V A A 3 4

- V A B 6

- V A B 3 9

U5

AD9058

1 2C31

100n

/RESET

BA7

/WR

GND

MNCOEN

MFLD

+5V_ANA

+5V_ANA

VI

1

G N D 2

VO

3

U2

LM7805

+12V

1 2C10

10u

1 2C13

100n

1 210u1

CAP

1 2C14

100n

1 2 3 4JP1

HEADER 4

TXCHPPLS

TXTRKPLS

RXSPLPLS

RXSYMPLS

1

2R27

1K

1

2C47

100n

ADC_CLK

1 2

R28

1K

1

2C46

100n

1 2

R29

49R9 1

2

J2

RXQIN

+5V

1

2R30

330R

1

2R31

220R

1

2R32

220R

1 2

D2

ON

1 2

D3

TX

TXACTIVE

RXACTIVE

1 2C30

100n

1

2D1

1N4001

1 2C29

100n

-5V_ANA

1

2

U6A

74AHC14

3

4

U6B

74AHC14

5

6

U6C

74AHC14

1

2R19

100R

1

2R20

100R

1

2R21

100R

TXIFCLK

RXIFCLK

DAC0_CLK

1 2C43

100n

1 2

R33

470R

4 2

3

U10

20.00000MHz

+5V

+5V

12C12

10u

1 2C16

100n

-5V_ANA

-5V_ANA

VI

G N D

VO

U3

LM7905

12C11

10u

1 2C15

100n

-12V

9

8

U6D

74AHC14

11

10

U6E

74AHC14

1

2R22

100R

1

2R23

100R

DAC1_CLK

ADC_CLK

1 2

D4

RX

Figura A.1: Modem de espalhamento espectral de sequencia directa.

86

Date: December 7, 1997Sheet 1of 1

SizeDocument Number

REV

ABOARD01

1.0

Title

BUS INTERFACE (PARALLEL PORT)


BA7

BA6

GND

1A

1

2A

2

3A

3

4A

4

5A

5

6A

6

7A

7

8A

8

9A

9

10A

10

11A

11

12A

12

13A

13

14A

14

15A

15

16A

16

17A

17

18A

18

19A

19

20A

20

21A

21

22A

22

23A

23

24A

24

25A

25

26A

26

27A

27

28A

28

29A

29

30A

30

31A

31

32A

32

1C

64

2C

63

3C

62

4C

61

5C

60

6C

59

7C

58

8C

57

9C

56

10C

55

11C

54

12C

53

13C

52

14C

51

15C

50

16C

49

17C

48

18C

47

19C

46

20C

45

21C

44

22C

43

23C

42

24C

41

25C

40

26C

39

27C

38

28C

37

29C

36

30C

35

31C

34

32C

33

J1

BACKPLANE

GND

TXIN

TXBITPLS

BD0

BD1

BD2

BD3

A1

2

B1

18

A2

3

B2

17

A3

4

B3

16

A4

5

B4

15

A5

6

B5

14

A6

7

B6

13

A7

8

B7

12

A8

9

B8

11

G 19

DIR

1

U3

74HCT645

R1

8X10K

D0

D1

D2

D3

1325122411231022 921 820 719 618 517 416 315 214 1

P1

CONNECTOR DB25

D0

D1

D2

D3

/C3

/C0

/C1

S3

C2

D4

D5

D6

D7

/RD

BD4

BD5

BD6

BD7

RXOUT

/RXDRDY

RXIOUT

RXQOUT

TXIOUT

TXQOUT

TXTEST

GND

BA5

BA4

BA3

BA2

BA1

BA0

+5V

GND

BD7

BD6

BD5

BD4

BD3

BD2

BD1

BD0

+5V

GND

/WR

/RD

BA0

BA1

BA2

D1

2

Q1

19

D2

3

Q2

18

D3

4

Q3

17

D4

5

Q4

16

D5

6

Q5

15

D6

7

Q6

14

D7

8

Q7

13

D8

9

Q8

12

CLK

11

OC

1

U1

74AHCT574

D0

D1

D2

D4

D5

D6

D7

S6

/S7

S5

S4

D3

D4

D5

D6

D7

/ALE

BA3

BA4

BA5

BA6

BA7

/RESET

+5V

+12V

-12V

GND

+5V

+12V

-12V

GND

12

43

S1

RD ENABLE

/RD

R2

8x10K

12D2

1N4148

A1

2

Y1

18

A2

3

Y2

17

A3

4

Y3

16

A4

5

Y4

15

A5

6

Y5

14

A6

7

Y6

13

A7

8

Y7

12

A8

9

Y8

11

G1

1

G2

19

U2

74HCT541

/C0

/C1

+5V

/ALE

/WR

9

10

12

13

8

U4B

74HCT21

/ALE 1

2

4

5

6

U4A

74HCT21

1 2

D1TFER

+5V

1 2

D3ON

+5V 1 2

R4220R

1

2R3

220R

/WR

/RD

/RES

/RES

/RESET

1 2

C1

10u

/C3

C2

/RES

Figura A.2: Adaptador de porta paralela.

87


SizeDocument Number

REV

ABOARD02

1.0

Title

SWITCHING POWER SUPPLY ADAPTOR


12D8

5V1

+5V

1

2

F1

1A

1 2

R1

10R

1 2C1

100n

1 2C4

68u

+5V_FIL

1

2

L1

10uH

+5V_IN

+12V_IN 1

2

L2

10uH

1 2

R5

100R

1

2

F2

0.5A

12D9

12V

+12V

GND

RXOUT

/RXDRDY

TXIN

TXBITPLS

RXIOUT

RXQOUT

TXIOUT

TXQOUT

1A

1

2A

2

3A

3

4A

4

5A

5

6A

6

7A

7

8A

8

9A

9

10A

10

11A

11

12A

12

13A

13

14A

14

15A

15

16A

16

17A

17

18A

18

19A

19

20A

20

21A

21

22A

22

23A

23

24A

24

25A

25

26A

26

27A

27

28A

28

29A

29

30A

30

31A

31

32A

32

1C

64

2C

63

3C

62

4C

61

5C

60

6C

59

7C

58

8C

57

9C

56

10C

55

11C

54

12C

53

13C

52

14C

51

15C

50

16C

49

17C

48

18C

47

19C

46

20C

45

21C

44

22C

43

23C

42

24C

41

25C

40

26C

39

27C

38

28C

37

29C

36

30C

35

31C

34

32C

33

J1

BACKPLANE

BA7

BA6

BA5

BA4

BA3

BA2

BA1

BA0

GND

+5V

GND

BD7

BD6

BD5

BD4

BD3

BD2

BD1

BD0

TXTEST

-12V

1

2

F3

0.25A

1 2C2

100n

1 2C5

33u

1

2

L3

10uH

-12V_IN

1 2C3

100n

1 2

R6

1K

12C6

33u

1 2

D10

12V

+5V

GND

/WR

/RD

/RESET

+5V

+12V

-12V

GND

+5V

+12V

-12V

GND

1 2R8

220R

1 2R9

220R

1 2R10

220R

+5V_FIL

1 2

R7

220R

1 2C7

100n

+5V_FIL

+5V_FIL

1 2

R3

10K

123456

JP1

HEADER 6

-12V_IN

+12V_IN

+5V_IN

GND

PG

1

2D5

1N4148

1

2D6

1N4148

1

2D7

1N4148

1 2

D1

+12V1 2

D3

-12V

1 2

D4

POWER_FAIL

1 2

D2

+5V

+5V

3

-5V

4

+12V

5

-12V

6

DIN

7

OUT1

13

OUT2

12

OUT3

11

OUT4

10

DOUT

9

VREF

1

G N D 2P G N D 8V D D1 4U1

MAX8215

+5V

+12V

-12V

1 2

R2

68K

1 2

R4

100K

Figura A.3: Adaptador de fonte de alimentacao comutada.

88


SizeDocument Number

REV

ABOARD04

1.0

Title

RANDOM DATA GENERATOR


+5V

1 2

R1

10K FB

+5V

A 1

QA

3

B 2

QB

4

QC

5

QD

6

QE

10

CLK

8

QF

11

QG

12

CLR

9

QH

13

U1

74HCT164

1 2

R2

10K

+5V

1

2

3

U2A

74HCT86

9

10

8

U2C

74HCT86

1 2

R3

10K

12

13

11

U2D

74HCT86

TXIN

TXBITPLS

/RESET

GND

TXIN

TXBITPLS

1A

1

2A

2

3A

3

4A

4

5A

5

6A

6

7A

7

8A

8

9A

9

10A

10

11A

11

12A

12

13A

13

14A

14

15A

15

16A

16

17A

17

18A

18

19A

19

20A

20

21A

21

22A

22

23A

23

24A

24

25A

25

26A

26

27A

27

28A

28

29A

29

30A

30

31A

31

32A

32

1C

64

2C

63

3C

62

4C

61

5C

60

6C

59

7C

58

8C

57

9C

56

10C

55

11C

54

12C

53

13C

52

14C

51

15C

50

16C

49

17C

48

18C

47

19C

46

20C

45

21C

44

22C

43

23C

42

24C

41

25C

40

26C

39

27C

38

28C

37

29C

36

30C

35

31C

34

32C

33

J1

BACKPLANE

BA7

BA6

GND

1234

JP1

HEADER 4

TXIN

TXBITPLS

TXBITPLS

/RXDRDY

RXOUT

+5V

1 2C2

10u

+5V

+5V

1 2C1

100n

BA5

BA4

BA3

BA2

BA1

BA0

+5V

GND

BD7

BD6

RXOUT

/RXDRDY

RXIOUT

RXQOUT

TXIOUT

TXQOUT

TXTEST

GND

BD5

BD4

BD3

BD2

BD1

BD0

+5V

GND

/WR

/RD

4

5

6

U2B

74HCT86

+5V

+12V

-12V

GND

+5V

+12V

-12V

GND

/RESET

Figura A.4: Gerador de dados pseudo-aleatorios.

Apendice B

Exemplo de Programacao do Sistema

Este anexo destina-se a apresentar a listagem do programa na linguagem C correspondente aoexemplo de programacao descrito em 7. Este programa foi desenvolvido para ser compilado nosistema operativo Linux a correr sobre maquinas com processadores da famılia Intel (i386, i486,Pentium). Este programa pode, com facilidade, ser adaptado a outro sistema operativo atraves dasubstituicao das funcoes de acesso as portas de entrada/saıda da maquina (ioperm() e outb())pelas correspondentes ao sistema operativo em causa.

Para compilar o programa bastara usar um vulgar compilador de C com as seguintes opcoes [61]:

gcc -O2 -Wall -m486 -o dsss_example dsss_example.c

gerando um codigo optimizado para o processador i486.

Quanto a estrutura do programa ha a salientar a utilizacao de unions e bitfields [62] para definir osregistos do STEL-2000A. Isto facilita em grande medida a programacao dos valores de parametrosque ocupem apenas um bit, como por exemplo, o parametro de seleccao da modulacao usadano transmissor (variavel reg40.fld.tx_bpsk), ou varios bytes como a palavra de controlo defrequencia do NCO (variavel reg03_06.reg).

89

B.1 Listagem do Programa 90

B.1 Listagem do Programa

/* Register setup example */

/* dsss_example.c */

#include <stdio.h>

#include <unistd.h>

#include <asm/io.h>

typedef unsigned char byte;

typedef unsigned int word;

#define LPT1 0x378

#define LPT2 0x278

#define BASEPORT LPT2

#define DATAPORT BASEPORT+0

#define STATUSPORT BASEPORT+1

#define CONTROLPORT BASEPORT+2

#define IDLE 0x4

#define ALE 0x5

#define WR 0x6

#define RD 0x0

#define RESET 0xc

/* register definition */

union byte reg;

struct byte nco_load :1;

fld;

reg00;

union byte reg;

struct byte rxmsmpl :1;

byte inv_lf :1;

byte nco_c_in :1;

byte input_2c :1;

byte idf_viewp :4;

fld;

reg01;

union byte reg;

struct byte rxbase_sr :6;

fld;

reg02;

union unsigned long reg;

struct byte nco_fcw0 :8;

byte nco_fcw1 :8;

byte nco_fcw2 :8;

byte nco_fcw3 :8;

fld;

reg03_06;


struct byte mf_acq0 :8;

byte mf_acq1 :8;

byte mf_acq2 :8;

byte mf_acq3 :8;

fld;

reg07_0a;



byte mf_acq5 :8;

byte mf_acq6 :8;

byte mf_acq7 :8;

fld;

reg0b_0e;



byte mf_acq9 :8;

byte mf_acq10 :8;

byte mf_acq11 :8;

fld;

reg0f_12;



byte mf_acq13 :8;

byte mf_acq14 :8;

byte mf_acq15 :8;

fld;

reg13_16;


struct byte mf_data0 :8;

byte mf_data1 :8;

byte mf_data2 :8;

byte mf_data3 :8;

fld;

reg17_1a;



byte mf_data5 :8;

byte mf_data6 :8;

byte mf_data7 :8;

fld;

reg1b_1e;



byte mf_data9 :8;

byte mf_data10 :8;

byte mf_data11 :8;

fld;

reg1f_22;



byte mf_data13 :8;

byte mf_data14 :8;

byte mf_data15 :8;

fld;

reg23_26;


union byte reg;

struct byte fep_dis :1;

fld;

reg27;

union byte reg;

struct byte mf_viewp :2;

fld;

reg28;

union word reg;

struct byte acq_thres0 :8;

byte acq_thres1 :2;

fld;

reg29_2a;

union word reg;

struct byte data_thres0 :8;

byte data_thres1 :2;

fld;

reg2b_2c;

union byte reg;

struct byte rx_chips :6;

fld;

reg2d;

union word reg;

struct byte rx_burst0 :8;

byte rx_burst1 :8;

fld;

reg2e_3a;

union byte reg;

struct byte miss_thres:8;

fld;

reg2f;

union byte reg;

struct byte man_det :1;

byte man_punct :1;

byte cont_acq :1;

byte bypass_pwr :1;

byte half_sym :1;

byte miss_burst :1;

byte rx_burst :1;

fld;

reg30;

union byte reg;

struct byte man_det :1;

fld;

reg31;

union byte reg;

struct byte man_abort :1;

fld;

reg32;

union byte reg;

struct byte sig_rot :2;

byte not_used :1;

byte loop_clr :1;

byte afc_viewp :4;

fld;

reg33;

union byte reg;

struct byte k2_gain :5;

byte k2_on :1;

byte cin_half :1;

fld;

reg34;

union byte reg;

struct byte k1_gain :5;

byte k1_on :1;

byte freeze_lp :1;

fld;

reg35;

union byte reg;

struct byte reverse_iq :1;

byte bpsk_en :1;

byte invert_out :1;

fld;

reg36;

union byte reg;

struct byte nco_en :1;

byte tx_en :1;

byte rx_en :1;

fld;

reg37;

union byte reg;

struct byte rx_test :4;

fld;

reg38;

union byte reg;

struct byte mf_pwrsave :7;

fld;

reg39;

union byte reg;

struct byte mf_lben :1;

byte if_lben :1;

byte rx_overlay :2;

fld;

reg3b;

union byte reg;

struct byte tx_bpsk :1;

byte off_binary :1;

byte man_chip :1;

byte invert_sym :1;

fld;

reg40;


union byte reg;

struct byte txclk_chip :6;

fld;

reg41;

union byte reg;

struct byte txchip_sym :6;

fld;

reg42;

union byte reg;

struct byte txchip_acq :6;

fld;

reg43;


struct byte acq_code0 :8;

byte acq_code1 :8;

byte acq_code2 :8;

byte acq_code3 :8;

fld;

reg44_47;


struct byte acq_code4 :8;

byte acq_code5 :8;

byte acq_code6 :8;

byte acq_code7 :8;

fld;

reg48_4b;


struct byte data_code0 :8;

byte data_code1 :8;

byte data_code2 :8;

byte data_code3 :8;

fld;

reg4c_4f;


struct byte data_code4:8;

byte data_code5:8;

byte data_code6:8;

byte data_code7:8;

fld;

reg50_53;

union byte reg;

struct byte tx_overlay :2;

byte not_used :1;

fld;

reg54;

union word reg;

struct byte tx_burst0 :8;

byte tx_burst1 :8;

fld;

reg55_56;

void setreg(byte address,byte value);

void reset_system();

int main()

unsigned char i;

/* port access */

if (ioperm(BASEPORT,3,1))

perror("ioperm open error...");

exit(1);

reset_system();

/* clear STEL-2000A registers */

for(i=0; i<=0x56; i++) se-

treg(i, 0x00);

/* STEL-2000A register inicializati-

on */

reg00.reg = 0;

reg01.reg = 0;

reg02.reg = 0;

reg03_06.reg = 0;

reg07_0a.reg = 0;

reg0b_0e.reg = 0;

reg0f_12.reg = 0;

reg13_16.reg = 0;

reg17_1a.reg = 0;

reg1b_1e.reg = 0;

reg1f_22.reg = 0;

reg23_26.reg = 0;

reg27.reg = 0;

reg28.reg = 0;

reg29_2a.reg = 0;

reg2b_2c.reg = 0;

reg2d.reg = 0;

reg2e_3a.reg = 0;

reg2f.reg = 0;

reg30.reg = 0;

reg31.reg = 0;

reg32.reg = 0;

reg33.reg = 0;

reg34.reg = 0;

reg35.reg = 0;

reg36.reg = 0;

reg37.reg = 0;

reg38.reg = 0;

reg39.reg = 0;

reg3b.reg = 0;

reg40.reg = 0;

reg41.reg = 0;

reg42.reg = 0;

reg43.reg = 0;

reg44_47.reg = 0;

reg48_4b.reg = 0;

reg4c_4f.reg = 0;

reg50_53.reg = 0;

reg54.reg = 0;


reg55_56.reg = 0;

/* STEL-2000A register setup */

/* downconverter registers */

/* NCO load trigger */

reg00.fld.nco_load = 1;

/* manual sample clock enable: off*/

reg01.fld.rxmsmpl = 0;

/* invert loop filter value: disa-

bled*/

reg01.fld.inv_lf = 1;

/* test function: 0 */

reg01.fld.nco_c_in = 0;

/* two’s complement input: disa-

bled */

reg01.fld.input_2c = 0;

/* i&d filter viewport con-

trol: 1/2^7*/

reg01.fld.idf_viewp = 0x7;

/* rx baseband sampling rate con-

trol: 30 */

/* = rxifclk/(2*sr)-

1; sr=666.6667 kHz*/

reg02.fld.rxbase_sr = 29;

/* nco freq. con-

trol word: 0x40000000 */

/* f_nco = 5.00000 MHz */

reg03_06.reg = 0x40000000;

/* matched filter registers */

/* matched filter acq. symbol co-

eff. */

/* code: x^6+x+1 */

reg07_0a.reg = 0xf5f777ff;

reg0b_0e.reg = 0xf5d77dfd;

reg0f_12.reg = 0x7757f757;

reg13_16.reg = 0x355755f5;

/* matched filter data symbol co-

eff. */

/* code: x^5+x^2+1 */

reg17_1a.reg = 0xff57dfdd;

reg1b_1e.reg = 0x355d77d7;

reg1f_22.reg = 0;

reg23_26.reg = 0;

/* front end processor disa-

ble: off */

reg27.fld.fep_dis = 0;

/* power estimator registers */

/* matched filter viewport con-

trol: 1/2 */

reg28.fld.mf_viewp = 1;

/* acquisition and tracking

processor registers */

/* acquisition threshold: 78 */

reg29_2a.reg = 78;

/* data symbol threshold: 52 */

reg2b_2c.reg = 52;

/* rx chips per data symbol: 31 */

reg2d.fld.rx_chips = 30;

/* rx data sym-

bols per burst: 65533 */

reg2e_3a.reg = 0xffff;

/* missed detects/burst th-

reshold: 128 */

reg2f.fld.miss_thres = 128;

/* manual detect enable: off */

reg30.fld.man_det = 0;

/* manual punctual: off */

reg30.fld.man_punct = 0;

/* force continuous acquisiti-

on: off */

reg30.fld.cont_acq = 0;

/* bypass max. power selector: off */

reg30.fld.bypass_pwr = 0;

/* half symbol pulse off: disabled */

reg30.fld.half_sym = 0;

/* missed detects per burst off: di-

sabled */

reg30.fld.miss_burst = 0;

/* rx symbols per burst off: ena-

bled */

reg30.fld.rx_burst = 1;

/* manual detect pulse */

reg31.fld.man_det = 0;

/* rx manual abort: off */

reg32.fld.man_abort = 0;

/* demodulator registers */


/* signal rotation con-

trol: no rot. (bpsk) */

reg33.fld.sig_rot = 0;

/* loop clear disabled: enabled */

reg33.fld.loop_clr = 0;

/* afc viewport control: 1/2^9 */

reg33.fld.afc_viewp = 0x9;

/* k2 gain value: 2^5 */

reg34.fld.k2_gain = 5;

/* k2 on: k2 path disabled */

reg34.fld.k2_on = 0;

/* carry in one half: on */

reg34.fld.cin_half = 1;

/* k1 gain value: 2^5 */

reg35.fld.k1_gain = 5;

/* k1 on: k1 path disabled */

reg35.fld.k1_on = 0;

/* freeze loop: on */

reg35.fld.freeze_lp = 1;

/* output processor control regis-

ters */

/* reverse I and Q: off */

reg36.fld.reverse_iq = 0;

/* bpsk enable: on */

reg36.fld.bpsk_en = 1;

/* invert output: off */

reg36.fld.invert_out = 0;

/* nco enable: on */

reg37.fld.nco_en = 1;

/* tx enable: on */

reg37.fld.tx_en = 1;

/* rx enable: on */

reg37.fld.rx_en = 1;

/* rx test function: cos[7..0] */

reg38.fld.rx_test = 0x2;

/* matched filter power saver: off */

reg39.fld.mf_pwrsave = 0;

/* matched filter loopback ena-

ble: off */

reg3b.fld.mf_lben = 0;

/* i.f. loopback enable: off */

reg3b.fld.if_lben = 0;

/* rx overlay select: scrambler disa-

bled */

reg3b.fld.rx_overlay = 0;

/* transmit control registers */

/* transmit bpsk: on */

reg40.fld.tx_bpsk = 1;

/* offset binary output: on */

reg40.fld.off_binary = 1;

/* manual chip clock enable: off */

reg40.fld.man_chip = 0;

/* invert symbol: disabled */

reg40.fld.invert_sym = 0;

/* txifclk cy-

cles per chip: 60 (3 us) */

reg41.fld.txclk_chip = 59;

/* tx chips per data symbol: 31 */

reg42.fld.txchip_sym = 30;

/* tx chips per acquisition sym-

bol: 63 */

reg43.fld.txchip_acq = 62;

/* tx acquisition symbol co-

de: x^6+x+1 */

reg44_47.reg = 0xc96ecd5f;

reg48_4b.reg = 0x410c53d1;

/* data symbol code: x^5+x^2+1 */

reg4c_4f.reg = 0x4259f1ba;

reg50_53.reg = 0x0;

/* tx overlay select: scrambler disa-

bled */

reg54.fld.tx_overlay = 0;

/* tx data symbols per burst: conti-

nuous */reg55_56.reg = 0;

/* STEL-2000A register loading */

setreg(0x01, reg01.reg);


setreg(0x03, reg03_06.fld.nco_fcw0);




setreg(0x07, reg07_0a.fld.mf_acq0);




setreg(0x0a, reg07_0a.fld.mf_acq3);

setreg(0x0b, reg0b_0e.fld.mf_acq4);

setreg(0x0c, reg0b_0e.fld.mf_acq5);

setreg(0x0d, reg0b_0e.fld.mf_acq6);

setreg(0x0e, reg0b_0e.fld.mf_acq7);

setreg(0x0f, reg0f_12.fld.mf_acq8);

setreg(0x10, reg0f_12.fld.mf_acq9);



setreg(0x13, reg13_16.fld.mf_acq12);




setreg(0x17, reg17_1a.fld.mf_data0);



setreg(0x1a, reg17_1a.fld.mf_data3);

setreg(0x1b, reg1b_1e.fld.mf_data4);

setreg(0x1c, reg1b_1e.fld.mf_data5);

setreg(0x1d, reg1b_1e.fld.mf_data6);

setreg(0x1e, reg1b_1e.fld.mf_data7);

setreg(0x1f, reg1f_22.fld.mf_data8);

setreg(0x20, reg1f_22.fld.mf_data9);



setreg(0x23, reg23_26.fld.mf_data12);

settreg(0x24, reg23_26.fld.mf_data13);





setreg(0x29, reg29_2a.fld.acq_thres0);

setreg(0x2a, reg29_2a.fld.acq_thres1);

setreg(0x2b, reg2b_2c.fld.data_thres0);

setreg(0x2c, reg2b_2c.fld.data_thres1);

setreg(0x2d, reg2d.reg);

setreg(0x2e, reg2e_3a.fld.rx_burst0);

setreg(0x3a, reg2e_3a.fld.rx_burst1);

setreg(0x2f, reg2f.reg);










setreg(0x3b, reg3b.reg);





setreg(0x44, reg44_47.fld.acq_code0);




setreg(0x48, reg48_4b.fld.acq_code4);

setreg(0x49, reg48_4b.fld.acq_code5);

setreg(0x4a, reg48_4b.fld.acq_code6);

setreg(0x4b, reg48_4b.fld.acq_code7);

setreg(0x4c, reg4c_4f.fld.data_code0);

setreg(0x4d, reg4c_4f.fld.data_code1);

setreg(0x4e, reg4c_4f.fld.data_code2);

setreg(0x4f, reg4c_4f.fld.data_code3);

setreg(0x50, reg50_53.fld.data_code4);





setreg(0x55, reg55_56.fld.tx_burst0);

setreg(0x56, reg55_56.fld.tx_burst1);




/* port closing */

if (ioperm(BASEPORT,3,0))

perror("ioperm close error...");

exit(1);

exit(0);

void setreg(byte address, byte va-

lue)

outb(IDLE, CONTROLPORT);

outb(address, DATAPORT);

outb(ALE, CONTROLPORT);


outb(value,DATAPORT);

outb(WR, CONTROLPORT);


void reset_system(void)


outb(RESET, CONTROLPORT);


Documents

UNIVERSIDADE DO PORTO - paginas.fe.up.ptpaginas.fe.up.pt/~hmiranda/papers/msc_thesis.pdf · temas de comunica¸c˜ao, ... DDS Direct Digital Synthesizer DDC Digital Downconverter