Transcript
Page 1: 数字类硬件电路 EMC 设计

数字类硬件电路数字类硬件电路 EMCEMC设计设计数字类硬件电路数字类硬件电路 EMCEMC设计设计

Page 2: 数字类硬件电路 EMC 设计

前言前言前言前言 EMC设计流程已经启动; 针对 EMC设计流程大家共同讨论制定了五个

CHECKLIST:《数字控制类产品 EMC设计checklist》,《功率系统 EMC设计 checklist》,《功率模块的 EMC设计查检表》,《 PCB的EMC设计 checklist》,《结构 EMC设计checklist》,在以后产品设计中,将会依据这些CHECKLIST进行评审;

本培训胶片针对《数字控制类产品 EMC设计CHECKLIST》,对大家的硬件 EMC设计提供一些指导。

Page 3: 数字类硬件电路 EMC 设计

数字控制类硬件电路数字控制类硬件电路 EMCEMC 设计关键点设计关键点数字控制类硬件电路数字控制类硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;– 接口部分的 EMC设计;– 关键芯片的 EMC设计;– 晶体和晶振的 EMC设计;– 连接器及接插件的 EMC设计;– 地的处理;– 复位、拨码和指示灯电路的 EMC设计。

Page 4: 数字类硬件电路 EMC 设计

硬件电路硬件电路 EMCEMC 设计关键点设计关键点硬件电路硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;– 接口部分的 EMC设计;– 关键芯片的 EMC设计;– 晶体和晶振的 EMC设计;– 连接器及接插件的 EMC设计;– 地的处理;– 复位、拨码和指示灯电路的 EMC设计。

Page 5: 数字类硬件电路 EMC 设计

电源部分的电源部分的 EMCEMC 设计设计电源部分的电源部分的 EMCEMC 设计设计

– 电源输入电路的 EMC设计;– 电源输出电路的 EMC设计;– 电源转换芯片的 EMC设计;

Page 6: 数字类硬件电路 EMC 设计

电源输入部分的电源输入部分的 EMCEMC 设计设计电源输入部分的电源输入部分的 EMCEMC 设计设计遵循的原则:– 先防护后滤波;– CLASS B规格要求的电源输入端推荐两级滤波电路,且尽量靠近输入端;

– 在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉电路;如果一定有采样电路,采样电路应额外增加了足够的滤波电路;

Page 7: 数字类硬件电路 EMC 设计

电源输入部分的电源输入部分的 EMCEMC 设计设计电源输入部分的电源输入部分的 EMCEMC 设计设计原因说明:– 先防护后滤波;

• 第一级防护器件应在滤波器件之前,防止滤波器件在浪涌、防雷测试中损坏,或导致滤波参数偏离,第二级保护器件可以放在滤波器件的后面;

• 选择防护器件时,还应考虑个头不要太大,防止滤波器件在 PCB布局时距离接口太远,起不到滤波效果。

红色圆圈内为滤波,黄色圆圈内为防护器件。

Page 8: 数字类硬件电路 EMC 设计

电源输入部分的电源输入部分的 EMCEMC 设计设计电源输入部分的电源输入部分的 EMCEMC 设计设计原因说明:– CLASS B规格要求的电源输入端推荐两级滤波电路,且尽量靠近输入端;• CLASS B要求比 CLASS A要求小 10dB,即小 3倍,所以应有两级滤波电路。

• CLASS A规格要求至少一级滤波电路。• 所谓一级滤波电路指包含一级共模电感的滤波电路。

红色圆圈内为两级共模电感,黄色圆圈内为三级 Y电容,推荐三级 Y电容,至少两级,保留前面和中间的两级 Y电容。

Page 9: 数字类硬件电路 EMC 设计

电源输入部分的电源输入部分的 EMCEMC 设计设计电源输入部分的电源输入部分的 EMCEMC 设计设计原因说明:– 在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉电路;如果一定有采样电路,采样电路应额外增加了足够的滤波电路;• 电源采样电路应从滤波电路后取;• 如果采用电路精度很高,必须从电源输入口进行采样时,必须增加额外滤波电路。

Page 10: 数字类硬件电路 EMC 设计

电源输入部分的电源输入部分的 EMCEMC 设计设计电源输入部分的电源输入部分的 EMCEMC 设计设计原因说明:

• 如果采用电路精度很高,必须从电源输入口进行采样时,必须增加额外滤波电路。

Page 11: 数字类硬件电路 EMC 设计

电源输入部分的电源输入部分的 EMCEMC 设计设计电源输入部分的电源输入部分的 EMCEMC 设计设计 从上页中的原理图标示的这两个圆圈大家会想到什么?– 两个插座?横穿单板的两根走线!– 电源输入滤波无效!

电压采样电路造成的 EMC问题已经有很多案例,请大家关注!

Page 12: 数字类硬件电路 EMC 设计

电源输出部分的电源输出部分的 EMCEMC 设计设计电源输出部分的电源输出部分的 EMCEMC 设计设计遵循的原则:– 电源模块输出一定要求有滤波措施 ,推荐使用共模电感或差模电感;

– 长距离电源走线是否预留足够电容组 10uF/0.1uF或 1uF/0.01uF,应考虑 PCB板每间隔 7.5cm放置一对。

Page 13: 数字类硬件电路 EMC 设计

电源输出部分的电源输出部分的 EMCEMC 设计设计电源输出部分的电源输出部分的 EMCEMC 设计设计原因说明:– 电源模块输出一定要求有滤波措施 ,推荐使用共模电感、磁珠或差模电感;• 用共模电感进行滤波,防止开关电源的噪声串到整个单板的电源、地上;

可用共模电感进行滤波

Page 14: 数字类硬件电路 EMC 设计

电源输出部分的电源输出部分的 EMCEMC 设计设计电源输出部分的电源输出部分的 EMCEMC 设计设计• 用磁珠进行滤波,防止开关电源的噪声串到整个单板的电源、地上;

可用磁珠进行滤波

Page 15: 数字类硬件电路 EMC 设计

电源输出部分的电源输出部分的 EMCEMC 设计设计电源输出部分的电源输出部分的 EMCEMC 设计设计• 在电源输出端设计 Y电容时,需斟酌,如有螺钉可使 Y电容就近接地时,可考虑增加,否则不用。

– 因电源输出端常在单板中间,如要设计 Y电容,应考虑是否可以就近接地,当不能就近接地时,而必须拉长线进行接地时,可能会引起坏效果,可以考虑不用 Y电容,直接用共模电感、磁珠和 X电容即可。

– 见下图所示的电源输出端 Y电容,为了接地拉长线得不偿失。

Page 16: 数字类硬件电路 EMC 设计

电源输出部分的电源输出部分的 EMCEMC 设计设计电源输出部分的电源输出部分的 EMCEMC 设计设计原因说明:– 长距离电源走线是否预留足够电容组 10uF/0.1uF或 1uF/

0.01uF,应考虑 PCB板每间隔 7.5cm放置一对。• 当电源模块有多路电源输出时,比如提供给通讯接口的通讯电源、地,提供给传感器供电的 12V、 24V电源、地,提供给继电器驱动用的 12V电源、地,均会存在长距离走线问题,为了使电源、地之间的阻抗最小,且回路最小,应每隔 7.5cm增加一对电容。

点亮黄色走线为通讯电路供电的 5V电源、地,走线长达 25cm多,走线上增加了两对电容进行滤波。应在设计之初加以考虑。

Page 17: 数字类硬件电路 EMC 设计

电源转换芯片的电源转换芯片的 EMCEMC 设计设计电源转换芯片的电源转换芯片的 EMCEMC 设计设计遵循的原则:– 电源转换芯片输入输出端应并联 BULK电容和去耦电容;

• 电容容值应依据芯片手册推荐,或者依据驱动能力来估算。• 开关转换芯片输出应考虑磁珠进行滤波。

Page 18: 数字类硬件电路 EMC 设计

硬件电路硬件电路 EMCEMC 设计关键点设计关键点硬件电路硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;

– 接口部分的 EMC设计;– 关键芯片的 EMC设计;– 晶体和晶振的 EMC设计;– 连接器及接插件的 EMC设计;– 地的处理;– 复位、拨码和指示灯电路的 EMC设计。

Page 19: 数字类硬件电路 EMC 设计

接口部分的接口部分的 EMCEMC 设计设计接口部分的接口部分的 EMCEMC 设计设计

– 串口接口电路的 EMC设计;– 网口接口电路的 EMC设计;– I/O接口电路的 EMC设计;– E1接口电路的 EMC设计。

Page 20: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计遵循的原则:– 先防护后滤波;– 422/485/CAN差分接口优先选用共模电感或者磁珠进行滤波, 232接口用磁珠进行滤波;滤波电路尽量靠近端口,磁珠或共模电感到端子间 PCB走线长度小于 2.5cm;

– 如防护器件过多,磁珠到端子间 PCB走线长度距离大于 2.5cm,则应在最靠近接口处增加 Y电容或高压电容进行滤波, Y电容要满足耐压要求;

– 如果采用屏蔽电缆,屏蔽层要接 PGND;– 需要接出到端子的通讯地需要经过滤波;

Page 21: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计原因说明:– 先防护后滤波;

• 第一级防护器件应在滤波器件之前,防止滤波器件在浪涌、防雷测试中损坏,或导致滤波参数偏离,第二级保护器件可以放在滤波器件的后面;

• 选择防护器件时,还应考虑个头不要太大,应尽量选择贴片元件,防止滤波器件在 PCB布局时距离接口太远,起不到滤波效果。

黄色圈内为防护电路,红色圆圈内为滤波电路。此电路为两级防护电路,有防雷要求时适用,无防雷要求,只用 TVS管即可。

Page 22: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计原因说明:– 422/485差分接口优先选用共模电感或者磁珠进行滤波, 232接口用磁珠进行滤波;滤波电路尽量靠近端口,磁珠或共模电感到端子间 PCB走线长度小于 2.5cm;

• 422/485 为差分线,最好采用共模扼流圈进行滤波,无合适贴片器件选择时,也可选择磁珠进行滤波, 232接口为非平衡线,应选择磁珠进行滤波;距接口 2.5cm为 PCB布局要求。

红色圈内为滤波电路。此电路 485接口电路,采用磁珠进行滤波。

Page 23: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计原因说明:

此电路 232接口电路,采用磁珠进行滤波。

此电路为有控制端的 232接口电路,采用磁珠进行滤波。

Page 24: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计原因说明: 此电路为带modem

232接口电路,采用磁珠进行滤波。

Page 25: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计原因说明:– 如防护器件过多,磁珠到端子间 PCB走线长度距离大于 2.5cm,则应在最靠近接口处增加 Y电容或高压电容进行滤波, Y电容要满足耐压要求;

此电路为有防雷要求的 485接口电路,因空气放电管,限流电阻及 TVS 管 PCB布局需要很大空间,用来的滤波的L12 、 L13磁珠的滤波效果大打折扣,因此在接口增加 Y电容进行滤波。增加 Y电容后磁珠可去掉。

Page 26: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计原因说明:– 如果采用屏蔽电缆,屏蔽层要接 PGND;

• 当采用屏蔽电缆时,应选择屏蔽连接器,保证连接器外壳与结构 360度搭接;

• 当采用非屏蔽连接器时,电缆屏蔽时应接 PGND,端子定义应为 PGND;

• 当本产品无 PGND时,可就近接到接口 GND上。

Page 27: 数字类硬件电路 EMC 设计

串口接口电路的串口接口电路的 EMCEMC 设计设计串口接口电路的串口接口电路的 EMCEMC 设计设计原因说明:– 需要接出到端子的通讯地需要经过滤波;

• 用于通讯的 232接口的地端子应经过滤波;• 只用于调试的 232接口的地端子可不经过滤波;• 为了延长传输距离而将地引出的地端子也需经过滤波。

Page 28: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计遵循的原则:– 网口防护器件结电容满足要求 (小于 10pF) (网口差模防护器件

优选 SLUV2.8-4 )– 网口应设计 BOB-SMITH电路,中心抽头到地 75 欧姆电阻功率不小于 1/8W,电容耐压 2kV;网口未用四线接地电容耐压 2kV

– 网口点灯线驱动加磁珠和限流电阻;网口点灯电源线上加磁珠;推荐使用 LC进行滤波

– 网口 PHY芯片的模拟电源和数字电源隔离,且模拟电源和数字电源间采用 LC或者 PI滤波电路;网口 PHY芯片地不分割;

– 金属外壳的网口连接器应选择有金属弹片的 RJ45连接器;塑料外壳选择塑料 RJ连接器;金属外壳的网口连接器接 PGND;

Page 29: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计原因说明:– 网口防护器件结电容满足要求 (小于 10pF) (网口差模防护器件优选 SLUV2.8-4 )• 网口传输速率较高,对防护器件的结电容要求很高,应小于 5pF,优选 SLUV2.8-4,编码 15040165;

Page 30: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计原因说明:

• 因 SLUV2.8-4 成本较高,对成本要求很高的产品也可采用下图中的 TVS 管和二极管的组合进行差模防护,因为 3个管子的导通时间过长,芯片不能够耐受,需要在防护器件后串接 2.2 欧姆电阻进行退耦。

Page 31: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计原因说明:– 网口应设计 BOB-SMITH电路,中心抽头到地 75 欧姆电阻功率不小于 1/8W,电容耐压 2kV;网口未用四线接地电容耐压2kV

Bob - Smith电路。红色圈内的电路都为电路的一部分,整个电路的共模抑制作用大于 10dB。蓝色圈内的电容耐压要求2kV。

Page 32: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计原因说明:– 网口点灯线驱动加磁珠和限流电阻;网口点灯电源线上加磁珠;推荐使用 LC进行滤波• 电源与驱动端的磁珠在 PCB布局时应跨接在网口变压器的隔离带上,保证隔离变压器的共模隔离作用。

Page 33: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计原因说明:– 网口 PHY芯片的模拟电源和数字电源隔离,且模拟电源和数字电源间采用 LC或者 PI滤波电路;网口 PHY芯片地不分割;• 如果网口 PHY芯片的数字地与模拟地,数字信号管脚和模拟信号

管脚可以清晰分割,在原理图设计时地可以分割;• 网口 PHY芯片的数字电源与模拟电源采用 PI 型滤波电路。

PHY芯片的电源、地均可以进行分割。

Page 34: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计原因说明:– 网口 PHY芯片的模拟电源和数字电源隔离,且模拟电源和数字电源间采用 LC或者 PI滤波电路;网口 PHY芯片地不分割;• 如果 PHY芯片地管脚不可清晰分割,则地不分割,只进行电源分

割。

PHY芯片的电源分割,地不进行分割。

Page 35: 数字类硬件电路 EMC 设计

网口接口电路的网口接口电路的 EMCEMC 设计设计网口接口电路的网口接口电路的 EMCEMC 设计设计原因说明:– 金属外壳的网口连接器应选择有金属弹片的 RJ45连接器;塑

料外壳选择塑料 RJ连接器;金属外壳的网口连接器接 PGND;• 当采用屏蔽电缆时,应选择屏蔽 RJ45连接器;• 当要求结构屏蔽时,应选择屏蔽 RJ45连接器;• 当系统接地良好时,最好选择屏蔽 RJ45连接器;• 当系统接地不良,或者无接地时,最好选择塑料 RJ45连接器;

Page 36: 数字类硬件电路 EMC 设计

I/OI/O 接口电路的接口电路的 EMCEMC 设计设计I/OI/O 接口电路的接口电路的 EMCEMC 设计设计遵循的原则:– 先防护后滤波;– 连接到系统外、非隔离的 I/O端口,接口一定要滤波(共模电感或者磁珠或 Y电容);

– 接口优先选用共模电感滤波,或者用磁珠;滤波电路尽量靠近端口,磁珠或共模电感到端子间 PCB走线长度小于 2.5cm;如防护器件过多,磁珠到端子间 PCB走线长度距离大于2.5cm,则在最靠近接口处增加 Y电容或高压电容进行滤波, Y电容要满足耐压要求;

– I/O接口线缆如果采用屏蔽电缆,则电缆屏蔽层应接 PGND;– 传感器的电源、地、信号线在接口处进行滤波(共模电感或者磁珠或 Y电容);

– 输出到端子的电源、地必须经过滤波处理,禁止直接引出。

Page 37: 数字类硬件电路 EMC 设计

I/OI/O 接口电路的接口电路的 EMCEMC 设计设计I/OI/O 接口电路的接口电路的 EMCEMC 设计设计原因说明:– 先防护后滤波;(同电源接口)– 连接到系统外、非隔离的 I/O端口,接口一定要滤波(共模电感或者磁珠或 Y电容)。• 系统内部连线,线缆长度很短,不会形成天线辐射,可以不加滤波电路;

• 凡是要连接电缆到系统外的端口,链接线缆长度大于 10cm以上的 I/0接口均要增加滤波电路;

• 差分电路优选共模扼流圈;• 非差分电路优选磁珠;• 不推荐选择 Y电容,避免噪声电流在系统上不受控,引起其它的

问题。

Page 38: 数字类硬件电路 EMC 设计

I/OI/O 接口电路的接口电路的 EMCEMC 设计设计I/OI/O 接口电路的接口电路的 EMCEMC 设计设计原因说明:– 接口优先选用共模电感滤波,或者用磁珠;滤波电路尽量靠近端口,磁珠或共模电感到端子间 PCB走线长度小于 2.5cm;如防护器件过多,磁珠到端子间 PCB走线长度距离大于2.5cm,则在最靠近接口处增加 Y电容或高压电容进行滤波, Y电容要满足耐压要求;• 当防护器件过多且个头比较大,导致滤波器件在 PCB布板时距离接口很远,推荐接口增加 Y电容进行滤波。

I C Fi l ter

外来干扰

I C

noiseinoisei

直接辐射干扰I C其他

I C Fi l ter

外来干扰

I C

noisei

干扰一进单板就被滤掉

Good

Bad

Page 39: 数字类硬件电路 EMC 设计

I/OI/O 接口电路的接口电路的 EMCEMC 设计设计I/OI/O 接口电路的接口电路的 EMCEMC 设计设计原因说明:– I/O接口线缆如果采用屏蔽电缆,则电缆屏蔽层应接 PGND;

Page 40: 数字类硬件电路 EMC 设计

I/OI/O 接口电路的接口电路的 EMCEMC 设计设计I/OI/O 接口电路的接口电路的 EMCEMC 设计设计原因说明:– 传感器的电源、地、信号线在接口处进行滤波(共模电感或者磁珠或 Y电容); • 传感器接口电源、地、信号均需要引出,且接出线缆较长,因此

均需要经过滤波;• 电源和地可以经过共模电感进行滤波,也可通过磁珠进行滤波;• 信号线如果是差分线,可经过共模扼流圈进行滤波,如不是差分线,则可通过磁珠进行滤波;

Page 41: 数字类硬件电路 EMC 设计

I/OI/O 接口电路的接口电路的 EMCEMC 设计设计I/OI/O 接口电路的接口电路的 EMCEMC 设计设计原因说明:– 输出到端子的电源、地必须经过滤波处理,禁止直接引出;

• 当防护器件过多且个头比较大,导致滤波器件在 PCB布板时距离接口很远,推荐接口增加 Y电容进行滤波。

• 电源和地经过磁珠滤波;• PCB布板如下:

Page 42: 数字类硬件电路 EMC 设计

E1E1接口电路的接口电路的 EMCEMC 设计设计E1E1接口电路的接口电路的 EMCEMC 设计设计遵循原则:– 先防护后滤波;– E1接口采用共模扼流圈进行滤波,滤波电路尽可能靠近端口

(建议选择 ST7078 ); CLASS B 强制

Page 43: 数字类硬件电路 EMC 设计

E1E1接口电路的接口电路的 EMCEMC 设计设计E1E1接口电路的接口电路的 EMCEMC 设计设计原因说明:– 先防护后滤波;

• E1 通常为长距离传输线缆,接口防护的等级较高,要按照 10/700浪涌波形进行测试,因此防护电路通常为两级。

Page 44: 数字类硬件电路 EMC 设计

E1E1接口电路的接口电路的 EMCEMC 设计设计E1E1接口电路的接口电路的 EMCEMC 设计设计原因说明:– E1接口采用共模扼流圈进行滤波,滤波电路尽可能靠近端口

(建议选择 ST7078 ); CLASS B 强制• E1接口信号为 2.048M,传导测试结果有很明显的谐波成分,表

现为 1.024M的奇数倍,因此要在接口加共模电感进行滤波, CLASS B规格要求一定要增加。

Page 45: 数字类硬件电路 EMC 设计

硬件电路硬件电路 EMCEMC 设计关键点设计关键点硬件电路硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;– 接口部分的 EMC设计;

– 关键芯片的 EMC设计;– 晶体和晶振的 EMC设计;– 连接器及接插件的 EMC设计;– 地的处理;– 复位、拨码和指示灯电路的 EMC设计。

Page 46: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计遵循原则:– 关键芯片的电源滤波电容是否足够,按照 3- 4个电源管脚一个 1-

10uF电容, 1-2个电源管脚一个 0.1uF—0.01uF电容;芯片手册有推荐,应采用推荐方案;

– 地址总线和数据总线增加匹配电阻 ;单向驱动匹配电阻在输出端增加;双向驱动的应两侧都增加匹配电阻,如空间有限,应在驱动能力较强的一端增加;

– 地址总线和数据总线匹配电阻,不能用排阻 ;

– 空闲管脚要进行上拉或者下拉,使其无效,提高抗干扰和降低辐射;例外情况依据芯片手册

– 信号的传输延时小于信号上升沿的 1/6时,不是传输线,可以不用增加匹配电阻;当大于信号上升沿的 1/6时,则为传输线,需要加匹配电阻。

– 芯片手册如果有相应的 EMC 策略,应采用;– 电源转换芯片输入输出端应并联 BULK电容(公式)和去耦电容;– A/D、 D/A芯片的数字电源和模拟电源进行滤波;地的处理依据芯片

手册进行;

Page 47: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计原因说明:– 关键芯片的电源滤波电容是否足够,按照 3- 4个电源管脚一个 1- 10uF电容, 1-2个电源管脚一个 0.1uF—0.01uF电容;芯片手册有推荐,应采用推荐方案;• 大电容一般采用 10uF,小电容通常采用 0.1uF或者 0.01uF;• 有的芯片手册有时会规定该电容容值,比如 1uF, 0.001uF,以芯片手册为准。

电源 I C

电源 I C

低频回路

次低频回路

高频回路

低频回路

次低频回路

高频回路

Page 48: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计原因说明:– 关键芯片的电源滤波电容是否足够,按照 3- 4个电源管脚一个 1- 10uF电容, 1-2个电源管脚一个 0.1uF—0.01uF电容;芯片手册有推荐,应采用推荐方案;

芯片电源的滤波电容布局图示。具体电容数目应根据芯片具体电源管脚的分布来决定,如果电源管脚比较分散,则应每个管脚一个电容,如果有 2-3个电源管脚比较集中,可以考虑只用一个电容。

Page 49: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计原因说明:– 地址总线和数据总线增加匹配电阻 ;单向驱动匹配电阻在输出端增加;双向驱动的应两侧都增加匹配电阻,如空间有限,应在驱动能力较强的一端增加;• 速率大于 50MHz,上升沿小于 5ns的总线和时钟信号应考虑信号

完整性问题;• 所谓信号完整性问题就是信号的开关时间小于信号从源到负载再

回到源的传输延迟;也即 tr<tpd;• 当存在信号完整性问题时,要考虑进行阻抗匹配;• 四层板选择 51 欧姆左右, 6 层板选择 33 欧姆左右,可以根据测试结果进行调整;

• 匹配电阻应加在源端,进行始端匹配。

Page 50: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计原因说明:– 地址总线和数据总线匹配电阻,不能用排阻 ;

• 避免用排阻进行始端匹配,因排阻管脚太密,不能满足 3W布线要求,会引起串扰问题;

• 排阻可用来进行上下拉;• 匹配电阻布局时应满足 3W要求,如位置紧张,可以将电阻交错放置。

Page 51: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计原因说明:– 空闲管脚要进行上拉或者下拉,使其无效,提高抗干扰和降低

辐射;例外情况依据芯片手册• 空闲管脚不但会发射,同样也会接收。因此对空闲管脚依照芯片

手册处理。• 专用引脚的处理(如片选信号、使能信号、中断信号等。)

– 片选信号、使能信号等上电后使其无效;中断信号接上拉、下拉使其处于非激活状态

– 重要的都应该经过适当的上拉或下拉处理。一方面是使芯片在上电后进入一个预知的固定状态,不致造成冲突;另一方面提高抗干扰能力

• 空余引脚的处理( 高电平有效的无用中断输入端 )– 该无用中断输入端接下拉电阻使其处于非激活状态– 应根据相关器件的应用资料做适当的处理,注意既不是一味的上拉,也不是一味的接地,要针对使用的器件具体问题具体分析,一般来说使其处于稳定的非有效输入电平状态。

Page 52: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计原因说明:– 信号的传输延时小于信号上升沿的 1/6时,不是传输线,可以不用增加匹配电阻;当大于信号上升沿的 1/6时,则为传输线,需要加匹配电阻。• 同上。

– 芯片手册如果有相应的 EMC 策略,应采用;• 芯片手册通常会给出电源、地平面的分割处理方法;• 也会给出电源滤波的方案;• 也会给出特殊需要处理信号的 EMC 策略。

Page 53: 数字类硬件电路 EMC 设计

关键芯片的关键芯片的 EMCEMC 设计设计关键芯片的关键芯片的 EMCEMC 设计设计原因说明:– 电源转换芯片输入输出端应并联 BULK电容(公式)和去耦电容;• 应根据芯片所驱动的负载来估算 BULK电容的容值;• 去耦电容通常用 0.1uF,或 0.01uF;

– A/D、 D/A芯片的数字电源和模拟电源进行滤波;地的处理依据芯片手册进行;• 电源、地均不隔离, PCB处理时可以通过单点相连,也可直接相连;

• 电源隔离,地不隔离;• 电源、地都隔离;• 隔离方式依据芯片手册进行,如没有推荐,则不隔离。

Page 54: 数字类硬件电路 EMC 设计

硬件电路硬件电路 EMCEMC 设计关键点设计关键点硬件电路硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;– 接口部分的 EMC设计;– 关键芯片的 EMC设计;

– 晶体和晶振的 EMC设计;– 连接器及接插件的 EMC设计;– 地的处理;– 复位、拨码和指示灯电路的 EMC设计。

Page 55: 数字类硬件电路 EMC 设计

晶体和晶振的晶体和晶振的 EMCEMC 设计设计晶体和晶振的晶体和晶振的 EMCEMC 设计设计遵循原则:– 时钟信号串接匹配电阻,匹配电阻选取合适(详细请查看连接);– 晶体外壳要做接地设计;– 时钟信号分叉时在分叉后每路都设置匹配电阻,匹配电阻靠近时钟芯片; T 型网络,或采用末端匹配;

– 时钟芯片电源管脚采用 LC滤波电路或者 PI滤波电路

Page 56: 数字类硬件电路 EMC 设计

晶体和晶振的晶体和晶振的 EMCEMC 设计设计晶体和晶振的晶体和晶振的 EMCEMC 设计设计原因说明:– 时钟信号串接匹配电阻,匹配电阻选取合适(详细请查看连接);

• 同关键芯片的匹配电阻选取方法;– 晶体和晶振外壳要做接地设计;

• 晶体要额外设计接地点,并在 PCB表层铺铜,将晶体外壳连接到地;• 晶振本身有接地管脚,与晶振外壳相连,将接地管脚接到 GND;

Page 57: 数字类硬件电路 EMC 设计

晶体和晶振的晶体和晶振的 EMCEMC 设计设计晶体和晶振的晶体和晶振的 EMCEMC 设计设计原因说明:– 时钟信号分叉时在分叉后每路都设置匹配电阻,匹配电阻靠近时钟芯片; T 型网络,或采用末端匹配;

• 对于时钟信号一分二使用,要在始端进行一分二,分别接匹配电阻;

Page 58: 数字类硬件电路 EMC 设计

晶体和晶振的晶体和晶振的 EMCEMC 设计设计晶体和晶振的晶体和晶振的 EMCEMC 设计设计原因说明:– 时钟芯片电源管脚采用 LC滤波电路或者 PI滤波电路

时钟电源滤波可以采用型或 LC滤波。时钟输出采用始端串联阻抗进行匹配,阻值通常为 33,阻值可以根据实际情况调节。

Page 59: 数字类硬件电路 EMC 设计

时钟电源滤波时钟电源滤波时钟电源滤波时钟电源滤波

时钟电源滤波可以采用LC型滤波。串接磁珠,并联两个电容到地,小电容 0.1F放在电源管脚, 10 F电容放在小电容旁边。磁珠通常选择编码为 10070006,曲线如下:

Page 60: 数字类硬件电路 EMC 设计

硬件电路硬件电路 EMCEMC 设计关键点设计关键点硬件电路硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;– 接口部分的 EMC设计;– 关键芯片的 EMC设计;– 晶体和晶振的 EMC设计;

– 连接器及接插件的 EMC设计;– 地的处理;– 复位、拨码和指示灯电路的 EMC设计。

Page 61: 数字类硬件电路 EMC 设计

连接器及接插件的连接器及接插件的 EMCEMC 设计设计连接器及接插件的连接器及接插件的 EMCEMC 设计设计遵循原则:– 接插件,和排线等,采用地 ---- 信号 ----地 ----- 信号 -----地排列方

式,最少 2- 3个信号一个地,间隔排布;– 接插件,和排线等,采用地 ----电源 ----地 -----电源 -----地排列方

式,一个电源一个地,间隔排布;– 接插件,或排线等,空闲管脚定义为地;– 接插件,或排线等,不同类型信号以地间隔排布;– 端口插针定义时敏感、重要和高速信号线要远离电源线– 接插件管脚定义时,应考虑到 PCB布局和布线的方便性,避免随意定义,导致后期布局布线错综交叉;

– 需用长线或排线引出的电源,应在引线两端口就近并联 BULK电容或去耦电容;

– 板间通讯线应靠近端口串磁珠滤波;– 连接器为塑胶件时,应避免塑胶件连成一片,导致结构开孔过大,应在各个塑胶件间增加横梁,减少大开孔,保证结构由连接器造成的开孔长度小于 3cm;

Page 62: 数字类硬件电路 EMC 设计

连接器及接插件的连接器及接插件的 EMCEMC 设计设计连接器及接插件的连接器及接插件的 EMCEMC 设计设计原因说明:– 接插件,和排线等,采用地 ---- 信号 ----地 ----- 信号 -----地排列方式,最少

2- 3个信号一个地,间隔排布;• 信号紧邻地会大大增强 EMC 性能;

– 接插件,和排线等,采用地 ----电源 ----地 -----电源 -----地排列方式,一个电源一个地,间隔排布;

– 接插件,或排线等,空闲管脚定义为地;• 减小回路面积;• 增加去耦;

Page 63: 数字类硬件电路 EMC 设计

连接器及接插件的连接器及接插件的 EMCEMC 设计设计连接器及接插件的连接器及接插件的 EMCEMC 设计设计原因说明:– 接插件,或排线等,不同类型信号以地间隔排布;– 端口插针定义时敏感、重要和高速信号线要远离电源线

• 避免信号间的串扰;• 避免强辐射信号引起干扰;• 避免敏感信号受到干扰;

Page 64: 数字类硬件电路 EMC 设计

连接器及接插件的连接器及接插件的 EMCEMC 设计设计连接器及接插件的连接器及接插件的 EMCEMC 设计设计原因说明:– 接插件管脚定义时,应考虑到 PCB布局和布线的方便性,避免随意定义,导致后期布局布线错综交叉;

• 导致 PCB布板时不能整块割一个地,而必须采用引线方式来解决;

Page 65: 数字类硬件电路 EMC 设计

连接器及接插件的连接器及接插件的 EMCEMC 设计设计连接器及接插件的连接器及接插件的 EMCEMC 设计设计原因说明:– 需用长线或排线引出的电源,应在引线两端口就近并联 BULK电容或去耦电容;

• 增加电源、地之间的回路面积和去耦;

Page 66: 数字类硬件电路 EMC 设计

连接器及接插件的连接器及接插件的 EMCEMC 设计设计连接器及接插件的连接器及接插件的 EMCEMC 设计设计原因说明:– 板间通讯线应靠近端口串磁珠滤波;

• 避免排线引起辐射与干扰;– 连接器为塑胶件时,应避免塑胶件连成一片,导致结构开孔过大,应在各个

塑胶件间增加横梁,减少大开孔,保证结构由连接器造成的开孔长度小于3cm;

• 增加结构屏蔽效能。

Page 67: 数字类硬件电路 EMC 设计

硬件电路硬件电路 EMCEMC 设计关键点设计关键点硬件电路硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;– 接口部分的 EMC设计;– 关键芯片的 EMC设计;– 晶体和晶振的 EMC设计;– 连接器及接插件的 EMC设计;

– 地的处理;– 复位、拨码和指示灯电路的 EMC设计。

Page 68: 数字类硬件电路 EMC 设计

地的处理地的处理地的处理地的处理遵循原则:– 浮地电路是否采取防静电积累措施,采用浮地对 PE串接大电阻,并联电容;电阻推荐值 1M 欧姆;

– 整机布局设计时(牵涉到结构的变化),应考虑到通讯地、模拟地、数字地等各处一处,避免某个地布局分几处,形成交叉;

Page 69: 数字类硬件电路 EMC 设计

地的处理地的处理地的处理地的处理原因说明:– 浮地电路是否采取防静电积累措施,采用浮地对 PE串接大电阻,并联电容;电阻推荐值 1M 欧姆;• 防静电泻放电路

– 整机布局设计时(牵涉到结构的变化),应考虑到通讯地、模拟地、数字地等各处一处,避免某个地布局分几处,形成交叉;

Page 70: 数字类硬件电路 EMC 设计

硬件电路硬件电路 EMCEMC 设计关键点设计关键点硬件电路硬件电路 EMCEMC 设计关键点设计关键点

– 电源部分的 EMC设计;– 接口部分的 EMC设计;– 关键芯片的 EMC设计;– 晶体和晶振的 EMC设计;– 连接器及接插件的 EMC设计;– 地的处理;

– 复位、拨码和指示灯电路的 EMC设计。

Page 71: 数字类硬件电路 EMC 设计

复位、拨码和指示灯电路的复位、拨码和指示灯电路的 EMCEMC 设计设计复位、拨码和指示灯电路的复位、拨码和指示灯电路的 EMCEMC 设计设计遵循原则:– 复位信号增加电容滤波;推荐 0.1uF- 0.01uF;– 面板指示灯(导光柱除外)、拨码增加静电防护电路

Page 72: 数字类硬件电路 EMC 设计

复位电路的滤波:复位电路对于单板至关重要,处理不好会直接导致单板的复位。处理方式:在靠近芯片侧加 0.01F电容和限流电阻构成的 RC电路进行滤波(消抖)。

指示灯电路的滤波:在靠近驱动芯片侧加限流电阻,如果指示灯为面板指示灯,还要增加滤波磁珠,或者电容。

复位、拨码和指示灯电路的复位、拨码和指示灯电路的 EMCEMC 设计设计复位、拨码和指示灯电路的复位、拨码和指示灯电路的 EMCEMC 设计设计

IC ICRST

Page 73: 数字类硬件电路 EMC 设计

复位、拨码和指示灯电路的复位、拨码和指示灯电路的 EMCEMC 设计设计复位、拨码和指示灯电路的复位、拨码和指示灯电路的 EMCEMC 设计设计– 面板指示灯(导光柱除外)、拨码增加静电防护电路

• 当面板指示灯穿越隔离带,滤波区域时,应增加指示灯滤波磁珠;

• 将指示灯的限流电阻靠近芯片放置,放置在芯片驱动端;

• 拨码开关如设置在外壳可以接触,要进行静电测试,应设计静电防护电路,加电容、 TVS 管等。

Page 74: 数字类硬件电路 EMC 设计

结束语结束语结束语结束语 在电路设计时,应对结构设计、 PCB设计、布局布线都有大致的构思,否则后续的 PCB设计就会非常困难;

优秀的硬件设计应使 PCB布局顺畅,兼顾结构设计等;

在开始硬件设计前,应对地的设计有个框架。

– 做好这些, EMC 并不是很难!

Page 75: 数字类硬件电路 EMC 设计

THANK YOUTHANK YOUTHANK YOUTHANK YOU

THE END


Recommended