Para describir el funcionamiento en VHDL de un demultiplexor de 1 bit de entrada con M bits de control y salida de 2m bits. Pienso que debería realizarse una descripción algorítmica y emplear nuevos elementos y librerías, no encontré la forma eficiente y que me muestre un resultado correcto al realizarlo de manera estructural.