Download pdf - vn KythuatTanSoTrucTiep DDS

5/10/2018 vn KythuatTanSoTrucTiep DDS - slidepdf.com

http://slidepdf.com/reader/full/vn-kythuattansotructiep-dds 1/67

TÓM TẮT NỘI DUNG

Đề tài hướng tới một cái nhìn tổng quan về kỹ thuật tổng hợp tần số trực tiếp

(DDS). Trong phần đầu, nội dung đề cập tới sơ đồ cấu tạo và giải thích nguyên lý hoạtđộng của một hệ thống DDS (Direct Digital Syntherizer). Khi xem xét toàn bộ hệ

thống DDS thì mối quan hệ giữa phổ đầu ra của hệ thống và nhiễu do ảnh hưởng của

lấy mẫu, tái tạo tín hiệu, và do các hạn chế phải chấp nhận khi triển khai thực tế là vấn

đề đầu tiên được quan tâm tìm hiểu. Tiếp đó là vấn đề sai số, các nguồn gây sai số và

ảnh hưởng của sai số tới hiệu năng tín hiệu kí sinh, vấn đề điều chế tín hiệu,bộ lọc triệt

méo, bộ lọc FIR, bộ lọc IIR, bộ lọc polyphase…..Những ứng dụng điều chế là một

phần không thể thiếu khi nghiên cứu kỹ thuật DDS, vì vậy phần sau đề tài trình bày

một số vấn đề về điều chế FSK, PSK, QAM dùng DDS. Ngoài những vấn đề lý thuyết

trên, đề tài cũng dành một số trang để minh họa những ưu điểm nổi bật của kỹ thuật

DDS, những xu thế phát triển nhằm hoàn thiện công nghệ DDS và những tiến bộ đạt

được của một hệ thống tích hợp công nghệ DDS.

i



MỤC LỤC

MỞ ĐẦU...............................................................................................................1

CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS.......................2

1.1Những ưu điểm của DDS..........................................................................................21.2Lý thuyết hoạt động..................................................................................................21.3Xu hướng tích hợp chức năng...................................................................................5

CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN PHA VÀTẦN SỐ CỦA THIẾT BỊ DDS...........................................................................7

2.1Lấy mẫu đầu ra thiết bị DDS.....................................................................................72.2Khả năng chuyển pha và tần số của DDS.................................................................8

3.1Xác định tốc độ điều chỉnh tối đa..........................................................................93.2Giao tiếp điều khiển DDS.....................................................................................9

CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS.........................................11

3.1Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious performance)..11

3.2Tác động của oversampling) lên hiệu năng nhiễu vệt.............................................123.3Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur)....................133.3.1Biên độ các vệt.................................................................................................143.3.2Phân bố các vệt tạo bởi sự cắt pha....................................................................153.3.3Tóm tắt về cắt bỏ phase....................................................................................18

3.4Các nguồn gây ra các vệt khác của DDS.................................................................193.5Hiệu năng vệt giải rộng...........................................................................................203.6Hiệu năng vệt giải hẹp............................................................................................213.7Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS....................213.8Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS.................................21

3.9Xem xét bộ lọc đầu ra.............................................................................................243.9.1Đáp ứng của họ Chebyshev..............................................................................273.9.2Đáp ứng của bộ lọc họ Gauss...........................................................................283.9.3Đáp ứng của họ Legendre.................................................................................29

CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS..................................31

4.1Lý thuyết điều chế số cơ bản...................................................................................314.1.1Các khái niệm cơ bản.......................................................................................31

4.1.2Điều chế...........................................................................................................334.2Kiến trúc hệ thống và yêu cầu.................................................................................35

ii



4.3Bộ lọc số.................................................................................................................364.3.1Bộ Lọc FIR.......................................................................................................364.3.2Bộ lọc IIR.........................................................................................................38

4.4DSP đa tốc..............................................................................................................394.4.1Tăng tốc............................................................................................................404.4.2Giảm tốc...........................................................................................................414.4.3Chuyển đổi tốc độ với tỷ số n/m.......................................................................434.4.4Bộ lọc số...........................................................................................................43

4.5Xem xét đồng bộ dữ liệu vào và xung.....................................................................474.6Các phương thức mã hóa dữ liệu và triển khai DDS...............................................49

4.6.1Mã hóa FSK.....................................................................................................494.6.2Mã hóa PSK.....................................................................................................504.6.3Mã hóa QAM...................................................................................................514.6.4Quadrature up-conversion................................................................................52

CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM...................................54

5.1Giới thiệu chip DDS AD9835.................................................................................545.2.1Lý thuyết hoạt động..........................................................................................545.2.2Giao tiếp với vi điều khiển...............................................................................555.2.1Sơ đồ nguyên lý................................................................................................56

KẾT LUẬN........................................................................................................60

DANH SÁCH CÁC HÌNH VẼ

iii



HÌNH 1: SƠ ĐỒ MỘT BỘ TỔNG HỢP TẦN SỐ TRỰC TIẾP ĐƠN GIẢN...............................................................................................................................3

HÌNH 2: HỆ THỐNG DDS CÓ THỂ ĐIỀU CHỈNH TẦN SỐ.......................3

HÌNH 3: TÍN HIỆU CHUYỀN QUA MỘT HỆ DDS......................................4

HÌNH 4: KIẾN TRÚC DDS 12 BÍT VỚI CÁC CHỨC NĂNG PHỤ.............5

HÌNH 5: PHÂN TÍCH PHỔ ĐẦU RA CỦA DDS............................................7

HÌNH 6: TÁC ĐỘNG CỦA ĐỘ PHÂN GIẢI DAC.......................................11

HÌNH 7: TÁC ĐỘNG CỦA OVERSAMPLING LÊN SQR.........................12

HÌNH 8: SAI SỐ DO CẮT BÍT VÀ “BÁNH” PHA.......................................13

HÌNH 9: MẪU TỪ ĐIỀU CHỈNH CÓ MỨC VỆT CỰC ĐẠI......................14

HÌNH 10: MẪU TỪ ĐIỀU CHỈNH KHÔNG GÂY RA PHASETRUNCATION SPUR......................................................................................15

HÌNH 11: DÃY TÍCH LŨY PHA....................................................................15

HÌNH 12: HOẠT ĐỘNG CỦA TỪ CẮT BỎ..................................................17

HÌNH 13: PHỔ CỦA DÃY TỪ BỊ CẮT BỎ...................................................18

HÌNH 14: VÙNG NYQUIST VÀ ÁNH XA CỦA CÁC TẦN SỐ BÊNNGOÀI BĂNG NYQUIST................................................................................19

HÌNH 15: TÁC ĐỘNG CỦA SỰ BIẾN ĐỘNG XUNG HỆ THỐNG..........23

HÌNH 16: PHỔ ĐẦU RA DDS.........................................................................24

HÌNH 17: BỘ LỌC ANTI-ALIAS...................................................................25

HÌNH 18: ĐÁP ỨNG MIỀN THỜI GIAN......................................................25

HÌNH 19: ĐÁP ỨNG MIỀN TẦN SỐ.............................................................26

iv



HÌNH 20: ĐÁP ỨNG CỦA CÁC BỘ LỌC HỌ CHEBYSHEV....................27

HÌNH 21: ĐÁP ỨNG BỘ LỌC HỌ GAUSSIAN...........................................29

HÌNH 22: ĐÁP ỨNG HỌ LEGENDRE..........................................................29

HÌNH 23: PHỔ BĂNG THÔNG CỞ SỞ MỘT PHÍA...................................32

HÌNH 24: PHỔ BĂNG THÔNG CỞ SỞ HAI PHÍA.....................................32

HÌNH 25: PHỔ BĂNG CƠ SỞ PHỨC............................................................32

HÌNH 26: PHỔ BĂNG THÔNG DẢI..............................................................33

HÌNH 27: CẤU TRÚC ĐIỀU CHẾ CƠ BẢN.................................................34

HÌNH 28: CẤU TRÚC ĐIỀU CHẾ SỐ CƠ BẢN...........................................34

HÌNH 29: CẤU TRÚC ĐIỀU CHẾ DDS CƠ BẢN........................................35

HÌNH 30: BỘ ĐIỀU CHẾ DDS........................................................................35

HÌNH 31: BỘ LỌC FIR DẠNG ĐƠN GIẢN..................................................36

HÌNH 32: ĐÁP ỨNG TẦN SỐ BỘ LỌC FIR CHO A0 = A1 = 0.5..............37

HÌNH 33: BỘ LỌC FIR N-TAPS....................................................................37

HÌNH 34: BỘ LỌC IIR ĐƠN GIẢN...............................................................38

HÌNH 35: BỘ LỌC IIR NHIỀU TAP..............................................................39

HÌNH 36: BỘ TĂNG TỐC ĐƠN GIẢN..........................................................40

HÌNH 37: SỰ TĂNG TỐC BIỄU DIỄN TRONG MIỀN TẦN SỐ..............40

HÌNH 38: BỘ GIẢM TỐC ĐƠN GIẢN..........................................................41

HÌNH 39: QUÁ TRÌNH TĂNG TỐC XEM TRONG MIỀN TẦN SỐ........42

v



HÌNH 40: BỘ CHUYỂN ĐỔI TỐC ĐỘ N/M.................................................43

HÌNH 41: BỘ TÍCH PHÂN VÀ BỘ COMP CƠ BẢN...................................44

HÌNH 42: ĐÁP ỨNG TẦN SỐ CỦA BỘ LỌC CIC CƠ BẢN......................45

HÌNH 43: TĂNG TỐC VÀ HẠ TỐC DÙNG CIC.........................................45

HÌNH 44: ĐÁP ỨNG TẦN SỐ CỦA BỘ LỌC CIC CƠ BẢN......................46

HÌNH 45: BỘ TĂNG TỐC TRIPLE CASCADE CIC...................................46

HÌNH 46: BỘ GIẢM TỐC CIC TRỄ GẤP HAI............................................47

HÌNH 47: SO SÁCH ĐÁP ỨNG BỘ LỌC CIC SAU KHI SỬA ĐỔI..........47

HÌNH 48: SƠ ĐỒ KHỐI ĐIỀU CHẾ CHUNG..............................................48

HÌNH 49: BỘ MÃ HÓA FSK DÙNG DDS.....................................................49

HÌNH 50: BỘ MÃ HÓA RAMPED FSK DÙNG DDS..................................49

HÌNH 51: CHÒM SAO 16QAM......................................................................51

HÌNH 52: QUADRATURE UP-CONVERTER.............................................52

HÌNH 53. SÓNG COS.......................................................................................54

HÌNH 54: NGUỒN VÀ MẠCH DAO ĐỘNG.................................................56

HÌNH 55: SƠ ĐỒ MẮC AT89C2051...............................................................57

HÌNH 56: SƠ ĐỒ GHÉP NỐI MÁY TÍNH QUA CỔNG COM..................57

HÌNH 57: SƠ ĐỒ MẮC AD9835.....................................................................58

HÌNH 58: SƠ ĐỒ MẠCH IN............................................................................58

HÌNH 59: MẠCH ỨNG DỤNG CHIP DDS AD9835....................................59

vi



MỞ ĐẦU

Thực tế, kỹ thuật DDS trước đây chủ yếu dành riêng cho các ứng dụng quân sự,

vì nó đắt, khó triển khai và yêu cầu bộ chuyển đổi số - tương tự tốc độ cao. Vì sự tiến

bộ của công nghệ mạch tích hợp, DDS đã trở thành sự lựa chọn khác bên cạnh công

nghệ vòng khóa pha để tạo ra tần số đầu ra nhanh trong các ứng dụng dùng tổng hợp

tần số. Vì được xây dựng bằng phương pháp xử lý số nên DDS cho phép thực hiện

điều chế dễ dàng.

Gần đây, những tiến bộ trong công nghệ sản xuất IC, đặc biệt là CMOS, cùng với

sự phát triển của các thuật toán DSP đã cung cấp giải pháp chip DDS cho các hệ thống

con xử lý tín hiệu số và truyền thông phức tạp như là điều chế, giải điều chế, tạo dao

động nội, máy phát xung khả trình, máy phát chirp1). Phạm vi ứng dụng DDS ngày

càng mở rộng, bao gồm cable modems, các thiết bị đo, các máy tạo sóng tùy ý, trạm tế

bào cơ sở và nhiều ứng dụng khác nữa.

Mục đích của đề tài này là tiếp cận công nghệ DDS, trên cơ sở tìm hiểu cấu tạo,

nguyên lý hoạt động, các nguồn sai số trong một hệ thống DDS và những khả năng

ứng dụng rộng lớn của DDS. Trên cơ sở đó giúp cho trong tương lai có thể triển khaiđược một hệ thống DDS trên FPGA, hay xa hơn có thể dùng DDS để tích hợp vào các

hệ thống khác như là vòng khóa pha, các ứng dụng điều chế và giải điều chế…

Em xin gửi lời cảm ơn chân thành nhất đến PGS.TS Ngô Diên Tập, người đã tận

tình hướng dẫn và giúp đỡ em rất nhiều trong quá trình làm luận văn. Em cũng xin gửi

lời cảm ơn tới toàn thể các thầy cô giáo trong Khoa Điện tử - Viễn thông đã giúp đỡ

em hoàn thành luận văn này.

----------------------------------------------

1) chirp là quá trình để chuyển tần số từ một tần số này tới tần số khác.

1



CHƯƠNG 1: NHỮNG ĐIỀU CƠ BẢN VỀ KỸ THUẬT DDS

Tổng hợp tần số là một kỹ thuật sử dụng các khối xử lý tín hiệu số để tạo ra một

tín hiệu đầu ra có thể điều chỉnh được về tần số và pha tham chiếu từ một nguồn xungcố định, có độ chính xác cao. Về bản chất, tần số tham chiếu được chia xuống trong

khối DDS bằng hệ số tỷ lệ đặt trước trong một từ nhị phân lập trình được.Từ nhớ này

có chiều dài từ 24 đến 48 bits, cho phép khối DDS triển khai có khả năng cung cấp độ

phân giải tần số cực cao.

Sản phẩm DDS ngày nay được đóng trong các khối nhỏ, tích hợp nhiều chức

năng hiệu suất cao và giá cả cạnh tranh, nhanh chóng dần trở thành một lựa chọn bên

cạnh giải pháp tổng hợp tần số truyền thống tương tự. Sự tích hợp bộ chuyển đổi sốtương tự hiệu suất- tốc độ cao và kiến trúc DDS vào trong một chịp đơn cho phép công

nghệ này đạt tới phạm vi ứng dụng rộng hơn và cung cấp một sự lựa chọn hấp dẫn

khác với bộ tổng hợp tần số tương tự dựa trên PLL. Trong nhiều ứng dụng, giải pháp

DDS giữ một vài ưu điểm khác biệt so với bộ tổng hợp tần số tương tự dùng mạch

PLL.

1.1 Những ưu điểm của DDS

- Tần số đầu ra độ phân giải cỡ micro Hz, khả năng điều chỉnh góc pha, tất cảđều được thực hiện bằng điều khiển số.

- Tốc độ bước nhảy cực kỳ cao trong quá trình điều chỉnh pha và tần số, bước

nhảy tần số có pha liên tục.

- Kiến trúc DDS số loại bỏ việc tinh chỉnh bằng tay liên quan đến những vấn đề

về tuổi thọ linh kiện và tác động của nhiệt độ như xảy ra trong tổng hợp tương tự.

- Giao tiếp điều khiển số của DDS tạo ra một môi trường nơi chúng ta có thể thực

hiện điều khiển từ xa, tối ưu bằng vi điều khiển.

- Khi được sử dụng như một bộ tổng hợp vuông pha, DDS cho hai tín hiệu lối ra

I và Q cực kì khớp với nhau.

1.2 Lý thuyết hoạt động

Trong dạng đơn giản nhất, một bộ tổng hợp tần số có thể được triển khai từ một

xung tham chiếu chính xác, một bộ đếm địa chỉ, một bộ nhớ chỉ đọc lập trình được, và

một bộ chuyển đổi D/A.

2



Hình 1: Sơ đồ một bộ tổng hợp tần số trực tiếp đơn giản

Trong trường hợp này, thông tin biên độ số cái tương đương với một chu kỳ đầy

đủ của sóng sin được lưu trong PROM. PROM do đó có chức năng giống như một

bảng tra cứu hàm sin. Bộ đếm địa chỉ nhảy tới từng vị trí nhớ, và nội dung về biên độ

sóng sin được đưa tới bộ chuyển đổi D/A tốc độ cao. Khối này tạo ra tín hiệu hình sin

tương tự, tương ứng với từ lối vào số từ PROM. Tần số đầu ra của DDS triển khai theo

mô hình này phụ thuộc vào:- Tần số của xung đồng hồ tham chiếu.

- Kích cỡ bước nhảy sóng sin, cái được lập trình vào trong PROM.

Độ chính xác, độ mịn và công suất AC của đầu ra của kiến trúc đơn giản này là

khá tốt, song nó thiếu sự điều chỉnh linh hoạt. Tần số đầu ra chỉ có thể thay đổi nếu

thay đổi tần số xung tham chiếu hoặc lập trình lại PROM.

Nếu ta đưa vào bộ tích lũy pha, kiến trúc này trở thành một máy phát dao dộng

điều khiển số, là lõi của thiết bị DDS mềm dẻo, linh động.

Hình 2: Hệ thống DDS có thể điều chỉnh tần số

Ở đây một bộ đếm biến N bít và thanh ghi pha đã thay thế bộ đếm địa chỉ, chức

năng nhớ làm cho khối này giống như một vòng pha trong kiến trúc DDS. Để hiểu

chức năng cơ bản này, ta xem dao động sóng sin giống như một véc-tơ quay quanh

3



một vòng pha. Mỗi điểm trên vòng pha tương ứng với những điểm trên dạng sóng sin.

Khi véc-tơ quay quanh bánh xe, dạng sóng sin được tạo ra. Một vòng quay của véc-tơ

xung quanh bánh xe dẫn tới một chu kỳ của sóng sin tại đầu ra. Bộ tích lũy pha được

dùng để cung cấp một sự tương đương với sự quay tuyến tính của véc-tơ xung quanh

bánh pha. Giá trị trong bộ tích lũy pha tương ứng với các điểm trên một chu kỳ đầu ra

của sóng sin. Số điểm pha rời rạc chứa trong một vòng pha được quyết định bởi độ

phân giải của bộ tích lũy pha. Đầu ra của bộ tích lũy pha là tuyến tính và không thể

được sử dụng trực tiếp để tạo ra sóng sin hoặc bất kì một dạng khác trừ một đường

dốc. Do đó một bảng tra cứu pha- biên độ được sử dụng để chuyển đổi từ phiên bản bị

cắt xén của giá trị đầu ra tức thời của bộ tích lũy pha thành giá trị biên độ sóng sin cái

sau đó được đưa tới bộ D/A. Hầu hết kiến trúc DDS khai thác tính chất đối xứng tự

nhiên của sóng sin và dùng logic ánh xạ để tổng hợp một chu kỳ sóng sin đầy đủ từ ¼chu kỳ dữ liệu từ bộ tích lũy pha. Bảng tra cứu pha – biên độ tạo ra tất cả dữ liệu cần

thiết bằng cách đọc qua đọc lại bảng tra cứu.

Hình 3: Tín hiệu chuyền qua một hệ DDS.

Bộ tích lũy pha thực sự là một mô-đun đếm M bít, nó tăng giá trị được lưu trong

nó mỗi khi nhận một xung clock. Giá trị được cộng vào được xác định bởi một từ số

chứa trong thanh ghi delta phase. Từ trong thanh ghi delta phase tạo nên kích thước

bước pha, nó tác động tới số các điểm bỏ qua trên một vòng pha. Kích thước bước

nhảy càng lớn bộ tích lũy pha càng nhanh tràn và sóng sin tạo ra càng nhanh hơn, dẫn

tới ta sẽ có.

4



Fout = (M (REFCLK))/ 2 N

Ở đây: Fout là tần số ra của DDS.

M là từ điều chỉnh nhị phân.

REFCLK là tần số xung tham chiếu trong (xung hệ thống).

N là chiều dài số bít của bộ gia tốc pha.

Thay đổi giá trị của M trong thanh ghi DDS dẫn tới sự thay đổi lập tức tần số đầu

ra (pha vẫn liên tục). Trong các ứng dụng thực tế, giá trị của M, hay từ điều chỉnh tần

số được nạp vào trong một thanh ghi nối tiếp nạp theo byte trước khi đưa vào thanh

ghi delta phase (song song). Điều này nói chung là để tối thiếu số chân của thiết bị

DDS. Ngay khi thanh ghi đệm được nạp xong và thanh ghi delta phase được kích thì

DDS sẽ thay đổi tần số đầu ra. Nói chung giới hạn thay đổi tần số đầu ra là thời gian

nạp thanh ghi đệm và chạy nó. Vậy rõ ràng là giao tiếp tải byte song song tăng cường

khả năng nhảy tần số.

1.3 Xu hướng tích hợp chức năng

Hình 4: Kiến trúc DDS 12 bít với các chức năng phụ

Ưu điểm của kiến trúc DDS thuần số, đó là các khối chức năng số có thể dễ dàng

thêm vào lõi để tăng cường khả năng của thiết bị. Với mục đích sử dụng chung, thiết

bị DDS sẽ được tích hợp một bộ DAC để cung cấp tín hiệu đầu ra tương tự. Các thiết

bị DDS bây giờ được tích hợp DAC 10bit hỗ trợ tốc độ REFCLK lên tới 180Mhz.

Chip DDS tối tân hiện nay đạt tốc độ xung 300MHz với ADC 12bit.

Cùng với việc tích hợp DAC, giải pháp DDS thông thường còn chứa thêm các

khối thực hiện đa dạng các hoạt động trên tín hiệu. Những khối này cũng cấp mức tính

5



năng cao hơn mở rộng khả năng điều khiển của người sử dụng. Sơ đồ khối của một

DDS hiện đại như trong hình 4.

Chức năng cơ bản của các khối như sau:

- Chức năng nhân REFCLK có thể lập trình, nó nhân tần số xung tham chiếungoài, do đó giảm yêu cầu về tốc độ xung tham chiếu. Khối này cũng tăng cường khả

năng của thiết bị sử dụng nguồn xung hiện có.

- Thêm một bộ cộng phía sau khối gia tốc pha, cho phép tín hiệu ra trễ pha tương

ứng với pha trễ đặt trong thanh ghi chỉnh pha. Độ dài mạch cộng xác định số bít của từ

chỉnh pha, trong kiến trúc này là 14 bít.

- Một khối SINC đảo được thêm vào trước bộ DAC bù cho đáp ứng SINC vì đáp

ứng đầu ra do lượng tử. Nhờ đó cung cấp biên độ đầu ra trong một giải rộng.

- Một bộ nhân được chèn vào giữa bảng tra cứu SIN và bộ DAC, cho phép điều

chế biên độ đầu ra.

- Một bộ chuyển đổi D/C có thể được thêm vào để cung cấp đầu ra cos. Nó cho

phép thiết bị DDS cung cấp đầu ra I&Q, khớp chính xác về tần số pha và biên độ.

Khối ADC này có thể được điều khiển bằng giao tiếp để có thể được sử dụng với đa

dạng ứng dụng.

- Một bộ so sánh tốc độ cao có thể được tích hợp để thiết bị thuận tiện sử dụng

như máy phát tần số. Bộ so sánh được cấu hình để chuyển đổi sóng sin đầu ra thành

dạng sóng vuông.

- Thanh ghi pha và tần số có thể được thêm vào cho phép từ pha và tần số có thể

tiền lập trình và nội dung của nó có thể được thực thi qua một chân điều khiển đơn.

Cấu hình này cũng hỗ trợ điều chế khóa dịch pha với chân lối vào được lập trình

“mark” hoặc “space”.

Các thiết bị DDS đã được sản xuất với đầy đủ các tính năng trên và nhiều tínhnăng khác nữa, hỗ trợ tốc độ đồng hồ bên trong lên tới 300MHz. Tính phổ biến của

giải pháp DDS là vì chip với hiệu suất và chức năng trên được bán với giá hợp lý và

được đóng trong một gói tương đối nhỏ.

---------------------------

6



CHƯƠNG 2: LẤY MẪU ĐẦU RA VÀ KHẢ NĂNG CHUYỂN

PHA VÀ TẦN SỐ CỦA THIẾT BỊ DDS

2.1 Lấy mẫu đầu ra thiết bị DDS

Phổ của tín hiệu đầu ra được minh họa trong hình vẽ sau:

Hình 5: Phân tích phổ đầu ra của DDS

Ở đây xung lấy mẫu là 300Mhz và xung đầu ra là 80Mhz. Theo lý thuyết của

Nyquist cần tối thiếu hai mẫu trên một chu kỳ để tái tạo lại tín hiệu đầu ra mong đợi.

Các ảnh đáp ứng, của phổ tín hiệu đầu ra được lấy mẫu, tại các tần số Fclk +/- Fout.

Trong ví dụ này ảnh của nó lần lượt ở 220 Mhz, 380 Mhz, 520 Mhz…. Lưu ý nó

không xuất hiện tại nguyên lần tần số lấy mẫu.

Trong trường hợp fout vượt quá fclk, ảnh thứ nhất sẽ xuất hiện bên trong băng

thông Nyquist như một ảnh chồng phổ. Ảnh chồng phổ này không thể lọc khỏi đầu ra

bằng bộ lọc triệt chồng phổ Nyquist truyền thống.

Trong các ứng dụng DDS đặc trưng, một bộ lọc thông thấp được dùng để triệt

đáp ứng ảnh trong phổ đầu ra. Để giữ yêu cầu cutoff trong bộ lọc thông thấp chúng ta

phải chấp nhận giới hạn băng thông fout tới xấp xỉ 40% tần số xung chuẩn. Điều này

thuận tiện cho việc dùng bộ lọc thông thấp kinh tế hơn trong triển khai lọc đầu ra.

7



Như ở trong hình vẽ biên độ của fout và ảnh đáp ứng được bao bởi đáp ứng

Sinc(X). Điều này là vì tính chất lượng tử của đầu ra được lấy mẫu. Biên độ của thành

phần cở bản và bất cứ ảnh nào của nó có thể tính được sử dụng công thức Sin(X)/X.

Với hàm đáp ứng cuộn, biên độ của đầu ra cơ bản sẽ giảm ngược với sự tăng tần số

điều chỉnh của nó. Như đã đề cập ở trên, kiến trúc DDS có thể bao gồm một bộ lọc

Sinc đảo để bù cho hiệu ứng Sinc và duy trì một biên độ đầu ra phẳng từ bộ DAC trên

băng thông lên tới 45% xung chuẩn hay 80% băng thông Nyquist.

Điều quan trọng là phải lưu ý rằng, trong đường cong đáp ứng sinc biên độ của

ảnh đầu tiên là đáng kể. Điều quan trọng để tạo ra dư án tần số ứng dụng DDS và phân

tích phổ là xem xét đáp ứng ảnh và đáp ứng biên độ tại fout mong đợi và tần số fclock.

Những điều không bình thường khác trong phổ đầu ra, như là sai số tuyến tính

tích phân vi phân của bộ chuyển đổi DAC, và các yếu tố khác sẽ không tuân theo đáp

ứng Sinc(X). Những điều không bình thường này sẽ xuất hiện như là các họa, và năng

lượng vệt trong phổ đầu ra và sẽ tạo ra biên độ bé hơn nhiều so với biên độ đáp ứng

ảnh. Nền nhiễu nói chung của thiết bị DDS được xác định bởi sự chồng chập của nhiễu

nền , nhiễu nhiệt, nối đất và đa dạng các nguồn gây nhiễu khác. Nền nhiễu, công suất

vệt, công suất jitter 1) của thiết bị DDS là chịu ảnh hưởng rất lớn của bố trí của bo

mạch, chất lượng nguồn nuôi và chất lượng xung tham chiếu.

2.2 Khả năng chuyển pha và tần số của DDS

Tính toán từ điều chỉnh tần số

Tần số đầu ra của thiết bị DDS được xác định theo công thức:

Fout = (M (REFCLK))/ 2 N

Ở đây: Fout là tần số ra của DDS.

M là từ điều chỉnh nhị phân.

REFCLK là tần số xung tham chiếu trong (xung hệ thống).

N là chiều dài số bít của bộ gia tốc pha.

Chiều dài của bộ tích lũy pha chính là chiều dài của từ điều chỉnh tần số, cái sẽ

xác định mức độ độ phân giải tần số của DDS. Biết Fout biết N và tần số xung chuẩn ta

có thể xác định giá trị trong từ điều chỉnh tần số, nạp giá trị này vào thanh ghi điều

khiển tần số ta thu được đầu ra mong đợi.

1) jitter là sự biến động

8



3.1 Xác định tốc độ điều chỉnh tối đa

Tốc độ điều chỉnh của một thiết bị DDS xác định bởi cấu hình nạp được lựa

chọn, từ nối tiếp hay là byte song song, và tốc độ của giao tiếp điều khiển. Trong một

vài ứng dụng, tốc độ điều chỉnh tần số tối đa là cần thiết. Với các ứng dụng như làGMSK (Gaussian minimum shift keying) và điều chế ramped-FSK 2), yêu cầu tốc độ

điều chỉnh tần số tối đa để hỗ trợ chuyển hình dạng phổ giữa các tần số điều chế. Khi

từ điều chỉnh được nạp bởi giao tiếp điều khiển, sự ép buộc cập nhật tần số là phụ

thuộc tốc độ cổng giao tiếp điều khiển. Đặc trưng, một thiết bị DDS sẽ cung cấp quá

trình nạp song song thuận tiện cho việc lấy dữ liệu vào thanh ghi điều khiển ở tốc độ

cao hơn. Tốc độ đồng hồ xung dữ liệu điều khiển là 100 Mhz được hỗ trợ giao tiếp

nạp byte song song. Điều này có nghĩa một từ mới có thể được đưa tới đầu ra thiết bị

mỗi 10 ns. Đầu ra liên tục về pha của chuyển tần số của DDS là phù hợp với nhữngứng dụng nhảy tần số tốc độ cao.

Thiết bị DDS cũng thường cung cấp một tập các thanh ghi, có thể tiền lập trình

từ điều chỉnh. Nội dung của thanh ghi này được điều khiển thực thi từ một chân ngoài

của thiết bị. Điều này cung cấp tốc độ chuyển tần số cực nhanh giữa các giá trị tần số

lập trình trước. Cách bố trí này là đặc biệt phù hợp cho ứng dụng điều chế FSK, ở đây

tần số “mark” và “space” có thể được lập trình trước. Khi sử dụng thanh ghi lập trình

trước, tốc độ chuyển tần số có thể lên tới 250 Mhz.3.2 Giao tiếp điều khiển DDS

Tất cả các chức năng, đặc tính, và cấu hình của thiết bị DDS nói chung được lập

trình qua giao tiếp điều khiển thiết bị. Giao tiếp điều khiển thiết bị DDS đã được xây

dựng ở đa dạng cấu hình. Cấu hình thông thường là giao tiếp nối tiếp và giao tiếp

truyền byte song song. Vùng giao tiếp ngầm định từ một thanh ghi 40 bít lưu trữ tất cả

các từ điều khiển tất cả chức năng tới cổng giao tiếp nối tiếp đồng bộ tương thích với

vi điều khiển.Thanh ghi profile:

Các thanh ghi lập trình trước được xây dựng trong các thiết bị DDS cho phép

tăng cường tốc độ chuyển pha và tần số của tín hiệu đầu ra. Dữ liệu chứa trong thanh

ghi này được thực thi qua một chân dành riêng cho phép sử dụng để thay đổi tham số

hoạt động không qua giao tiếp điều khiển. Ví dụ về các dạng tính năng có thể lập trình

trước được là:

2) FSK trong đó người sử dụng có thể lập trình tần số bắt đầu và kết thúc

9



- Từ điều khiển tần số đầu ra từ này cho phép người sử dụng thu được tốc độ

nhảy tần số tối đa. Sự có mặt của các thanh ghi tần số cũng thuận tiện cho việc sử dụng

thiết bị DDS như một bộ điều chế FSK ở đây dữ liệu vào trực tiếp lái lối ra tới tần số

mong đợi “mark” hoặc “space”.

- Pha của thanh ghi đầu ra, chức năng này cho phép người sử dụng thực hiện tăng

trễ pha được lập trình trước tới tín hiệu lối ra. Vùng phân giải có thể từ 11,5 độ với 5

bít và 0.02 độ với 14 bít. Điều chế khóa dịch pha có thể thực hiện được nhờ tính năng

này.

- Trong điều chế số và bộ chuyển đổi vuông pha và các chức năng tăng cường có

thể được lập trình trước trong thanh ghi profile. Những chức năng này bao gồm đáp

ứng bộ lọc FIR, lấy mẫu lên, và đảo phổ đầu ra.

-----------------------------------

10



CHƯƠNG 3: VẤN ĐỀ NHIỄU TRONG HỆ DDS

3.1 Tác động của độ phân giải DAC lên hiệu năng nhiễu vệt (spurious

performance)

Độ phân giải của DAC phụ thuộc số bit đầu vào của nó. Một DAC 10 bít thì có

độ phân giải là 10 bít. Ảnh hưởng của độ phân giải DAC có thể dễ dàng hiểu và thấy

được trong việc xây dựng lại sóng sin.

Hình 6: Tác động của độ phân giải DAC

Trong ví dụ này ta dùng một DAC 4 bit để tạo lại tín hiệu sin. Các đường thẳng

đứng đánh dấu thời gian, khoảng cách giữa chúng thể hiện chu kỳ lấy mẫu. Lưu ý độ

lệch giữa tín hiệu đầu ra và tín hiệu sóng sin hoàn hảo. Khoảng cách trục đứng giữa

hai đường tín hiệu tại thời điểm lấy mẫu là sai số được đưa vào bởi DAC như là kết

quả của độ phân giải của nó. Sai số này được gọi là sai số lượng tử và gây ra một tác

động là méo lượng tử.

Để hiểu được tính chất của méo lượng tử, lưu ý những rìa lên nhọn của tín hiệu

đầu ra DAC, những rìa lên này thể hiện sự có mặt của thành phần tần số cao thêm vào

trong thành phần cơ bản. Những thành phần tần số cao này tạo nên méo lượng tử.Trong miền tần số, sai số méo lượng tử bị chồng lên nhau bên trong băng thông

Nyquist và xuất hiện như là các vệt rời rạc trong phổ đầu ra của DAC.

Khi độ phân giải DAC tăng, méo lượng tử giảm, nghĩa là giá trị kí sinh của phổ

đầu ra giảm. Trong thực tế mối quan hệ độ phân giải DAC và lượng méo là xác định.

Nếu DAC hoạt động tối đa, thì tỉ lệ công suất tín hiệu trên công suất ồn lượng tử cho

bởi:

SQR= 1.76 + 6.02B ( dB)

11



Ở đây B là số bít của DAC.

Ví dụ, một DAC 8 bít sẽ có SQR bằng 49.92 dB. Chú ý, phương trình SQR chỉ

chỉ ra công suất ồn tổng cộng do sai số lượng tử. Nó không cung cấp bất cứ thông tin

về các vệt hay mức vệt cực đại, chỉ là công suất tổng cộng của tất cả các vệt liên quantới tín hiệu cơ bản. Điểm thứ hai là phương trình trên chỉ áp dụng nếu DAC hoạt động

hết công suất (fullscale). Tại mức đầu ra thấp hơn, công suất trong thành phần chính là

giảm nhưng sai số lượng tử vẫn không đổi. Tác động thực tế là làm giảm SQR, do đó

ồn lượng tử trở nên nghiêm trọng hơn với thành phần chính. Tác động của DAC khi

hoạt động ở mức đầu ra thấp được xác định bằng:

A = 20log(FFS) (dB)

Trong đó FFS là một phân số của fullscale, ở chế độ hoạt động đó của DAC, dođó phương trình SQR trở thành:

SQR= 1.76 +6.02B + 20log(FFS)

3.2 Tác động của oversampling1 ) lên hiệu năng nhiễu vệt

Trong oversampling tốc độ lấy mẫu cao hơn tốc độ yêu cầu theo lý thuyết

Nyquist. Nhớ rằng, Nyquist yêu cầu băng thông của tín hiệu được lấy mẫu bằng ½ tốc

độ lấy mẫu. Nếu băng thông của tín hiệu được lấy mẫu cố tình nén xuống còn một

phần nhỏ của yêu cầu Nyquist, thì tốc độ lấy mẫu là vượt giới hạn của yêu cầu Nyquistvà oversampling được sử dụng.

Hình 7: Tác động của oversampling lên SQR

Hình vẽ chỉ ra cách oversampling cải thiện SQR, Công suất ồn lượng tử tổng

cộng là phụ thuộc vào độ phân giải DAC. Nó là một đại lượng cố định và tỷ lệ với

1) Lấy mẫu cao hơn tiêu chuẩn Nyquist

12



vùng bôi đen. Trong trường hợp lấy mẫu oversampling, tổng lượng ồn là giống trường

hợp lấy mẫu Nyquist. Vì công suất ồn là không đổi và diện tích hình chữ nhật tỉ lệ với

công suất ồn, do đó chiều cao của hình chữ nhật trong lấy mẫu oversampling phải nhỏ

hơn trong lấy mẫu Nyquist. Lưu ý rằng diện tích hình chữ nhật trong vùng băng thông

quan tâm là nhỏ hơn trong trường hợp lấy mẫu oversampling. Tác động của

oversampling được cho bởi công thức:

C = 10 log ( Fsos/Fs) (dB)

Và SQR= 1,72 + 6,02B + 20log(FFS) + 10log(Fsos/Fs) (dB)

3.3 Tác động của cắt giảm trong bộ tích lũy pha lên hiệu năng vệt (spur)

Cắt pha là một phạm vi quan trọng trong kiến trúc DDS. Xem xét một DDS với

32 bít của bộ tích lũy pha. Để trực tiếp chuyển 32 bít pha tới biên độ tương ứng yêucầu 232 entry trong bảng tra cứu và không thể triển khai thực tế.

Giải pháp là sử dụng chỉ sử dụng một phần nhỏ những bít quan trọng nhất của

đầu ra bộ tích lũy để cung cấp thông tin pha. Ví dụ ta chỉ sử dụng 12 bít cao của đầu ra

phần còn lại cắt bỏ. Để hiểu về việc cắt tín hiệu đầu ra bộ tích lũy pha ta sử dụng khái

niệm “bánh pha số”. Ta xem xét một bộ DDS đơn giản sử dụng bộ tích lũy pha 8 bít và

chỉ sử dụng 5 bít cao cho phân giải pha. Với một bộ tích lũy pha 8 bít, độ phân giải

pha là 1.41 độ.

Hình 8: Sai số do cắt bít và “bánh” pha

13



Nếu chỉ có 5 bít quan trọng nhất được sử dụng để tạo thông tin pha thì độ phân

giải trở thành 11.25º, được mô tả trong hình vẽ là những chấm đỏ. Giả sử bước đếm là

6, góc pha đầu tiên tương ứng với bước nhảy 6 của bộ tích lũy pha mô tả trong hình

vẽ. Lưu ý rằng bước nhảy pha đầu tiên rơi vào phần dưới của điểm màu đỏ thứ 1, do

đó tăng sự khác nhau giữa pha của bộ tích lũy pha và pha với độ phân giải 5 bít. Sự

khác nhau này dẫn tới sự sai pha 6*1.41 = 8.46 độ.

Trong bước pha thứ 2 của bộ tích lũy pha, nằm giữa điểm thứ nhất và điểm thứ 2

của vòng chấm màu đỏ và kết quả là dẫn tới sự sai pha góc E2….

Rõ ràng rằng, sai pha do cắt từ pha lối ra sẽ dẫn tới sai số trong biên độ khi ánh

xạ. Những sai số này sẽ tuần hoàn bởi vì sau một số vòng quay pha của bộ tích lũy pha

và pha bị cắt sẽ trùng nhau. Vì biên độ sai số này là tuần hoàn trong miên thời gian, do

đó chúng sẽ xuất hiện như phổ vạch trong miền tần số và cái này được gọi là phase

truncation spurs (các vệt tạo bởi sự cắt pha).

Người ta đã chỉ ra rằng, biên độ và sự phân bố của các vệt tạo bởi sự cắt pha là

phụ thuộc vào 3 hệ số là kích thước bộ tích lũy pha (A bít), kích thước từ pha (P bít)

và từ điểu chỉnh (T bít).

3.3.1 Biên độ các vệt

Có những từ chỉnh pha không gây ra các vệt trong khi những từ khác gây ra cácvệt ở mức cao. Nếu đại lượng A – P bằng 4 hoặc nhiều hơn thì mức spur cực đại được

chỉ ra là gần xấp xỉ -6.02P dBc ( nghĩa là 6.02P dB ứng với tần số từ điều chỉnh). Vì

vậy một DDS 32 bít với từ pha 12 bít sẽ gây ra các vệt tạo bởi sự cắt pha không nhiều

hơn -72dBc không quan tâm tới việc chọn từ điều chỉnh. Những từ điều chỉnh có mức

vệt cực đại là những từ thỏa mãn điều kiện sau:

GCD(T, 2( A- P )) = 2(A-P-1)

GCD là ước số chung lớn nhất. Để phương trình này là đúng mẫu của từ điềuchỉnh sẽ như sau:

Hình 9: Mẫu từ điều chỉnh có mức vệt cực đại

14



Một từ A bít tương ứng với bộ tích lũy pha A bít. P bit cao xây dựng nên từ pha.

Từ điều chỉnh T được tạo thành từ A-1 bit ít quan trong nhất. Như chỉ ra trong hình vẽ

bất cứ từ chỉnh pha nào có 1 bit 1 ở vị trí A-P-1 và 0 ở những bits sau nó sẽ thu được

trường hợp xấu nhất mức phase truncation spur lơn nhất -6.02dBc.

Trường hợp khác nếu từ điều chỉnh thỏa mãn phương trình:

GCD(T, 2( A- P )) = 2(A-P)

Thì sẽ không có các vệt tạo bởi sự cắt pha. Để thỏa mãn phương trình này dạng

của từ điều chỉnh phải như sau:

Hình 10: Mẫu từ điều chỉnh không gây ra phase truncation spur

3.3.2 Phân bố các vệt tạo bởi sự cắt pha

Để phân tích chính xác phân bố của các vệt tạo bởi sự cắt pha là khá phức tạp. Vì

vậy chúng ta chỉ xem xét sơ qua ở mức độ trực giác.

Đầu tiên chúng ta phải nhớ rằng lõi của DDS bao gồm một bộ tích lũy pha, nó sẽ

cộng thêm vào nó giá trị từ điều chỉnh liên tục. Vài sự lặp lại của quá trình này chỉ ra

trên hình vẽ:

Hình 11: Dãy tích lũy pha

15



Khởi tạo, bộ tích lũy pha chưa giá trị của từ điều chỉnh. Sau mỗi chu kỳ xung giá

trị từ điều chỉnh lại được cộng thêm vào bộ tích lũy pha. Chúng ta lưu ý rằng bộ tích

lũy pha có tính chất modul 2A, vì vậy sau một số bước giá trị trong bộ tích lũy pha sẽ

được lặp lại. Số các bước đòi hỏi để hoàn thành quá trình này gọi là Grand Repitition

Rate1) (GRR). Công thức để xác đinh GRR là:

GRR = 2A/ GCD (T, 2A)

Tín hiệu đầu ra có thể coi như là sự chồng chập của tín hiệu có độ phân giải (khi

không xảy ra cắt bỏ) và tín hiệu sai số, tín hiệu sai số là nguồn gây nên ồn kí sinh

(spurious noise). Vì tín hiệu sai số xác định bởi từ bị cắt bớt, nên phân tích từ đấy có

thể cho ta vài cách nhìn về tính chất của tín hiệu sai số. Do đó chúng ta sẽ tập trung

vào từ cắt bị bỏ và bỏ qua từ pha.

Nếu chỉ xem xét những bít bị cắt bỏ, có thể xác định chu kỳ mà từ bị cắt bỏ lặp

lại. Có nghĩa là GRR của từ cắt bỏ. Ví dụ như trong hình vẽ trên. Từ bị cắt bỏ dài 12

bít, từ bị cắt bỏ có thể xem như bộ tích lũy pha B bít với một từ chỉnh pha tương

đương được cho bởi công thức:

ETW = T modul 2B

Ở đây T là từ điều chỉnh gốc, kết quả của phương trình này chẳng có gì khác là

phần từ cắt bỏ của từ điều chỉnh gốc. Trong ví dụ trên A=20, T = 182898, nên EWT =2674. Với A = 12, T = 2674 ta có GRR = 2048 do đó sau mỗi 2048 chu kỳ từ bị cắt bỏ

sẽ lặp lại dãy giá trị của nó. Vì vậy tại thời điểm này chúng ta biết rằng có một tín hiệu

sai số tuần hoàn trên một khoảng thời gian 2048 chu kỳ.

Còn tác động của từ bị cắt bỏ bên trong chu kỳ này chúng ta có thể hiểu được khi

để ý tới dung lượng của từ bị cắt bỏ là 2 B. Chia dung lượng cho ETW chúng ta xác

định được số xung gây tràn bộ tích lũy pha. Trước khi chia cho ETW chúng ta lưa ý

rằng bit MSB của ETW là 1. Điều này gợi ra rằng chu kỳ tràn là nhỏ hơn 2 chu kỳ

xung, hay nói cách khác ngụ ý rằng tần số được tạo ra có thể gây chồng phổ. Vì vậy,

chúng ta phải điều chỉnh ETW bằng cách trừ nó khỏi từ bị cắt bỏ, vì vậy từ điều chỉnh

ETW = 1422. Nếu bít lớn nhất trong ETW bằng 0, quá trình điều chỉnh méo có thể

không cần thiết.

Bây giờ chúng ta biết rằng dung lượng của từ cắt bỏ và ETW điều chỉnh chúng ta

có thể xác định được chu kỳ tràn của từ cắt bỏ.

Capacity/ETW = 2B / 1422 = 4096 / 1422 = 2.880451) Tốc độ lặp lại từ tích lũy pha

16



Giá trị này là số trung bình chu kỳ cần để từ bị cắt bỏ tràn. Vì chúng ta biết rằng

GRR của từ cắt bỏ là 2047, thì số lần tràn xuất hiện trên một chu kỳ của GRR là:

Số lần tràn = GRR/( capcity/ ETW ) = 711

Với thông tin này chúng ta có thể thấy được cách hoạt động của từ cắt bỏ nhưtrong hình sau.

Hình 12: Hoạt động của từ cắt bỏ

Lưu ý rằng từ cắt bỏ được tích lũy tới giá trị max của 2B, nó có dạng răng cưa với

chu kỳ 4096/1422. Chúng ta thấy rõ rằng hình dạng răng cưa là kết quả của tính chất

tràn của bộ tích lũy pha. Cũng lưu ý rằng, dãy hoàn chỉnh của giá trị từ bị cắt bỏ sẽ lặp

lại sau 2048 xung. Vì từ bị cắt bỏ là tuần hoàn trong miền thời gian do đó biến đổi

fourier của nó là tuần hoàn trong miền tần số. Hơn nữa dãy từ bị cắt bỏ là một dãythực vì vậy biến đổi fourier có thể được biểu diễn bằng một nửa số điểm tần số của số

các điểm trong miền thời gian vì tính chất đối xứng trong miền tần số. Do đó sẽ có

1024 tần số rời rạc, những tần số này tạo nên các vệt nhiễu.

Thêm nữa, phổ của dãy từ cắt bỏ sẽ có liên quan tới phổ của dạng sóng răng cưa.

Tần số cơ bản của xung răng cưa là Fs * ( ETW/capacity ) tức 0.3472Fs trong ví dụ đã

cho. Phổ của dạng sóng răng cưa bao gồm các hài của tần số cơ bản. Vì chúng ta thấy

rằng có 1024 tần số liên quan tới dãy từ cắt bỏ, do đó phổ bao gồm các dạng sóng tamgiác có tần số cách nhau 0.3472Fs. Điều này làm mở ra một vùng tần số 355.5Fs. Điều

này dẫn tới sự chồng phổ do các hài bậc cao hơn vào băng thông Nyquist. Hình vẽ

dưới đây minh họa hiện tượng này.

Hình trên cùng chỉ ra một phần phổ của dạng xung răng cưa. Hình giữa chỉ ra sự

ánh xạ của phổ này do chồng phổ (aliasing). Lưu ý rằng sự chồng phổ (aliasing) gây ra

các vệt trong giải tần số là số lẻ của Fs/2 ánh xạ trực tiếp vào vùng Fs/2. Trong khi các

vệt xuất hiện do dải tần số là chẵn lần Fs/2 được ánh xạ như là ảnh gương vào vùng

17



Fs/2, như là tính chất của hiện tượng chồng phổ (aliasing). Hình cuối cùng chỉ ra vùng

Fs/2 với các đường phổ ánh xạ lại. Đây là phổ vệt do cắt bỏ đầu ra bộ tích lũy thực tế

tạo bởi DDS. Lưu ý là hình vẽ trên chỉ ánh xạ trong vùng 3Fs.

Hình 13: Phổ của dãy từ bị cắt bỏ

3.3.3 Tóm tắt về cắt bỏ phase

Sự cắt bớt từ lối ra bộ tích lũy pha dẫn tới sai số trong tín hiệu đầu ra DDS. Tín hiệu

sai số này là đặc trưng cho hoạt động của từ bị cắt bỏ. Các tín hiệu do sai số cắt bỏ gây

ra các vệt tần số gián đoạn tới đầu ra của DDS và những vệt này được đề cập tới như

là các vệt tạo bởi sự cắt pha.

Biên độ của các vệt tạo bởi sự cắt pha có cận trên xác định bởi số bít P trong từ

pha (phase word). Sự phân bố là không dễ dàng để phân tích như biên độ. Tuy nhiên

có thể giải thích rằng phần từ bị cắt bỏ có thể xem như là nguồn gây ra sai số, tín hiệu

sai số này là dạng sóng răng cưa với tần số là Fs*(ETW/2 B). Với Fs là tần số xung

đồng hồ hệ thống chuẩn. Số hài của tần số này phải được xem xét khi phân tích các vệt

tạo bởi sự cắt pha, cho bởi 2B/GCD(2B,ETW). Điều này tạo nên sự phân bố các vệt tạo

bởi sự cắt pha tạo bởi DDS.

18



3.4 Các nguồn gây ra các vệt khác của DDS

Ta đã nghiên cứu hai nguồn gây ra các vệt là độ phân giải bộ biến đổi DAC và sự

cắt pha. Các nguồn khác bao gồm:

- Sự không tuyến tính của DAC

- Sự chuyển mạch (switch transients) liên quan tới DAC

- Clock feedthrough

Sự phi tuyến tính của DAC là một kết quả của sự bất lực trong thiết kế DAC

hoàn hảo. Sẽ luôn luôn có một sai số so với mức đầu ra mong đợi. Nhà sản xuất DAC

biểu diễn sai số này là DNL (differential nonlinearity) và INL (integral nonlinearity).

Kết quả thực của DNL và INL đó là mối quan hệ giữa đầu ra mong đợi của DAC và

đâu ra thực tế của nó là không hoàn toàn tuyến tính. Điều này có nghĩa rằng một tín

hiệu đầu vào sẽ được biến đổi qua một quá trình phi tuyến trước khi xuất hiện ở đầu ra.

Nếu một tín hiệu sin số hoàn hảo được đưa vào DAC, quá trình phi tuyến gây cho đầu

ra gồm tín hiệu mong đợi cộng với các hài. Do đó sóng sin là bị méo, dạng sai số này

được gọi là méo hài (harmonic distorsion). Kết quả là gây ra các vệt trong phổ đầu ra.

Biên độ của các vệt này là không dự báo được vì chúng có mối quan hệ điều hòa với

tần số đầu ra của DDS. Nói chung với tần số đầu ra fo, tần số của hài thứ n là n*fo.

Tuy nhiên nhớ rằng DDS là một hệ thống lấy mẫu do đó tiêu chuẩn Nyquist được ápvào, do vậy với những hài có tần số lơn hơn Fs/2 sẽ xuất hiện ảnh (alias) trong vùng 0

– Fs/2. Vùng Nyquist thứ 2 từ 1/2Fs tới Fs, tương tự vùng thứ 3 từ Fs tới 1,5Fs. Những

tần số trong vùng Nyquist lẻ được ánh xạ trực tiếp lên vùng đầu tiên, còn những vùng

chẵn ánh xạ dạng ảnh gương tới vùng tần số Nyquist đầu tiên.

Hình 14: Vùng Nyquist và ánh xa của các tần số bên ngoài băng Nyquist

Quá trình để xác định tần số bị ánh xạ của hài thứ N được xác định theo cách sau:

- Cho R là phần dư của phép chia (N*Fo)/Fs, với N là số nguyên

19



- Cho SPURn là tần số bị ánh xạ (aliased) của spur của hài thứ N

- Thì SPURn = R nếu (R <= 1/2Fs), trong trường hợp khác SPURn = Fs – R

Cách trên giúp ta xác định được vị trí của các vệt của các hài (harmonic spurs)

cái gây ra bởi sử phi tuyến của DAC thực tế. Như đề cập trước đây, biên độ của vệt làkhông thể dự báo trước vì nó quan hệ trực tiếp tới tổng lượng phi tuyến bởi DAC.

Nguồn khác gây ra vệt là chuyển mạch, phát sinh do kiến trúc vật lý bên trong

DAC. Tính chất của sự chuyển mạch rìa lên hay rìa xuống không đối xứng thí dụ như

là thời gian tăng giảm không bằng nhau cũng sẽ góp phần vào méo hài. Lượng méo là

được xác định bởi tác động xoay chiều hay hàm chuyền động. Sự chuyển có thể gây

nên sự rung trên rìa lên hay rìa xuống của tín hiệu đầu ra. Sự rung có xu hướng xuất

hiện tại tần số cộng hưởng liên quan tới mạch điện và có thể thể hiện như là vệt ở trong phổ đầu ra.

Clock feed-through là nguồn khác gây vệt ở phổ đầu ra. Nhiều thiết kế trộn tín

hiệu bao gồm một hay nhiều mạch xung tần số cao trên chip. Hiếm thấy những tín hiệu

xung này tại đầu ra DAC do cách mắc tụ và cảm ứng. Rõ ràng bất cứ cách mắc của tín

hiệu xung vào đầu ra DAC đều gây ra vạch phổ tại tần số của tín hiệu xung tham

chiếu. Những tín hiệu xung đồng hồ có thể được nối tới xung lấy mẫu của DAC, điều

này gây ra tín hiệu đầu ra của DAC có thể bị điều chế bởi tín hiệu xung đồng hồ. Kết

quả gây ra vệt. Kỹ thuật sản xuất và cách bố trí là biện pháp chống lại việc nhiễm các

tín hiệu sinh này. Ví trí phổ của clock feed-through là dự báo được vì tần số xung bên

trong của thiết bị là hoàn toàn biết rõ. Do đó, vệt clock feed-through có thể được tìm

thấy ở phổ đầu ra trùng khớp với ảnh (alias) của chúng hoặc là tại vị trí lệch so với tần

số đầu ra trong trường hợp điều chế.

3.5 Hiệu năng vệt giải rộng

Hiệu năng vệt giải rộng là đại lượng của giá trị vệt của phổ đầu ra DDS trên toàn

bộ dải thông Nyquist. Các vệt giải rộng trong trường hợp xấu nhất thường là vì DAC

tạo nên các hài. Hiệu năng vệt dải rộng của DDS phụ thuộc vào cả chất lượng của

DAC và kiến trúc lõi của DDS. Như ta đã biết, lõi của DDS là nguồn cho các vệt tạo

bởi sự cắt pha. Mức độ spur giới hạn bởi số bít của từ bị cắt bỏ, và sự phân bố của nó

là hàm của từ điều chỉnh. Nói chung, phase truncation spur sẽ phân bố tùy tiện dọc

theo phổ đầu ra và phải được xem xét là một phần công suất spur giải rộng của hệ

thống DDS.

20



3.6 Hiệu năng vệt giải hẹp

Hiệu năng vệt giải hẹp là đại lượng đo phổ đầu ra của DDS trên dải băng rất hẹp

(nhỏ hơn 1% tần số đồng hồ hệ thống) là trung tâm của tần số đầu ra DDS. Hiệu năng

vệt dải hẹp chủ yếu phụ thuộc vào độ sạch của xung đồng hồ hệ thống. Ở mức độ íthơn, nó phụ thuộc vào sự phân bố vệt liên quan tới sự cắt từ pha. Yếu tố sau chỉ là một

hệ số, tuy nhiên khi các vệt do cắt từ pha xuất hiện sẽ rơi vào rất gần tần số đầu ra của

DDS.

Nếu xung đồng hồ hệ thống chịu rung (jitter) thì DDS sẽ bị kích ở những khoảng

thời gian không chuẩn. Kết quả là sự lan rộng của vạch phổ tại tần số đầu ra DDS.

Mức độ lan rộng là tỉ lệ với lượng jitter có mặt. Hiệu năng dải hẹp bị tác động mạnh

khi xung đồng hồ hệ thống được điều khiển bởi PLL (Phase-Locked Loop). Tính chất

của PLL là liên tục điều chỉnh tần số và pha của tín hiệu đầu ra theo tín hiệu tham

chiếu. Sự điều chỉnh liên tục thể hiên lên như là ồn pha trong phổ đầu ra của DDS.

3.7 Dự báo và khái thác vệt “sweet spots” trong dải điều chỉnh của DDS

Trong nhiều ứng dụng, tần số đầu ra không cần phải ép buộc tới một giá trị cụ

thể. Đúng hơn là, người thiết kế được tự do lựu chọn bất cứ tần số nào trong một dải

chỉ rõ cái thỏa mãn yêu cầu hệ thống. Thường những ứng dụng này chỉ ra yêu cầu về

ồn vệt (spurious noise). Trong những ứng dụng này, tín hiệu ra được lọc dải thông để

cho chỉ cho qua dải tần số xung quanh tần số trung tâm là cực kỳ quan trọng. Trong ví

dụ này người thiết kế có thể lựa chọn một tấn số đầu ra cái nằm bên trong băng thông

mong đợi nhưng thu được nhiễu vệt rất nhỏ bên trong dải thông.

Như đề cập trước, các vệt của hài là dự báo được trong phổ đầu ra. Biết vị trí của

vệt này và ảnh (alias) của chúng có thể giúp người thiết kế lựa chọn được một tần số

đầu ra tối ưu nhất. Đơn giản chỉ cần lựa chọn một tần số cơ bản cái thu được vệt của

hài nằm bên ngoài dải thông mong đợi. Hơn nữa những hiểu biết về phase vệt do cắt từ

pha có thể có ích. Chọn từ điều chỉnh thích hợp có thể tạo ra vệt nhỏ trong giải thôngquan tâm. Sự dụng những kỹ thuật này người thiết kế có thể lựa chọn tần số đầu ra với

nhiễu vệt (spurious noise) nhỏ trong dải băng thông mong đợi. Điều này có thể làm

tăng nhiễu bên ngoài băng thông, nhưng trong nhiều ứng dụng bộ lọc dải thông được

dùng để triệt tiêu tốt những tín hiệu này.

3.8 Xem xét sự biến động (Jitter) và ồn pha trong hệ thống DDS

Độ sạch phổ cực đại thu được của sóng sin tổng hợp cuối cùng liên quan tới độ

sạch xung hệ thống dùng để điều khiển DDS. Điều này vì thực tế rằng trong hệ thống

21



lấy mẫu khoảng thời gian lấy mẫu mong đợi là hằng số. Tuy nhiên giới hạn thực tế làm

cho khoảng thời gian lấy mẫu hoàn toàn không đổi là không thể. Luôn luôn có sự biến

đổi trong khoảng thời gian giữa hai mẫu dẫn tới lệch khỏi khoảng lấy mẫu chuẩn. Sự

lệch này được đề cập tới như là sự biến động thời gian (timming jitter). Có hai nguyên

nhân chính cái gây nên sự biến động (jitter) xung đồng hồ hệ thống. Thứ nhất là ồn

nhiệt và thứ hai là nhiễu ghép (coupling noise).

Ồn nhiệt được tạo ra từ chuyển động ngẫu nhiên của electron trong mạch điện.

Bất cứ thiết bị nào cản trở dòng điện thì cũng là một nguồn gây ồn nhiệt. Vì ồn nhiệt là

ngẫu nhiên vì vậy phổ tần số của nó là vô hạn. Thực tế trong băng thông được cho,

công suất ồn nhiệt tạo bởi một điện trở cho trước là cố định. Điều này dẫn tới phương

trình điện áp nhiễu tạo bởi điện trở R và băng thông B:

V NOISE = kTRB4

Ở đây Vnoise là điện áp căn quân phương, k là hằng số boltzmann, T là nhiệt độ

tuyệt đối ºK , R là điện trở đơn vị ohms, B là băng thông đơn vi Hertz. Vì vậy ở băng

thông 3000 Hz, nhiệt độ phòng 300 ºK, điện trở 50ohms gây ra điện áp ồn 49.8nVrms.

Điều quan trọng là lưu ý rằng, nó không tạo ra sự sai khác tại vị trí của tần số trung

tâm. Điện áp ồn của điện trở 50ohms tại nhiệt độ phòng là 49.8nVrms dù đo tại 10

kHz hay 10 MHz miễn là băng thông đo là 3kHz.

Ẩn í ở đây là mạch được sử dụng để tạo ra xung đồng hồ nó luôn luôn phô ra một

lượng có hạn sự biến động thời gian (timing jitter) vì ồn nhiệt. Do đó, ồn nhiệt là hệ số

giới hạn xuất hiện tối thiểu hóa sự biến động thời gian.

Nguồn thứ hai gây nên biến động thời gian là nhiễu ghép. Nhiễu ghép có thể ở

dưới dạng nhiễu ghép nội (locally couped noise) gây bởi xuyên kênh và/hoặc vòng tiếp

đất (ground loops) bên trong hoặc gần kề với vùng xung quanh của mạch. Nó cũng có

thể được đưa vào từ nguồn cách xa mạch. Nhiễu đi vào trong mạch từ môi trường

xung quanh gọi là EMI (electromagnetic interference – nhiễu cảm ứng điện từ) .

Nguồn EMI có thể bao gồm đường điện (power line), máy phát radio và tivi mô-tơ

điện…..

Sự tồn tại của sự biến động (jitter) dẫn tới câu hỏi: “sự biến động thời gian của

xung đồng hồ hệ thống của một thiết bị DDS tác động tới phổ tín hiệu sin tổng hợp

như thế nào?”. Điều này có thể được giải thích tốt nhất qua hình sau, là một mô phỏng

mathcad của một sóng sin bị jitter.

22



Hình 15: Tác động của sự biến động xung hệ thống

Hình a-c là biểu diễn của tín hiệu tần số 25 Hz mở rộng ra 10 Hz xung quanh.

Hình d-e là phiên bản phóng to của hình trên để ta có thể quan sát phổ gần tần số cơ

bản. Hình a và d là phổ của tín hiệu sin sạch tại tần số 25 Hz, nó là một vạch tại tần số

25 Hz. Đây là biểu hiện của một tín hiệu sin sạch. Sự mở rộng ở hình d là do độ phân

giải có hạn của FFT được sử dụng trong mô phỏng này.

Hình b-e cũng chỉ ra tín hiệu đó nhưng kèm theo sự biến động thời gian tuần

hoàn. Sự biến động (jitter) biến đổi ở tần số 1 Hz có biên độ 0.1% của chu kỳ của tần

số cơ bản 25 Hz. Vì chu kỳ cơ bản là 40 ms, nên biên độ của sự biến động (jitter) là 40

µs tại đỉnh. Do đó sự lấy mẫu tần số cơ bản xuất hiện tại những khoảng thời gian

không đều. Thay vào đó lúc lấy mẫu có một sai số thời gian điều này gây ra các điểm

lấy mẫu xuất hiện xung quanh điểm lấy mẫu lý tưởng tại tốc độ 1 Hz với độ lệch đỉnh40 µs. Lưu ý rằng sự biến động (jitter) hình sin trong xung lấy mẫu gây ra sự điều chế

dải biên xuất hiện trong phổ. Tần số của sự biến động (jitter) có thể dễ dàng được xác

định bằng cách tách dải biên khỏi tần số cơ bản. Biên độ biến động (jitter) có thể được

xác định bằng mối quan hệ với biên độ dải biên. Công thức dưới đây có thể sử dụng để

chuyển đổi từ dBc tới biên độ jitter tối đa.

Biên độ jitter tối đa bằng [10(dBc/20)]/π.Với trường hợp trên, ở đây biên độ dải biên

là -50dBc, biên độ sự biến động (jitter) cực đại là:

23



[10(-50/20)]/π= 0.001 (or 0.1%)

Giá trị này có quan hệ với chu kỳ của tần số cơ bản. Biên độ biến động (jitter)

tuyệt đối có thể tìm được bằng cách nhân kết quả này với chu kỳ tần số cơ bản. Do đó

biên độ biến động jitter là 40 µs.Hình c và f chỉ ra một tín hiệu sạch nhưng được thêm vào với sự biến đổi thời

gian ngẫu nhiên. Điều này ngụ ý rằng thời điểm lấy mẫu thực tế dao động xung quanh

điểm lấy mẫu lý tưởng theo cách ngẫu nhiên. Biến đông (jitter) theo ví dụ trên theo

phân bố Gauss. Lưu ý trong hình c sự biến đổi ngẫu nhiên trong xung lấy mẫu dẫn tới

sự tăng trong mức nhiễu nền. Hơn nữa xem xét d và f ta thấy có một sự mở rộng tần số

cơ bản. Sự mở rộng này được gọi bằng thuật ngữ ồn pha (phase noise).

3.9 Xem xét bộ lọc đầu raVề cơ bản, DDS là một hệ thống lấy mẫu. Như thế phổ đầu ra của một hệ thống

DDS là vô hạn. Dù thiết bị có được chỉnh tới một tần số cố định,nhưng tần số điều

chỉnh vẫn phải nằm trong băng thông Nyquist. Thực tế phổ đầu ra bao gồm tần số f 0 và

các tần số gây chồng phổ được chỉ ra ở hình sau:

Hình 16: Phổ đầu ra DDS

Đường bao sinc là kết quả của zero-order-hold1) dính tới mạch đầu ra của DDS

(đặc trưng là DAC). Các ảnh của f 0 là vô hạn, song biên độ giảm dần do đáp ứng sinc.

Hình vẽ chỉ mô tả phổ đâu ra do ảnh hưởng quá trình lấy mẫu còn các vệt chúng ta bỏqua.

Trong hầu hết các ứng dụng, các phiên bản dịch của tần số cơ bản là không mong

đợi. Do đó đầu ra của DDS thường được cho qua bộ lọc anti-aliasing thông thấp. Đáp

ứng tần số của một bộ lọc anti-aliasing lý tưởng là đồng nhất trên băng thông Nyquist

và bằng 0 ở những nơi khác. Tuy nhiên một bộ lọc như thế là không thể xây dựng

được. Một bộ lọc tốt nhất có thể hi vọng là đáp ứng phẳng vừa phải trên vài phần trăm

1) là một mô hình thuật toán để xây dựng DAC

24



băng thông Nyquist ( khoảng 90%) với sự tăng nhanh sự suy giảm khi lên tới tần số

Fs/2 và suy giảm đủ với tần số bên ngoài Fs/2.

Hình 17: Bộ lọc anti-alias

Bộ lọc anti-alias là thành phần quan trọng trong hệ thống DDS. Những yêu cầu

phải áp lên bộ lọc là phụ thuộc rất lớn vào chi tiết DDS. Trước khi thảo luận đa dạngcác loại hệ thống DDS, chúng ta xem xét lại về một số dạng bộ lọc trên miền thời gian

và tần số.

Trước tiên phải hiểu rõ mối quan hệ giữa miền thời gian và tần số khi áp dụng

cho bộ lọc. Trên miền thời gian chúng ta quan tâm tới cách hoạt động của bộ lọc qua

thời gian. Ví dụ, chúng ta có thể phân tích một bộ lọc trong miền thời gian bằng cách

đưa một xung vào và quan sát đầu ra trên dao động ký. Dao động ký hiển thị đáp ứng

đầu ra của bộ lọc ứng với xung trên miền thời gian.

Hình 18: Đáp ứng miền thời gian

25



Khi làm việc với bộ lọc hay bất kỳ một hệ thống tuyến tính nào, có một trường

hợp đặc biệt của đáp ứng trong miên thời gian rất cơ bản khi mô tả hiệu năng bộ lọc,

gọi là đáp ứng xung. Đáp ứng xung là đáp ứng ứng với xung lối vào lý tưởng. Thông

thường khi xem xét cách hoạt động của bộ lọc, xem xét trên miền tần số được lựa chọn

để thay thế xem xét trên miền thời gian. Trong trường hợp này chúng ta dùng máy

phân tích phổ thay cho dao động ký. Đáp ứng tần số của bộ lọc đo có bao nhiêu tín

hiệu mà bộ lọc cho phép truyền qua ở một tần số cho trước. Các tham số đặc trưng cho

bộ lọc mà chúng ta quan tâm là tần số cắt f c, dải dừng f s, độ suy giảm giải thông cực

đại Amax và độ suy giảm giải dừng cực tiểu Amin.

Hình 19: Đáp ứng miền tần sốVề mặt toán học có một liên kết trực tiếp giữa đáp ứng xung và đáp ứng tần số,

gọi là biến đổi Fourier. Đáp ứng tần số là biến đổi Fourier của đáp ứng xung.Có một lý

do quan trọng cho việc nghiên cứu mối quan hệ giữa miền thời gian và tần số liên quan

tới bộ lọc. Đặc biệt, sự lựa chọn bộ lọc phụ thuộc vào liệu một ứng dụng yêu cầu bộ

lọc với một tính chất theo miền thời gian nào đó và tính chất theo miền tần số nào đó.

Và đôi khi chúng ta phải từ bỏ cái này để đổi lấy cái khác giữa 2 miền. Ví như một đáp

ứng trong miền thời gian trơn và một đáp ứng trong miền tần số nhọn. Một bộ lọc với

đáp ứng trong miền thời gian trơn thì sẽ không thu được một lớp chuyển nhọn giữa dải

thông và dải chặn. Cho tới này thì chỉ có 2 hướng mô tả là đáp ứng trong miền thời

gian và đáp ứng trong miền tần số. Một tham số quan trọng khác là trễ nhóm (liên

quan tới đáp ứng trong miền thời gian). Trễ nhóm là đơn vi đo tốc độ tín hiệu của các

tần số khác truyền qua bộ lọc. Nói chung, trễ nhóm tại một tần số là không giống với

trễ nhóm tại một tần số khác, trễ nhóm là một đại lượng đặc trưng phụ thuộc tần số.

Điều này có thể gây ra một vấn đề khi bộ lọc phải cho qua một nhóm các tần số đồng

thời. Vì việc truyền tần số khác nhau với một tốc độ khác nhau nên các tín hiệu có xu

26



hướng trải ra khỏi nhau trong miền thời gian. Điều này trở thành một vấn đề trong ứng

dụng truyền thông dữ liệu băng rộng, điều quan trọng đó là các tín hiệu gửi qua bộ lọc

phải có mặt tại đầu ra bộ lọc tại một thời điểm.

Có nhiều lớp bộ lọc trong các tài liệu kỹ thuật. Tuy nhiên trong hầu hết các lĩnhvực ứng dụng chúng ta có thể thu hẹp tới 3 họ bộ lọc cơ bản. Mỗi dạng bộ lọc được tối

ưu cho một tính chất đặc trưng trong miền thời gian hoặc tần số. Ba dạng bộ lọc đó là

Chebyshev, Gaussian, Legendre. Những ứng dụng bộ lọc yêu cầu một đáp ứng nhọn

về mặt tần số thì tốt nhất dùng bộ lọc Chebyshev. Tuy nhiên, phải thừa nhận rằng rung

và quá mức (overshoot) trong miền thời gian không phải là vấn đề đối với những ứng

dụng như thế. Ngược lại, những ứng dụng bộ lọc với yêu cầu tính chất trong miền thời

trơn (overshoot, ringing tối thiểu và trễ nhóm là hằng số) tốt nhất dùng họ bộ lọc

Gaussian. Trong những ứng dụng này thì sự chuyển nhọn là không phải là yêu cầu.Với những ứng dụng khác với các yêu cầu nằm giữa hai lựa chọn trên thì họ lọc

Legendre là lựa chọn tốt nhất.

3.9.1 Đáp ứng của họ Chebyshev

Họ Chebyshev nói chung cho đặc trưng trong miền tần số sắc nét (sharp). Như

thế đáp ứng trong miền thời gian kém với quá ngưỡng (overshoot) và rung (ringing)

đáng kể, còn trễ nhóm phi tuyến. Điều này làm cho bộ lọc Chebyshev hợp với các ứng

dụng mà trong đó đặc trưng miền tần số cần quan tâm vượt trội, trong khi đặc trưngthời gian là ít quan trọng.

Họ Chebyshev có thể được chia thành 4 dạng đáp ứng con. Đó là đáp ứng

Butterworth, đáp ứng Chebyshev, đáp ứng Inverse Chebyshev và đáp ứng Cauer-

Chebyshev (cũng được gọi là elliptical-tĩnh lược). Hình vẽ dưới đây chỉ ra đáp ứng

thông thấp chung của các dạng bộ lọc Chebyshev.

Hình 20: Đáp ứng của các bộ lọc họ Chebyshev

27



Đáp ứng Butterworth là đều đều. Mức suy giảm tăng liên tục khi tần số tăng;

điều này có nghĩa không có ripple trong đường cong suy giảm. Trong các bộ lọc thuộc

họ Chebyshev,dải thông của đáp ứng Butterworth là gần như phẳng nhất. Tần số cắt

của nó tại điểm độ suy giảm là 3dB. Độ suy giảm tiếp tục tăng với tần số song tốc độ

suy giảm chậm hơn.

Đáp ứng Chebyshev đặc trưng bởi độ suy giảm gợn sóng (ripple) trong dải thông,

theo sau là sự giảm đều của độ suy giảm trong dải chặn. Nó có sự chuyển từ dải thông

qua dải chặn là đột ngột hơn nhiều (sharper) so với đáp ứng Butterworth. Tuy nhiên

cái giá cho sự cuộn xuống dải chặn nhanh hơn là gợn sóng (ripple) trong dải thông. Độ

dốc của rolloff là trực tiếp tỉ lệ với biên độ của gợn sóng dải thông; gợn sóng lớn hơn,

rolloff càng dốc hơn.

Đáp ứng Inverse Chebyshev đặc trưng bởi sự tăng đều độ suy giảm trong giải

thông và ripple trong dải chặn. Tương tự với đáp ứng Chebyshev, gợn sóng trong dải

chặn càng tăng thì có được sử chuyển dải thông sang dải chặn càng dốc hơn.

Đáp ứng Elliptical cho sự chuyển dải thông sang dải chặn dốc nhất trong bất kỳ

dạng bộ lọc. Tuy nhiên phải chịu gợn sóng trong cả dải thông và dải chặn. Với những

ứng dụng liên quan tới bộ lọc anti-aliasing, đáp ứng Elliptical thường dùng vì vùng

chuyển dốc của nó.

3.9.2 Đáp ứng của bộ lọc họ Gauss

Đáp ứng họ gaussian thích hợp với những ứng dụng mà những đặc điểm trong

miền thời gian là mối quan tâm chính. Chúng cho nét đặc trưng trong miền thời gian

trơn tru với ít cho tới không có sự rung và quá ngưỡng, thêm nữa là trễ nhóm là hằng

số. Vì đáp ứng trong miền thời gian là quá tốt như vậy nên đáp ứng tần số không có

dải chuyển tốt. Trong thực tế, đáp ứng tần số là hoàn toàn đều. Đường cong suy giảm

luôn duy trì độ dốc âm và không có sự dựng lên về biên độ cả trong dải thông và dải

chặn. Đáp ứng họ Gaussian có thể được chia thành 3 dạng, mỗi dạng có một đặc điểmriêng. Chúng là đáp ứng biên độ Gaussian, đáp ứng Bessel, và đáp ứng Equiripple

Group Delay. Hình vẽ dưới đây chỉ ra đáp ứng thông thấp chung của mỗi dạng bộ lọc

Gaussian. Mặc dù đáp ứng biên độ của các dạng này dường như có dạng giống nhau,

nhưng mỗi cái có nét đặc trưng riêng. Đáp ứng biên độ Gaussian được tối ưu để thu

được đường cong đặc trưng cái gần như giống với phân bố Gaussian. Đặc trưng trong

miền thời gian có đáp ứng pha gần như tuyến tính với rung và quá ngưỡng rất nhỏ. Trễ

nhóm là không hoàn toàn là hằng số, nhưng tốt hơn rất nhiều với họ Chebyshev.

28



Hình 21: Đáp ứng bộ lọc họ Gaussian

Đáp ứng Bessel là hoàn toàn được tối ưu cho trễ nhóm. Nó cho trễ nhóm cực kỳ

bằng phẳng trong dải thông. Đáp ứng Bessel với miền thời gian như là đáp ứng

Butterworth trong miền tần số. Điều này làm cho bộ lọc Bessel là lựa chọn tốt ở nơi trễ

nhóm là mối quan tâm chính. Nó cho đáp ứng pha gần như tuyến tính với độ quángưỡng và độ rung rất nhỏ.

Đáp ứng Equiripple Group Delay được tối ưu để thu được ripple trong đáp ứng

trễ nhóm. Đáp ứng trễ nhóm này không vượt quá một giá tri cực đại quy định với tín

hiệu trong dải thông (khá giống đáp ứng biên độ trong bộ lọc Chebyshev). Vì toàn bộ

băng thông có một trễ nhóm cực đại nào đó nên bộ lọc này phù hợp với các ứng dụng

băng rộng mà ở đấy trễ nhóm phải được điều chỉnh trên toàn bộ băng thông quan tâm.

Giống như các bộ lọc Gaussian khác, nó cũng cho đáp ứng pha gần như tuyến tính vàđộ rung và vượt ngưỡng rất nhỏ.

3.9.3 Đáp ứng của họ Legendre

Hình 22: Đáp ứng họ Legendre

Họ bộ lọc Legendre chỉ có một dạng. Đáp ứng dải thông của nó có gợn sóng nhẹ

và có đáp ứng tương tự đáp ứng Chebyshev với 0.1 dB gợn sóng. Đáp ứng dải chặn

29



giảm đều. Tốc độ suy giảm sau tần số cắt là dốc hơn trong đáp ứng Butterworth,

nhưng không dốc như loại Chebyshev. Trễ nhóm là hầu như không đổi trong 25% dải

thông, nhưng độ sai lệch tăng khi lại gần tần số cắt.

--------------------------------------

30



CHƯƠNG 4: ỨNG DỤNG ĐIỀU CHẾ SỐ CỦA DDS

DDS có ứng dụng nhiều trong lĩnh vực điều chế. Vì vậy chương này của đề tài

dành để trình bày các vấn đề trong điều chế tín hiệu, xử lý tín hiệu số đa tốc, các dạng bộ lọc số, các phương pháp mã hóa.

4.1 Lý thuyết điều chế số cơ bản

4.1.1 Các khái niệm cơ bản

5.1.1.1 SignalsTrong đa dạng các dạng và lớp tín hiệu thì để hiểu được khái niệm điều chế số có

một lớp tín hiệu quan trong đó là tín hiệu số mũ phức tuần hoàn:x(t) = β(t)e jωt

Ở đây β(t) là hàm của thời gian và có thể thực hoặc phức,lưu ý rằng β(t) khộng bị

giới hạn là một hàm của thời gian nó có thể là hằng số. ω tần số góc của tín hiệu tuần

hoàn. β(t) là viền của dao động. Theo công thức Euler :

x(t) = β(t)[cos(ωt) + jsin(ωt)]

Tập con của tập tín hiệu mũ phức tuần hoàn là tín hiệu sin. Một tín hiệu sin có

dạng x(t) = A cos(ωt) hay x(t) = ½ A(e jωt + e-jωt).

Từ phương trình trên ta thấy tín hiệu sin chứa cả phần tần số dương và âm.

Chúng ta thường không quen với tần số âm nhưng nó là hợp lý về mặt toán học. Tín

hiệu sin có thể biểu diễn như là phần thực của hàm mũ phức tuần hoàn Re{A e jωt} .

5.1.1.2 Tín hiệu băng cơ sở Tín hiệu băng cơ sở là tín hiệu có phổ tần số bắt đầu tại 0Hz (DC) mở rộng tới

một tần số cực đại nào đó. Mặc dù tín hiệu băng cơ sở có thể bao gồm tín hiệu 0Hznhưng biên độ nó bằng không (không có thành phần 1 chiều). Mặc dù tín hiệu băng cơ

sở thường mở rộng tới tần số cực đại nào đó, nhưng tần số giới hạn trên là không yêu

cầu, tín hiệu băng cơ sở có thể mở rộng tới vô hạn. Tuy nhiên, hầu hết các trường hợp

tín hiệu băng có sở đều có một tần số Fmax. Cho tín hiệu băng thông cơ sở, phổ là

cách biểu diễn biên độ và tần số. Ví dụ đồ thị phổ của tín hiệu ở hình 23, ta thấy chỉ có

phần dương của trục tần số được chỉ ra. Phổ dạng này gọi là phổ một phía. Một cách

biểu diễn hay hơn là vẽ cả phần tần số dương và âm. Phổ như thế được gọi là phổ 2

phía.

31



Hình 23: Phổ băng thông cở sở một phía

Hình 24: Phổ băng thông cở sở hai phía

Lưu ý rằng biên độ tín hiệu chỉ còn ½ tín hiệu vẽ một phía. Điều này bởi vì thành

phần tần số âm được tính đến. Trong phổ một phía, năng lượng của thành phần tần số

âm được thêm một cách đơn giản vào thành phần dương, nên có biên độ gấp đôi.

Những tín hiệu có phổ như trên gọi là tín hiệu băng cơ sở thực. Ngoài ra ta có những

tín hiệu băng cơ sở phức

Hình 25: Phổ băng cơ sở phứcSự bất đối xứng của hai thành phần tần số đánh dấu tín hiệu phức. Tuy nhiên phổ

của nó có thể đươc biễu diễn như tổng của hai tín hiệu thực a(t) và b(t):

x(t) = a(t) + jb(t)

Nó chỉ ra rằng không thể truyền tín hiệu phức trong thế giới thực, chỉ có những

tín hiệu thực có thể truyền. Tuy nhiên những tín hiệu phức băng cở sở có thể được biến

đổi thành tín hiệu băng thông dải thực qua một quá trình gọi là dịch tần số hay là điều

chế. Điều thú vị là điều chế có thể biến một tín hiệu băng cơ sở phức thành một tín

32



hiệu băng thông dải. Khái niệm này là cơ bản cho tất cả các dạng truyền tín sử dụng

ngày nay.

5.1.1.3 Tín hiệu băng thông dải

Tín hiệu băng thông dải có thể nghĩ như là tín hiệu băng cơ sở có băng thông giớihạn được đặt vào giữa tần số nào đó. Tín hiệu băng thông dải được đặt trung tâm tại

tần số không âm +/- f c và như thế f c > 2f max. Giá trị 2f max được gọi là băng thông của tín

hiệu băng thông dải. Lưu ý rằng có hai dạng tín hiệu băng thông giải, một cái có phổ

băng cơ sở đối xứng và một cái phổ băng cơ sở không đối xứng.

Hình 26: Phổ băng thông dải

Về mặt toán học tín hiệu băng thông dải có thể có một trong hai dạng:

Trường hợp (a) ta có:

x(t) = g(t)cos(ωct)

Ở đây g(t) là tín hiệu băng cơ sở ωc là tần số góc. Việc nhân hàm cos với tín hiệu

băng cơ sở này sẽ chuyển tín hiệu băng cở sở trở thành có tâm tại +/- f c.

Trường hợp (b) ta có:

x(t) = g1(t)cos(ωct) + g2(t)sin(ωct)4.1.2 Điều chế

Khái niệm băng thông giải dẫn trực tiếp tới khái niệm điều chế. Trong thực tế, sự

dịch phổ từ một tần số trung tâm tới một tần số khác được gọi là điều chế. Phương

trình dải thông ở mục trước chỉ ra rằng đó là sự điều chế của tín hiệu g(t) bởi sóng sin

tần số ωc. Sự khác nhau duy nhất giữa khái niệm tín hiệu băng thông dải và sự điều chế

đó là không cần thiết hạn chế g(t) là tín hiệu băng cơ sở. Đây là tính chất của điều chế

cho phép quá trình giải điều chế. Giải điều chế được thực hiện bằng cách nhân tín hiệu

33



băng dải trung tâm ở f c với cos(ωc). Điều này làm dịch tín hiệu băng thông giải cái có

trung tâm là tần số f c thành tín hiệu băng thông cở sở tần số trung tâm 0Hz và tín hiệu

băng thông giải tần số trung tâm 2f c, cuối cùng chỉ cần lọc thành phần cao đó đi.

Hình vẽ dưới đây chỉ ra sơ đồ khối chức năng của hai cấu trúc điều chế cơ bản.Hình (a) minh họa điều chế sóng sin, hình (b) minh họa điều chế vuông pha. Thực tế

có nhiều biến thể trên 2 chủ đề này cái tạo ra các dạng điều chế đặc biệt.

Hình 27: Cấu trúc điều chế cơ bản

Điều chế số là bản sao thời gian gián đoạn của khái niệm điều chế thời gian liên

tục. Thay cho việc làm việc với tín hiệu tương tự x(t), chúng ta làm việc với những

mẫu tức thời của dạng sóng tương tự, x(n). Điểm khác chính trong tín hiệu thời gian

gián đoạn là có sự hạn chế nào đó với ω và T trong tín hiệu gián đoạn theo điều kiện

lấy mẫu Nyquist. Cụ thể T phải bé hơn π/ω. Vì x(n) là dãy các mẫu của x(t), do đó x(n)

có thể được biểu diễn như dãy các số, ở đây mỗi số là giá trị tức thời của x(t) tại thời

điểm nT.

Hiểu rõ vấn đề trên là cực kỳ quan trọng. Vì trong điều chế tương tự việc điều

chế được thực hiện bằng mạch tương tự để nhân. Tuy nhiên trong thế giới số có thể

thực hiện việc điều chế bằng cách nhân những dãy số. Kiến trúc bộ điều chế số có thể

suy ra từ điều chế tín hiệu tương tự:

Hình 28: Cấu trúc điều chế số cơ bản

34



Trong môi trường điều chế số,công nghệ DDS trở nên rất hấp dẫn. Điều này là

bởi vì DDS trực tiếp tạo nên các dãy số, cái biểu diễn dạng sóng sin hoặc cos. Cấu trúc

điều chế số có được chỉ ra trong hình vẽ sau:

Hình 29: Cấu trúc điều chế DDS cơ bản

4.2 Kiến trúc hệ thống và yêu cầu

Cấu trúc điều chế DDS được mô tả ở phần trên là hết sức đơn giản. Cấu trúc đầy

đủ hơn của DDS có dạng sau:

Hình 30: Bộ điều chế DDS

Để hệ thống hoạt động đúng, thì g(n) phải là các mẫu được lấy mẫu tại tần số

giống như tốc độ lấy mẫu của DDS. Giả sử ta có tín hiệu g(n) như sau:

g(n) = cos[2π(1kHz)nT1]

Ở đây T1 là 0.25ms. Do đó có thể mô tả g(n) là tín hiệu 1kHz được lấy mẫu tại

tốc độ 4kHz. Giả sử đầu ra DDS là:

DDS = cos[2π(3kHz)nT2]

Ở đây T2 là 0.1ms. Điều này có nghĩa đầu ra của DDS là một tín hiệu 3kHz được

lấy mẫu tại tốc độ 10kHz. Như vậy tại các giá trị n khác nhau 2 mẫu tín hiệu khác

nhau sẽ được nhân với nhau. Tín hiệu ta thu được là không như mong đợi. Nếu trong

hệ thống DDS nguồn tín hiệu g(n) hoạt động tại tốc độ khác xung DDS, thì phải có

35



bước làm cho tốc độ lấy mẫu của chúng giống nhau. Vấn đề này liên quan tới xử lý đa

tốc, với các khái niệm interpolation, decimation…..Những vấn đề này sẽ được làm rõ

dưới đây.

4.3 Bộ lọc sốBộ lọc số là bản sao thời gian rời rạc của bộ lọc tương tự. Có hai lớp cơ bản của

bộ lọc số. Một là bộ lọc FIR (đáp ứng xung có hạn) và dạng thứ hai là bộ lọc IIR (đáp

ứng xung dài vô hạn). Về quan điểm thiết kế bộ lọc thì FIR là đơn giản hơn, nhưng về

yêu cầu phần cứng thì IIR có ưu điểm. Nó yêu cầu ít mạch hơn nhiều bộ lọc FIR cho

cùng một đáp ứng cơ bản. Nhưng bộ lọc IIR có khả năng trở nên không ổn định dưới

điều kiện nào đó. Vì tính chất này nên với những hệ thống tín hiệu đầu vào không

được biết rõ thì IIR ít được sử dụng.

4.3.1 Bộ Lọc FIR

Về cơ bản một bộ lọc FIR là rất đơn giản. Chỉ bao gồm các bước trễ, nhân, cộng

và không còn gì hơn nữa. Mỗi bước bao gồm đường dữ liệu vào và ra và hệ số cố định.

Mỗi bước đơn thường được đề cập là “tap”. Dưới đây là một bộ FIR có 2-tap.

Hình 31: Bộ lọc FIR dạng đơn giản

Trong bộ lọc đơn giản này, chúng ta có tín hiệu vào là x(n). Dữ liệu vào được

đưa vào 2 nơi. Một đường dẫn tới bộ nhân, hệ số a0. Đường kia cho qua trễ và vào bộnhân, tín hiệu đầu ra là a1x(n-1). Hai đầu ra được cộng với nhau tại bộ cộng. Đầu ra

của bộ lọc sẽ là:

y(n) = a0x(n) + a1x(n-1)

Để hiểu tín hiệu đã được lọc như thế nào chúng ta thực hiện biến đổ z của

phương trình. Biến đổi z chỉ đơn thuần là trường hợp đặc biệt của biến đổi Fourier áp

dụng cho tín hiệu được lấy mẫu.

H(z) = a0 + a1z-1

36



Ở đây z = e jω, ω = 2πf/Fs, với Fs là tần số lấy mẫu. Giả sử chúng ta dùng tốc độ

lấy mẫu 10kHz và a0 = a1 = 0.5. Tính H(z) cho các tần số khác nhau chúng ta vẽ biên

độ của H(z) như là hàm của tần số:

Hình 32: Đáp ứng tần số bộ lọc FIR cho a0 = a1 = 0.5

Đây là đáp ứng của một bộ lọc thông thấp. Lưu ý rằng trục tần số chỉ mở rộng tới5kHz (½Fs). Từ hình vẽ của hàm truyền trên, chúng ta thấy rằng,bộ lọc FIR này cho

chỉ khoảng 60% tín hiệu chuyền qua.

Bộ lọc FIR có thể mở rộng tới số tap bất kì:

Hình 33: Bộ lọc FIR n-taps

Khi lối vào x(N) là dãy 1,0,0,0….. ta thấy rằng tại thời điểm mẫu đầu tiên giá trị

y(n) là a0, tại mẫu thứ 2 giá trị này là a1, như vậy sau N mẫu y(n) = 0. Điều này dẫn tới

2 quan sát rất đáng quan tâm. Thứ nhất, nếu lối vào chỉ có môt giá trị 1 duy nhất (xung

37



kim) thì đầu ra sẽ cấu thành đáp ứng xung của bộ lọc. Đáp ứng xung này chỉ tồn tại

trong N mẫu. Do đó nó có tên là bộ lọc đáp ứng xung hữu hạn. Thêm nữa đáp ứng

xung cũng mình họa rằng một mẫu vào sẽ yêu cầu N mẫu để chuyền qua bộ lọc trước

khi nó không còn hiện diện tại đầu ra.

Việc tăng N dẫn tới tăng trễ qua FIR và sẽ tốn nhiều bộ nhớ. Tuy nhiên có một

điểm lợi khác việc tăng N có thể làm tăng độ “nét” của đáp ứng bộ lọc.

4.3.2 Bộ lọc IIR

Sự khác nhau giữa bộ lọc IIR và FIR là phản hồi. Cấu trúc của một bộ lọc IIR

đơn giản có dạng sau:

Hình 34: Bộ lọc IIR đơn giản

Lưu ý rằng nửa bên trái là một bản sao của bộ lọc FIR 2-tap. Phần này của bộ lọc

thường được gọi là phần feedforward phần bên tay phải là feedback. Feedback là một

phiên bản trễ và tỉ lệ của tín hiệu đầu ra. Sự tồn tại của phản hồi tạo nên sự khác biệt

rất lớn trọng hoạt động của bộ lọc. Vì với bất kỳ hệ phản hồi, tính ổn định trở thành

một vấn đề nghiêm trọng. Một sự lựa chọn không thích hợp các hệ số hay sự biến

động của dữ liệu vào có thể gây ra sự bất ổn định của bộ lọc IIR. Vấn đề tính ổn định

không thể loại bỏ IIR ra khỏi một số ứng dụng.

Sau hai mẫu đầu tiên, phía bên trái của IIR sẽ tạo ra 2 xung có độ cao a 0 và a1.Sau đó phía bên phải chỉ tạo ra chuỗi 0. Còn phía bên phải lại khác hẳn. Tại mỗi thời

điểm lấy mẫu giá trị y(n) sẽ được thay bằng giá trị trước đó của nó cho dù tín hiệu vào

đã không còn nữa. Vì vậy nó được gọi là bộ lọc đáp ứng xung vô hạn. Nhưng khái

niệm vô hạn chỉ là lý tưởng. Vì trong các ứng dụng thực tế, IIR có thể chỉ triển khai

với một lượng nhất định. Đặc biệt với các ứng dụng dấu phẩy cố định, với những giá

trị gần không có thể bị cắt thành không.

Cấu trúc của bộ lọc trên dẫn tới phương trình sau:

38



y(n) = a0x(n) + a1x(n-1) + b1y(n-1)

Thực hiện biến đổi z của phương trình ta được:

H(z) = (a0 + a1z-1)/(1 – b1z-1)

Với Fs = 10kHz, a0=a1= 0.1 và b1= 0.85 ta thu được bộ lọc có đáp ứng như sau:

Hình 35: Bộ lọc IIR nhiều tap

4.4 DSP đa tốc

Đa tốc DSP là quá trình chuyển đổi tốc độ lấy mẫu từ tốc độ Fs1 thành tốc độ Fs2.

Nếu Fs1 lớn hơn Fs2 quá trình gọi là giảm tốc (decimation). Ngược lại thì gọi là tăng tốc

(interpolation).

Chúng ta có thể hiểu rõ hơn qua ví dụ sau. Giả sử có 1000 mẫu của một tần số

1kHz được lưu trong bộ nhớ. Những mẫu này được yêu cầu sử dụng với tốc độ lấy

mẫu 10kHz. Điều này ngụ ý rằng khoảng thời gian của tập tất cả các mẫu mở rộng ra

100ms. Nếu tập các mẫu này được xung đồng hồ xuất ra với tốc độ 100kHz thì chỉ cần

10ms để xuất ra hết. Do đó,1000 mẫu của tần số 1kHz xuất ra với tần số 100kHz thì

giống như là 1000 mẫu của xung 10kHz. Như vậy muốn 1000 mẫu này đươc biểu diễn

39



với tần số lấy mẫu 100kHz thì phải sửa đổi tín hiệu gốc. Đây là nhiệm vụ của xử lý tín

hiệu số đa tốc.

4.4.1 Tăng tốc

Quá trình tăng tốc có 2 phần:

Hình 36: Bộ tăng tốc đơn giản

Một phần đầu vào tín hiệu được lấy mẫu tại tốc độ F s, phần đầu ra được lấy mẫu

với vận tốc nFs, ở đây n là số nguyên lớn hơn một. Cấu trúc một bộ tăng tốc chỉ ra rằng

với một mẫu đầu vào sẽ có n mẫu đầu ra.

Trực quan ta thấy rằng nếu thêm n-1 số 0 vào giữa các mẫu đầu vào (zero-

stuffing), thì dữ liệu đầu ra có thể có tính chất mong đợi. Chúng ta sẽ thấy rõ khi xem

xét trên miền tần số. Giả sử với trường hợp n=3 ta có:

Hình 37: Sự tăng tốc biễu diễn trong miền tần số

40



Dữ liệu gốc được lấy mẫu tại tốc độ Fs1, phổ của dữ liệu gốc có dạng như hình a

tần số Nyquist của dữ liệu gốc là 1/2Fs1. Còn đầu ra được lấy mẫu với tốc độ F s2 lớn

hơn 3 lần Fs1. Sự tăng tốc 3 ngụ ý rằng có 2 mẫu 0 được thêm vào giữa mỗi mẫu gốc.

Phổ của dữ liệu 0 chỉ ra như hình vẽ. Lưu ý rằng thêm 0 vẫn giữ lại phổ gốc của tín

hiệu. Tốc độ lấy mẫu mới cũng dẫn tới tần số Nyquist mới bằng 1/2Fs2.

Ta thấy rằng thông tin trong tín hiệu gốc chứa ở trong băng tần cơ sở. Các ảnh

của phổ có trung tâm tại các tần số bội của Fs1, đó là sản phẩm phụ của quá trình lấy

mẫu và không mang thông tin. Trong hình b ta thấy vùng Nyquist của nó chứa nhiều

phổ hơn, trong thực tế nó chứa một ảnh của phổ tín hiệu gốc. Vấn đề nằm ở chỗ, vùng

Nyquist của phổ lấy mẫu chứa một nhóm khác của tín hiệu hơn vùng Nyquist của phổ

gốc. Vì vậy chúng ta phải làm gì đó để sau khi tăng tốc vùng Nyquist của phổ tăng tốc

chứa chính xác các tín hiệu giống như trong phổ gốc.

Ở hình c ta thấy giải pháp đó là cho tín hiệu đi qua bộ lọc thông thấp thì ta được

đáp ứng phổ như hình vẽ. Bộ lọc sử dụng có thể là bộ lọc FIR thông thấp, do đó quá

trình tăng tốc hoàn toàn có thể thực hiện trong miền số.

4.4.2 Giảm tốc

Chức năng của bộ giảm tốc là lấy dữ liệu cái đã được lấy mẫu tại một tốc độ và

thay đổi nó thành dữ liệu mới được lấy mẫu tại tốc độ thấp hơn. Dữ liệu phải được

thay đổi theo cách khi nó được lấy mẫu với tốc độ thấp hơn tín hiệu gốc vẫn được bảo

tồn. Hình vẽ dưới đây biểu diễn quá trình giảm tốc:

Hình 38: Bộ giảm tốc đơn giản

Lưu ý rằng giảm tốc chia thành hai phần. Vùng đầu vào lấy mẫu với tốc độ F s, và

vùng đầu ra lấy mẫu với vận tốc (1/m)F s với m là số nguyên dương lơn hơn một. Cấu

trúc của bộ giảm tốc cơ bản chỉ ra rằng với mỗi m mẫu đầu vào có một mẫu đầu ra.

Vậy dữ liệu được biến đổi như thế nào trong khi giảm tốc mà vẫn bảo tồn được tín

hiệu gốc.

41



Một lý do có thể trực quan là, nếu mọi mẫu thứ m của tín hiếu đầu vào được nhặt

ra, thì dữ liệu đầu ra có thể có tính chất mong đợi. Chuỗi này sẽ không còn phản ánh

thông tin giống như dữ liệu gốc. Nguyên nhân được ghi vào trong các nhánh của tiêu

chuẩn Nyquist. Câu trả lời trở nên rõ ràng khi kiểm tra trong miền tần số.

Hình 39: Quá trình tăng tốc xem trong miền tần số

Vấn đề trước mắt đó là quá trình giảm tốc được mong đợi chuyển thông tin phổ

trong hình (a) theo cách nó có thể chứa trong hình (c). Vấn đề đó là vùng Nyquist của

hình (a) là rộng hơn 3 lần vùng Nyquist trong hình (c) nguyên nhân trực tiếp từ sư

khác nhau trong tốc độ lấy mẫu. Không có cách nào để chứa đầy đủ nội dung phổ của

vùng Nyquist của hình (a) có thể đặt trong vùng Nyquist của hình (c). Điều này dẫn tới

một quy tắc chính về giảm tốc: Băng thông của dữ liệu trước khi giảm tốc phải nằm

trong băng thông của tốc độ lấy mẫu thấp hơn. Vì vậy với giảm tốc hệ số m băng

thông của dữ liệu gốc phải bé hơn Fs/(2m), với Fs là tốc độ lấy mẫu dữ liệu của tín hiệu

gốc. Nếu dữ liệu gốc chứa thông tin hợp lệ trong phần phổ nằm ngoài Fs/(2m), giảm

tốc là không thể.

Giả sử phổ của dữ liệu gốc thỏa mãn yêu cầu băng thông giảm tốc, thì bước đầu

tiên trong quá trình giảm tốc là lọc thông thấp cho dữ liệu gốc. Như với quá trình tăng

42



tốc bộ lọc này có thể là bộ lọc FIR. Bước thứ hai là nhặt ra các mẫu thứ m sử dụng tốc

độ lấy mẫu thấp.

4.4.3 Chuyển đổi tốc độ với tỷ số n/m

Quá trình tăng tốc và giảm tốc mô tả phía trên chỉ cho phép thay đổi tốc độnguyên. Nhưng thực tế thường yêu cầu thay đổi tốc độ dạng phân thức. Điều này có

thể dễ dàng thu được bằng cách thực hiện hai hoặc nhiều quá trình tăng giảm tốc liên

tiếp. Ví dụ quá trình chuyển đổi tốc độ theo tỷ số n/m có thể mô tả trong hình sau:

Hình 40: Bộ chuyển đổi tốc độ n/m

Trong một bộ chuyển đổi đa tốc thì quá trình tăng tốc nên được thực hiện trước.

Mặt khác băng thông của dữ liệu gốc phải bị giới hạn tới Fs/(2m), với Fs là tốc độ dữliệu gốc.

4.4.4 Bộ lọc số

Như trên ta thấy cả tăng tốc và hạ tốc đều yêu cầu sử dụng bộ lọc thông thấp.

Chúng có thể dễ dàng được thiết kế sử dụng kỹ thuật bộ lọc FIR. Tuy nhiên có hai lớp

bộ lọc số đặc biệt phù hợp với xử lý tín hiệu số đa tốc. Đó là bộ lọc Polyphase FIR

(FIR đa pha) và Cascaded intergrator-comb (CIC).

5.1.1.4 Pholyphase FIRBộ lọc này đặc biệt phù hợp cho ứng dụng tăng tốc. Nhắc lại rằng quá trình tăng

tốc bắt đầu với việc thêm n-1 mẫu 0 giữa mỗi mẫu đầu vào. Dữ liệu được chèn thêm 0

sau đó được xuất ra tại tốc độ cao hơn. Dữ liệu này tiếp tục được dẫn qua bộ lọc thông

thấp để hoàn tất quá trình tăng tốc.

Tuy nhiên, hay hơn việc thực hiện quá trình này trong nhiều bước, chúng ta có

thể làm tất cả trong một bước bằng cách thiết kế một FIR như sau. Đầu tiên, thiết kế

với đáp ứng tần số thích hợp, FIR có thể được cấp xung tại tốc độ cao hơn (nF s). Ta

43



thu được bộ lọc FIR có T- taps. Bây giờ chúng ta thêm “n-1” bước trễ vào mỗi tap của

FIR. Bước trễ tương đương với tap có hệ số bằng 0. Do đó có n-1 trễ và nhân bởi 0 kết

hợp lại với nhau giữa các taps gốc của FIR. Sự sắp xếp này duy trì đặc điểm đáp ứng

tần số mong đợi trong khi đồng thời cung cấp sự chèn 0. Kết quả là một FIR với nT

taps, trong đó (n-1)T bước là nhân 0.

Người ta chỉ ra rằng một bộ lọc FIR với sự sắp xếp đặc biệt hệ số có thể triển

khai rất hiệu quả trong phần cứng bằng cách dùng phần cứng thích hợp. Kiến trúc đặc

biệt được tao ra là polyphase FIR. Khi hoạt động, bộ lọc FIR đa pha cho phép mỗi đầu

vào lấy mẫu n lần bởi vì nó hoạt động tại tốc độ lấy mẫu cao hơn. Tuy nhiên, n-1 mẫu

ấy được chuyển thành 0 vì các bước chỉ trễ thêm vào. Vị vậy chúng ta có hoạt động

chèn 0 và lọc trong cùng một khối.

5.1.1.5 Cascaded Integrator-Comb (CIC)Bộ lọc CIC là tổ hợp của bộ lọc comb và bộ tích phân. Trước khi đi vào hoạt

động của bộ lọc CIC, chúng ta xem qua hoạt động của bộ lọc comb và bộ tích phân.

Bộ lọc comb là một dạng bộ lọc FIR bao gồm các bước trễ và cộng. Bộ tích phân có

thể nghĩ như là một dạng của IIR, nhưng không có phần feedforward. Sơ đồ của một

bộ tích phân và bộ lọc comb đơn giản có dạng sau:

Hình 41: Bộ tích phân và bộ Comp cơ bản

Xem xét kỹ kiến trúc bộ tích phân và bộ lọc comb có thể thấy được một điểm thú

vị đó là không yêu cầu toán tử nhân. Trong bộ tích phân có ngụ ý nhân với 1 trong

đường phản hồi. Trong bộ lọc comb, có thể xem có phép nhân với -1 trong đường

fedforward, nhưng có thể triển khai dễ dàng bằng phép đảo đơn giản. Sự vắng mặt của

bộ nhân cho một sự cắt giảm rất lớn trong độ phức tạp mạch do đó tiết kiệm phần cứng

hơn rất nhiều so với kiến trúc FIR và IIR chuẩn. Đặc điểm này làm cho bộ lọc CIC trở

nên hấp dẫn.

Trong khái niệm đáp ứng tần số, bộ lọc comb đóng vài trò như một bộ lọc hình

V. Với bộ lọc comb đơn giản ở trên, xuất hiện 2 hình V một tại DC và một tại Fs (tốc

44



độ lấy mẫu). Tuy nhiên bộ lọc comb có thể được sửa đổi một chút bằng cách ghép với

khối trễ. Điều này làm thay đối số dạng hình V trong đáp ứng của comb. Trong thực

tế, khối trễ K tạo ra K + 1 khối đặt cách nhau những khoảng bằng nhau. Trong K +1

dạng hình V đấy, một xuất hiện tại DC, một xuất hiện tại Fs. Những cái còn lại được

đặt cách đều nhau giữa DC và Fs.

Còn bộ tích phân đóng vai trò như một bộ lọc thông thấp. Đáp ứng của bộ lọc

comb và bộ tích phân có dạng như sau với K = 1 và tần số chuẩn hóa tới F s.

Hình 42: Đáp ứng tần số của bộ lọc CIC cơ bản

Bộ lọc CIC được xây dựng bằng cách ghép nối tiếp bộ tích phân và bộ lọc comb.

Để thực hiện chuyển đổi tốc độ nguyên, bộ lọc comb hoạt động tại tốc độ bằng nguyên

lần tốc độ hoạt động bộ tích phân. Cái hay của bộ lọc CIC là chức năng của nó có thể

thay đổi hoặc là tăng tốc hoặc là giảm tốc phụ thuộc vào cách comb và bộ lọc được kết

nối. Sơ đồ khối của một bộ CIC tăng tốc và giảm tốc đơn giản có dạng như sau:

Hình 43: Tăng tốc và hạ tốc dùng CIC

Trong trường hợp bản tăng tốc của CIC, có một sự thay đổi nhẹ với kiến trúc cơ

bản của bước tích phân điều này là không rõ ràng trong sơ đồ khối đơn giản nói trên.

45



Đặc biệt bộ tích phân phải có khả năng thêm 0 tại lối vào của nó do tác động của sự

tăng tốc độ lấy mẫu.

Đáp ứng của một bộ lọc CIC đơn giản có dạng dưới đây cho một bộ tăng tốc (hay

giảm tốc) với hệ số 2.

Hình 44: Đáp ứng tần số của bộ lọc CIC cơ bản

Xem xét kỹ đáp ứng tần số của CIC ta thấy có hai vấn đề tiềm ẩn đó là méo suy

giảm. Đáp ứng thiếu độ phẳng trong giải thông gây ra vấn đề nghiêm trọng trong ứng

dụng viên thông nào đó, điều này có thể dẫn tới việc bộ lọc CIC không được dùng.

Tuy nhiên có cách để vượt qua vấn đề suy giảm. Một cách là đặt trước bộ lọc

CIC một bộ lọc đảo cái sẽ bù sự mất mát của CIC trên băng thông Nyquist. Cách thứ 2

đảm bảo giới hạn băng thông của tín hiệu lấy mẫu thấp để cho băng thông của nó bịgiới hạn phần cách xa bên tay trái, ở đây đáp ứng của CIC là tương đối phẳng.

Đáp ứng ở hình trên là đáp ứng cơ bản. Bộ lọc CIC có thể được biến đổi để thay

đổi đặc trưng đáp ứng phổ của nó. Có hai phương thức để thực hiện điều này.

Phương thức thứ 1 là mắc nối tiếp nhiều bộ tích phân với nhau và nhiều bộ lọc

comb với nhau. Ví dụ:

Hình 45: Bộ tăng tốc Triple Cascade CIC

46



Phương thức thứ 2 là thêm nhiều trễ vào bộ lọc comb. Ví dụ ta thêm 1 trễ vào bộ

lọc comb như sau:

Hình 46: Bộ giảm tốc CIC trễ gấp hai

Đáp ứng của chúng sẽ thay đổi như sau (hệ số 2):

Hình 47: So sách đáp ứng bộ lọc CIC sau khi sửa đổi

Ta thấy trong hình (b) độ dốc suy giảm tăng lên, kết quả này làm mất nhiều hơn

trong dải thông, điều này phải được xem xét trong các ứng dụng nơi độ phẳng trong

dải thông là một vấn đề. Mặt khác, sự thêm trễ vào bộ lọc comb dẫn tới sự tăng số

điểm 0 trong hàm chuyền. Điều này thể hiện rõ trong hình (c) vì các điểm null được

thêm vào trong đáp ứng cũng như tăng suy giảm dải thông. Sự tổ hợp của hai phương pháp này có thể cho phép đa dạng các kiểu đáp ứng.

4.5 Xem xét đồng bộ dữ liệu vào và xung

Trong các ứng dụng điều chế số, điều quan trong phải duy trì mối quan hệ thời

gian thích hợp giữa nguồn dữ liệu và bộ điều chế. Hình dưới đây chỉ ra sơ đồ khối đơn

giản của một bộ điều chế số. Nguồn định thời cho bộ điều chế là nguồn xung từ DDS.

Điều này thiết lập tốc độ lấy mẫu của tín hiệu sóng mang Sin và Cos của bộ điều chế.

Bất cứ mẫu nào được chuyền qua đường dữ liệu tới lối vào bộ điều chế phải xuất hiện

47



với cùng tốc độ với tín hiệu sóng mang. Điều quan trọng là các mẫu đến bộ điều chế

phải tương ứng một một với mẫu của sóng mang.

Hình 48: Sơ đồ khối điều chế chung

Vì bộ chuyển đổi tốc độ cung cấp một sự chuyển đổi tỷ lệ hữu tỷ, do đó dữ liệu

gốc phải có một mối quan hệ hữu tỷ với đồng hồ hệ thống. Đồng hồ hệ thông phải hoạt

động tại tỷ số n/m xung dữ liệu. Trong hệ thống điều chế đơn giản hơn, bộ chuyển đổi

tốc độ là nguyên lần tăng tốc hay giảm tốc.

Có hai loại điều chế số cơ bản khi xét tới yêu cầu đồng bộ và định thời. Đó là chế

độ truyền từng khối và chế độ liên tục. Bộ điều chế chế độ burst dữ liệu truyền theo

gói; đó là, một nhóm các bít được truyền theo một khối. Trong khoảng thời gian giữa

các burst, bộ phát rỗi. Bộ điều chế chế độ liên tục, dữ liệu gửi thành luồng không nghỉ

khi truyền.

Rõ ràng ta thấy yêu cầu định thời của bộ điều chế ở chế độ burst là không khắt he

bằng ở bộ điều chế chế độ liên tục. Lý do chính đó là bộ điều chế chế độ burst chỉ yêu

cầu đồng bộ với nguồn dữ liệu trên khoảng thời gian dữ liệu burst. Điều này có thể thu

được với một tín hiệu cái đồng bộ điều chế với sự bắt đầu của burst. Trong khoảng

burst, đồng hồ hệ thống có thể điểu chỉnh định thời. Ngay khi đồng hộ hệ thống khôngdịch nghiêm trọng so với xung dữ liệu trong quá trình burst thì hệ thống sẽ hoạt động

đúng. Hiển nhiên, khi chiều dài burst dữ liệu tăng yêu cầu định thời trên xung hệ thống

càng trở nên khắt khe hơn.

Trong bộ điều chế chế độ liên tục, xung hệ thống phải được đồng bộ với nguồn

dữ liệu mọi lúc. Mặt khác, độ trôi của xung hệ thống cuối cùng sẽ dẫn tới nhỡ một bít

lối vào. Tất nhiên, điều này sẽ gây ra lỗi trong quá trình truyền dữ liệu. Do đó, một

phương thức phải được triển khai để đảm bảo xung hệ thống và xung dữ liệu giữ được

48



sự đồng bộ liên tục. Điều quan trọng nhất phải xem xét kỹ càng đối với yêu cầu định

thời của tất cả các ứng dụng điều chế số để đảm bảo hệ thống có được yêu cầu về tốc

độ sai số bit (BER).

4.6 Các phương thức mã hóa dữ liệu và triển khai DDS4.6.1 Mã hóa FSK

Khóa dịch tần là một trong những dạng mã hóa dữ liệu. Các bít 0 và 1 được biểu

diễn như hai dạng tần số f 0 và f 1. Sơ đồ mã hóa dễ dàng triển khai trong DDS. Trong

các AD8952, AD893 và AD9836 quá trình này càng đơn giản hơn. Người sử dụng có

thể lập trình trước các từ điều chỉnh tần số, và có một chân trên thiết bị cho phép chọn

tần số thích hợp.

Hình 49: Bộ mã hóa FSK dùng DDS

Trong một vài ứng dụng, sự chuyển đổi nhanh giữa các tần số trong FSK tạo ra

một vấn đề. Lý do đó là sự chuyển đổi từ một tần số tới một tần số khác tạo ra thành

phần ký sinh, tín hiệu này có thể cản trở với kênh liền kề trong môi trường đa kênh. Để

làm nhẹ bớt vẫn đề này có một phương thức gọi là ramped FSK.

Hình 50: Bộ mã hóa ramped FSK dùng DDS

49



. Hay hơn việc chuyển liên tục tần số, ramped FSK đưa ra một phương pháp

chuyển dần tới tần số khác. Điều này giảm mạnh tín hiệu ký sinh so với FSK chuẩn.

Ramped FSK cũng có thể triển khai sử dụng kỹ thuật DDS. Trong thực tế AD9852 có

xây dựng Ramped FSK đặc điểm này cho phép người sử dụng khả năng lập trình tốc

độ cao.

Một biến thể của FSK là MFSK (multi-frequency FSK). Trong MFSK 2B tần số

được sử dụng với B > 1. Luồng dữ liệu được nhóm trong các gói B bits. Số nhị phân

được sử dụng bởi từ B bít được ánh xạ tới một trong những 2 B tần số.

4.6.2 Mã hóa PSK

Khóa dịch pha là một dạng đơn giản khác của mã hóa dữ liệu. Trong PSK tần số

sóng mang được giữ không đổi. Tuy nhiên các bít nhị phân 0 và 1 được sử dụng đểdịch pha sóng mang theo một góc nào đó. Phương thức chung để điều chế pha sóng

mang là dùng điều chế vuông pha. Khi PSK được triển khai với điều chế vuông pha nó

được đề cập là QPSK (quadrature PSK).

Dạng phổ biến nhất của PSK là BPSK. BPSK dùng mã dịch pha 0º cho bít nhị

phân 1 và 180º cho bít 0. Tất nhiên phương pháp này cũng có thể được mở rộng tới mã

hóa nhóm B-bít và ánh xạ chúng tới 2B góc lệch pha. Điều này tương tự với MFSK,

nhưng với pha làm biến thay vì tần số. Để phân biệt giữa các biến thể của PSK, giải

nhị phân được dùng làm tiền tố trước PSK. Ví dụ như 3 bít là 8PSK, 4 bít là 16PSK.

Vì PSK mã hóa bằng góc dịch pha nào đó của sóng mang, do đó việc giải mã

PSK đòi hỏi biết được góc dịch pha tuyệt đối của sóng mang. Cái này được gọi là tách

sóng nhất quán (coherent detection). Thiết bị thu truy cập tới sóng mang của thiết bị

phát để giải mã sự phát. Một cách giải quyết khác là PSK vi phân, DPSK có thể mở

rộng tới DQPSK. Trong sơ đồ này, sự thay đổi trong pha của sóng mang là phụ thuộc

giá trị trước đó. Dó đó thiết bị thu chỉ cần xác định được pha của biểu tượng đầu tiên.

Các biểu tượng đến sau có thể được giải mã dựa trên mới quan hệ về pha với tín hiệutrước. Phương pháp này được gọi là tách sóng không nhất quán.

Mã hóa PSK có thể dễ dàng triển khai với sản phẩm tổng hợp tần số của

ANALOG DEVICES. Hầu hết các thiết bị đều có thanh ghi pha, giá trị điều chế pha

có thể được lưu vào đấy. Giá trị này có thể trực tiếp thêm vào pha của sóng mang

không cần thay đổi tần số, qua đó quá trình mã hóa được thực hiện. Tuy nhiên phương

pháp này gặp một giới hạn tốc độ dữ liệu, bởi vì cần thời gian nạp thanh ghi pha. Tuy

nhiên các thiết bị khác của họ tổng hợp tần số, ví dụ như AD9853 loại bỏ sự cần thiết

50



lập trình thanh ghi pha. Người sử dụng có thể đưa luồng dữ liệu trực tiếp tới chân dành

riêng trên thiết bị.

4.6.3 Mã hóa QAM

Điều chế biên độ vuông pha, trong sơ đồ điều chế này cả biên độ và pha đềuđược dùng để truyền thông tin. Như tên của nó, QAM sử dụng bộ bộ điều chế vuông

pha (quadrature modulator). Trong QAM dữ liệu lối vào được chuyền thành nhóm B-

bits gọi là biểu tượng. Mỗi biểu tượng có 2B trạng thái có thể. Mỗi trạng thái có thể

được biểu diễn như là tổ hợp của giá trị pha và biên độ. Số trạng thái thông thường

được sử dụng làm tiền tố cho QAM để định danh số bits mã hóa trên một biểu tượng.

Ví dụ 4 bit gọi là 16QAM.

Sự ấn định giá trị biên độ và góc pha cụ thể trong hệ thống QAM nói chung đượctối ưu theo cách tối đa khả năng có thể tách chính xác tại nơi nhận. Công cụ thường

được dùng để mối quan hệ giữa biên độ và pha trong hệ thống QAM được gọi là sơ đồ

chòm sao hay sơ đồ I-Q. Dạng đặc trưng của chòm sao 16 QAM có dạng sau:

Hình 51: Chòm sao 16QAM

Mỗi chấm trong hình vẽ biểu diễn một biểu tượng cụ thể. Chòm sao trong hình

vẽ sử dụng giá trị I và Q là +/- 1 và +/- 3. Ví dụ, trong góc phần tư thứ I các chấm biểu

diễn bởi cặp (I,Q) là: (1,1), (1,3), (3,1) và (3,3). Tương tự trong các cung phần tư còn

lại.

Lưu ý rằng mỗi chấm cũng có thể biểu diễn dạng véc-tơ bắt đầu tại gốc kết thúc

tại các chấm cụ thể. Do đó, một phương thức khác để xác định một chấm bằng biên độ

r, và pha, θ. Trong sơ đồ này có thể có 1 trong 3 giá trị biên độ và 1 trong 12 giá trị

góc pha.

51



Tỉ lệ tín trên ồn (SQR) của đường truyền dữ liệu có tác động trực tiếp tới BER

của hệ thống. SQR hiện có và đòi hỏi BER giới hạn dạng sơ đồ mã hóa có thể được sử

dụng. Điều này trở nên rõ ràng khi mật độ của sơ đồ mã hóa QAM tăng. Ví dụ, một

vài hệ thống truyền dữ liệu có hạn chế trong công suất phát tổng cộng. Cái này đặt một

giới hạn trên của tỉ lệ SQR. Người ta chỉ ra rằng SQR và BER có quan hệ hàm mũ

nghịch đảo. BER tăng theo hàm mũ khi SNR giảm. Mật độ của mã hóa QAM khuếch

đại mối quan hệ này. Do đó trên đường truyền giới hạn công suất có sự xuất hiện của

một điểm tại đó việc tăng mật độ chòm sao thu được 1 tỉ lệ BER không thể chấp nhận

được.

Trong các sơ đồ điều chế khác, biến thể vi phân là có thể. Trong điều chế QAM

ta cũng có DQAM. QAM chuẩn đòi hỏi quá trình tách nhất quán tại nơi nhận, điều

không phải luôn luôn có thể thực hiện. DQAM giải quyết vấn đề này bằng cách mãhóa dữ liệu theo cách phụ thuộc biểu tượng trước đó. Điều này giải phóng bộ tách khỏi

yêu cầu tín hiệu tham chiếu đó là pha tuyệt đối so với sóng mang.

AD8953 có khả năng triển khai trực tiếp 16QAM và D16QAM. Mặt khác,

AD9856 có thể hoạt động trong bất kì chế độ QAM nào. Tuy nhiên AD9856 là một bộ

điều chế vuông pha mục đích chung cái chấp nhận số bù 12-bít như lối vào dữ liệu I và

Q. Do đó gánh nặng lên người sử dụng phân tích luồng dữ liệu vào và chuyển nó thành

dữ liệu I và Q giới hạn băng thông trước khi chuyền nó tới AD9856.4.6.4 Quadrature up-conversion

Một bộ chuyển đổi lên vuông pha là một tập con của bộ điều chế chung có dạng

sau:

Hình 52: Quadrature up-converter

52



Trong một bộ chuyển đổi lên, dữ liệu đến được phát lên sóng mang có tần số cao

hơn trong tốc độ lấy mẫu. Điều này ngụ í rằng tỉ lệ chuyển đổi tốc độ luôn lớn hơn 1.

Tương tự, xung đồng hồ được phát bởi một bộ nhân tần số vì tốc độ dữ liệu là nhỏ hơn

tần số sóng mang, tốc độ sóng mang nhỏ hơn tốc độ lấy mẫu của DDS. ADI tích hợp

một bộ chuyển đổi lên vuông pha cho chip AD9856.

----------------------------

53



CHƯƠNG 5: MỘT SỐ KẾT QUẢ THỰC NGHIỆM

5.1 Giới thiệu chip DDS AD9835

AD8935 là một thiết bị tổng hợp tần số đầy đủ, chip yêu cầu một điện trở chínhxác cao và một tụ điện để tạo dạng sóng sin lên tới 25MHz. Mạch bên trong của nó

gồm 3 phần chính là:

• Bộ tạo dao động điều khiển số và bộ điều chế pha

• Bảng tra cứu Cos

• Bộ chuyển đổi D/A

5.2.1 Lý thuyết hoạt động Dạng sóng Cos thường được xét tới ở dạng biên độ a(t) = cos(ωt). Tuy nhiên,

biên độ là phi tuyến và không dễ để tạo ra. Mặt khác thì thông tin về pha của dạng

sóng là tuyến tính.

Hình 53. Sóng Cos

Hơn nữa tốc độ góc phụ thuộc tần số tín hiệu ω = 2πf . Sự quay pha trong mộtchu kỳ có thế xác định.

∆ phase = ωδ(t)

ω = 2πf

Do đó, f = ∆ phase/2π δ(t) ; δ(t) = 1/f MCLK

AD8935 tạo nên đầu ra dựa trên phương trình đơn giản này. Chip DDS có thể

triển khai phương trình này dựa trên 3 thành phần chính.

54



5.1.1.1 Bộ tạo dao động số và bộ điều chế phaKhối này bao gồm hai thanh ghi lựa chọn tần số, một bộ tích lũy pha và bốn

thanh ghi độ lệch pha. Thành phần chính của bộ tạo dao động số là một bộ tích lũy pha

32 bit. Vùng số này được ánh xạ tới vùng pha 0 - 2π cho độ phân giải tần số cao.

Lối vào bộ tích lũy pha có thể được chon từ thanh ghi FREQ0 hoặc FREQ1 được

điều khiển bởi chân FSELECT hoặc bít FSELECT. Bộ tạo dao động số tạo ra tín hiệu

pha liên tục, do đó trách sự gián đoạn pha xảy ra khi chuyển tần số. Ngoài ra độ lệch

pha có thể được thêm vào để thực hiện điều chế pha sử dụng thanh ghi pha. Giá trị này

có thể được lập trình trước trong 4 thanh ghi pha. Độ phân giả của những thanh ghi

này là 2π/4096.

5.1.1.2 Bảng tra cứu CosĐể tiện dụng, giá trị pha đầu ra được chuyển thành giá trị hàm sin. Vì thông tin

pha được ánh xạ trực tiếp tới biên độ một bảng tra cứu ROM được sử dụng. Mặc dù bộ

tích lũy pha là 32 bít nhưng đầu ra của bộ tích lũy pha bị cắt chỉ còn 12 bít. Sử dụng cả

32 bít là không cần thiết. Điều này đã được trình bày trong các chương trước. Điều cần

thiết là độ phân giải pha phải đủ để sai số một chiều của sóng đầu ra bị chi phối bởi sai

pha lượng tử của DAC.

5.1.1.3 Bộ chuyển đổi D/AAD8935 chứa một bộ chuyển đổi D/A 10 bít, có khả năng điều khiển số tải lớn

tại các tốc độ khác nhau. Dòng đầu ra có thể điều chỉnh để tối ưu công suất.

5.2.2 Giao tiếp với vi điều khiểnAD9835 có giao tiếp truyền nối tiếp với 16 bít được truyền trong mỗi chu kỳ

viết. Các tín hiệu SCLK, SDATA, FSYNC được sử dụng để tải từ nhớ vào AD9835.

Khi FSYNC được đặt thấp, AD9835 được thông báo cho biết rằng một từ đang được

viết tới thiết bị. Bít đầu tiên được đọc vào thiết bị trong rìa xuống của xung SCLK.

Với các bít còn lại sẽ được đọc vào thiết bị trong các rìa xuống tiếp theo của SCLK.Khi viết thanh ghi pha và tần số, bốn bít định danh đầu tiên chỉ ra liệu thanh ghi tần số

hay pha được viết tới, bốn bít tiếp theo chứa địa chỉ thanh ghi đích và 8 bít còn lại

chứa dữ liệu.

Bên trong AD9835, sự truyền 16 bít được sử dụng khi nạp cho thanh ghi pha và

tần số. Có hai chế độ cho việc nạp thanh ghi. Sự truyền trực tiếp dữ liệu thanh ghi và

việc truyền dữ liệu có đệm. Với truyền có đệm, từ 8 bít được tải vào thanh ghi đệm (8

bít LSBs hoặc MSBs). Tuy nhiên dữ liệu này không được nạp vào thanh ghi dữ liệu 16

55



bít vì thanh ghi bit chưa được cập nhật. Với quá trình truyền trực tiếp từ 8 bít được nạp

vào thanh ghi đệm thích hợp. Ngay lập tức sau sự nạp của thanh ghi đệm nội dung của

thanh ghi đệm được nạp vào thanh ghi dữ liệu 16 bít và thanh ghi đích được napfj vào

rìa tăng của xung MCLK.

Khi thanh ghi đích được đánh địa chỉ, sự truyền có đệm nên thực hiện trước theo

sau bởi một quá trình truyền trực tiếp. Khi tất cả 16 bit của thanh ghi đệm chứa dữ

liệu, thanh ghi đích có thể được cập nhật.

5.2 Mạch tạo dao động sử dụng AD8935

5.2.1 Sơ đồ nguyên lýĐây là mạch tạo nguồn nuôi 5V, cung cấp một điện áp ổn định sử dung IC

LM1805 và mạch tạo dao động 48MHz, cung cấp xung điều khiển AD8935.

Hình 54: Nguồn và mạch dao độngIC sử dụng trong ứng dụng này là AT89C2051. Nó có 2K byte bộ nhớ Flash, 128

byte RAM, 15 đường vào ra, 2 bộ đếm/định thời 16 bít.

Các chân 5,6,7 của cổng 1 dùng để điều khiển đọc ghi AD9835. IC dùng thạch

anh ngoài tần số 11.0592MHz. Chân P1.4 điều khiển led dùng báo hiệu khi cần. Đặc

điểm của AT89C2051 hai chân P1.0 và P1.4 không có trở kéo nội. Các chân còn lại

của cổng port 1 có trở kéo nội nên có thể dùng điều khiển vào ra bình thường.

56



Hình 55: Sơ đồ mắc AT89C2051

Mạch có bố trí thêm khối giao tiếp cổng COM với máy tính để có thể thực hiện

điều khiển tần số từ máy tính.

Hình 56: Sơ đồ ghép nối máy tính qua cổng COM

57



AD9835 là một chip gián, được đóng trong gói TSSOP 16 chân. Ở đây, các chân

FSELECT, PSEL0, PSEL1 được nối xuống đất để chọn thanh ghi tần số FREQ0 và

thanh ghi PHASE0.

Hình 57: Sơ đồ mắc AD9835

5.2.2 Sơ đồ mạch in:

Hình 58: Sơ đồ mạch in

58



5.2.3 Mạch triển khai thực tế

Hình 59: Mạch ứng dụng chip DDS AD9835

-------------------------------------

59



KẾT LUẬN

Để thực hiện đề tài này, em đã tham khảo khá nhiều tài liệu về lĩnh vực tổng hợptần số trực tiếp. Qua đó em đã rút ra cho bản thân mình nhiều kinh nghiệm đang quý

khi muốn tìm hiểu một vấn đề. Đề tài đã cho em cơ hội để hệ thống lại những kiếnthức mình đã học đồng thời tìm hiểu được những vấn đề quan trọng trong tổng hợp tầnsố trực tiếp. Một công nghệ đang ngày càng được sử dụng rộng rãi.

Trong gần hai tháng thực hiện đề tài, em đã tìm hiểu được nhiều vấn đề có thểcoi là cơ bản và quan trọng trong công nghệ tổng hợp tần số trực tiếp. Đầu tiên là vềnguyên tắc hoạt động, đây là một vấn đề cơ bản khi tiếp cận công nghệ này. Nguyên lýhoạt động của một hệ thống tổng hợp tần số trực tiếp đã được viết khá rõ trong chươngmột của cuốn luận văn này. Vấn đề thứ hai em đã tìm hiểu khi tiếp cận với công nghệtổng hợp tần số trực tiếp đó là nghiên cứu phổ đầu ra. Vấn đề về nhiễu là quan trongtrong một hệ lấy mẫu hoạt động ở dải tần số cao. Nghiên cứu những ảnh hưởng của

nhiễu và những tác nhân gây nên nhiễu là một công việc rất khó nhưng lại rất quantrọng. Đề tài chỉ mới tiếp cận chứ chưa đi sâu tìm hiểu cụ thể được vấn đề này. Đó làmột hạn chế nhưng trong khuân khổ thời gian ngắn để thực hiện đề tài đồng thời bảnthân còn thiếu kinh nghiệm và kiến thức. Nên em hi vọng trong thời gian tới có thể tìmhiểu sâu hơn và có thể phát triển đề tài cao hơn trong luận văn cao học.

Một chủ đề nữa em đã dành nhiều thời gian để tìm hiểu đó là những ứng dụngđiều chế của DDS. Việc thực hiện điều chế FSK, PSK, QAM được thực hiện dễ dàngvới những chip DDS cung cấp bởi hãng ANALOG DEVICES.

Mặc dù đã rất có gắng nhưng luận văn không thể tránh khỏi một số những lỗi sai. Nhiều thuật ngữ chuyên ngành tiếng anh em đã để từ tiếng anh của nó để tránh những

sai sót khi hiểu về vấn đề. Em hi vọng các thầy cô giáo sẽ thông cảm và góp ý giúp emhoàn thiện hơn đề tài.

--------------------------

60



TÀI LIỆU THAM KHẢO

[1] ANALOG DEVICES A technical tutorial on digital signal synthesis.

http://www.ieee.li/pdf/essay_dds.pdf .

[2] Gibson, J. D., 1993, Principles of Digital and Analog Communications, Prentice-

Hall, Inc.

[3] Ifeachor, E. C. and Jervis, B. W., 1996, Digital Signal Processing: A Practical

Approach, Addison-Wesley Publishing Co.

[4] Lathi, B. P., 1989, Modern Digital and Analog Communication Systems, Oxford

University Press

[5] Oppenheim, A. V. and Willsky, A. S., 1983, Signals and Systems, Prentice-Hall,

Inc.

[6] Proakis, J. G. and Manolakis, D. G., 1996, Digital Signal Processing: Principles,

Algorithms, and Applications, Prentice-Hall, Inc.

http://www.ieee.li/pdf/essay_dds.pdf

http://www.ieee.li/pdf/essay_dds.pdf