67
Организация ЭВМ и систем Тема: Новые технологии памяти Способы повышения быстродействия DRAM Сравнение быстродействия различных типов памяти Основные особенности SDRAM DDR2, DDR3

Лекция №6 Организация ЭВМ и систем

Embed Size (px)

Citation preview

Page 1: Лекция №6 Организация ЭВМ и систем

Организация ЭВМ и систем

Тема: Новые технологии памяти

• Способы повышения быстродействия DRAM

• Сравнение быстродействия различных типов памяти

• Основные особенности SDRAM

• DDR2, DDR3

Page 2: Лекция №6 Организация ЭВМ и систем

"Память определяет быстродействие""Память определяет быстродействие"Фон-НейманФон-Нейман

"Самый медленный верблюд определяет "Самый медленный верблюд определяет скорость каравана"скорость каравана"

Арабское народное Арабское народное

Page 3: Лекция №6 Организация ЭВМ и систем

Новые технологии памятиНовые технологии памяти

Для повышения быстродействия DRAMДля повышения быстродействия DRAM используются используются 2 основных схемотехнических 2 основных схемотехнических решениярешения::

Включение Включение в микросхемы динамической памятив микросхемы динамической памяти некоторого количества статической памятинекоторого количества статической памяти..

Синхронная работа памяти и ЦПСинхронная работа памяти и ЦП, т.е. , т.е. использование внутренней конвейерной использование внутренней конвейерной архитектурыархитектуры и и чередование адресов чередование адресов..

Page 4: Лекция №6 Организация ЭВМ и систем

Новые технологи памятиНовые технологи памяти

CDRAM (Cache DRAM) CDRAM (Cache DRAM) EDRAM (Enhanced DRAM )EDRAM (Enhanced DRAM ) SDRAM (Synchronous DRAM)SDRAM (Synchronous DRAM) RDRAM (Rambus DRAM)RDRAM (Rambus DRAM) EDO (Extended Data Out) DRAMEDO (Extended Data Out) DRAM BEDO DRAM (Burst EDO DRAM)BEDO DRAM (Burst EDO DRAM) DDR400SDRAMDDR400SDRAM

Добавление Добавление

SRAM (8, 16 Кб)SRAM (8, 16 Кб)

3-х ступенчатый конвейер3-х ступенчатый конвейер2 банка памяти с доступом2 банка памяти с доступомтипа «пинг-понг».типа «пинг-понг».

Добавлен наборДобавлен наборрегистров – «защелок»регистров – «защелок»

Функционирует по протоколу Функционирует по протоколу расщепления транзакцийрасщепления транзакций

DDR – Double Data Rate – данные передаются по DDR – Double Data Rate – данные передаются по переднему и заднему фронтам импульса.переднему и заднему фронтам импульса.

Page 5: Лекция №6 Организация ЭВМ и систем

FPM DRAM (FPM DRAM (Fast-Page Mode DRAM - память Fast-Page Mode DRAM - память

быстрого страничного режима, 1995 г.быстрого страничного режима, 1995 г. ))

Идет последовательное обращение к ячейкам одной Идет последовательное обращение к ячейкам одной строки матрицы. При этом сигнал RAS# удерживается на строки матрицы. При этом сигнал RAS# удерживается на низком уровне, а адрес строки выставляется на шине низком уровне, а адрес строки выставляется на шине адреса всего один раз.адреса всего один раз.

Преимущество: экономим время - Преимущество: экономим время - адрес строки адрес строки выставляем один раз вместо четырехвыставляем один раз вместо четырех. Способность . Способность работать в таком режиме обеспечивает работать в таком режиме обеспечивает контроллер контроллер памятипамяти. Преимуществами FPM позволяет . Преимуществами FPM позволяет воспользоваться воспользоваться конвейерная организацияконвейерная организация применяемая в процессорах Intel начиная с 80286.применяемая в процессорах Intel начиная с 80286.

Стандартная память со временем доступа 60 нс при Стандартная память со временем доступа 60 нс при частоте системной шины 66 МГц может обеспечить частоте системной шины 66 МГц может обеспечить лучший режим 5-3-3-3лучший режим 5-3-3-3. Время доступа внутри страницы – . Время доступа внутри страницы – 35 нс.35 нс.

Page 6: Лекция №6 Организация ЭВМ и систем

EDO (Extended Data Output) DRAM EDO (Extended Data Output) DRAM (1996 г.)(1996 г.)

Выходные данные сохраняются в специальном Выходные данные сохраняются в специальном регистре - регистре-защелкерегистре - регистре-защелке. Считывание из него . Считывание из него производится внешними схемами вплоть до спада производится внешними схемами вплоть до спада следующего импульса CAS#. Время доступа внутри следующего импульса CAS#. Время доступа внутри страницы снижается до 25 нс, повышая страницы снижается до 25 нс, повышая производительность на 40%. производительность на 40%. Наилучший режим чтения Наилучший режим чтения –– 5-2-2-2. 5-2-2-2.

Установка регистра-защелкиУстановка регистра-защелки практически не практически не увеличивает стоимость микросхемы, однако ее увеличивает стоимость микросхемы, однако ее применение применение дает эффект соизмеримый с установкой дает эффект соизмеримый с установкой внешнего асинхронного кэшавнешнего асинхронного кэша. .

Page 7: Лекция №6 Организация ЭВМ и систем

Уменьшение времени доступа в микросхемах EDO Уменьшение времени доступа в микросхемах EDO обусловлено исключением из процесса обращения к обусловлено исключением из процесса обращения к памяти времени ожидания готовности данных на шине. памяти времени ожидания готовности данных на шине.

В соответствии с этим В соответствии с этим начало нового цикла начало нового цикла обращения к памяти начинается еще до окончания обращения к памяти начинается еще до окончания предыдущего (т.е. до того, как данные будут удалены с предыдущего (т.е. до того, как данные будут удалены с шины).шины).

Информация, считанная по конкретному адресу, Информация, считанная по конкретному адресу, "захватывается" специальными регистрами микросхемы "захватывается" специальными регистрами микросхемы памяти - формирователями выходных данных (data output памяти - формирователями выходных данных (data output drivers) - и удерживается на шине до окончания цикла drivers) - и удерживается на шине до окончания цикла обращения к памяти.обращения к памяти. Одновременно с выводом Одновременно с выводом информацииинформации, для контроля за которым в микросхеме , для контроля за которым в микросхеме памяти используется дополнительный управляющий памяти используется дополнительный управляющий сигнал, сигнал, осуществляется выборка данных по новому осуществляется выборка данных по новому адресу.адресу. Причем Причем независимость процесса выборки независимость процесса выборки новых данных от готовности результатов новых данных от готовности результатов предшествующего запроса сохраняется даже в случае предшествующего запроса сохраняется даже в случае прерывания запроса.прерывания запроса.

Page 8: Лекция №6 Организация ЭВМ и систем
Page 9: Лекция №6 Организация ЭВМ и систем

BEDO DRAM (Burst EDO) - пакетная BEDO DRAM (Burst EDO) - пакетная EDO RAMEDO RAM

Является развитием конвейерной архитектуры. Кроме Является развитием конвейерной архитектуры. Кроме регистра-защелки регистра-защелки появляется счетчик адреса столбцов появляется счетчик адреса столбцов для пакетного цикладля пакетного цикла, , что позволяет выставлять адрес что позволяет выставлять адрес столбца только в его начале, а в последующих столбца только в его начале, а в последующих передачах только запрашивать очередные данные.передачах только запрашивать очередные данные. Добавив в микросхему генератор номера столбца, Добавив в микросхему генератор номера столбца, конструкторы ликвидировали задержку CAS Delay, конструкторы ликвидировали задержку CAS Delay, сократив время цикла до 15 нс. После обращения к сократив время цикла до 15 нс. После обращения к произвольной ячейке микросхема BEDO автоматически, произвольной ячейке микросхема BEDO автоматически, без указаний со стороны контроллера, увеличивает номер без указаний со стороны контроллера, увеличивает номер столбца на единицу, не требуя его явной передачи. столбца на единицу, не требуя его явной передачи.

В результате удлинения конвейера выходные данные В результате удлинения конвейера выходные данные как бы отстают на один сигнал CAS#, зато следующие как бы отстают на один сигнал CAS#, зато следующие появляются без тактов ожидания. При этом стартовый появляются без тактов ожидания. При этом стартовый адрес следующего пакета пересылается вместе с адрес следующего пакета пересылается вместе с последним CAS# сигналом предыдущего. последним CAS# сигналом предыдущего. Наилучший Наилучший цикл цикл –– 5-1-1-1 5-1-1-1. Если чипсет способен генерировать . Если чипсет способен генерировать обращения к памяти в режиме смежных циклов, то обращения к памяти в режиме смежных циклов, то выигрыш в производительности. выигрыш в производительности.

Page 10: Лекция №6 Организация ЭВМ и систем

SDRAM (Synchronous DRAM) - SDRAM (Synchronous DRAM) - синхронная DRAMсинхронная DRAM

Появление микропроцессоров с шинами на 100 MHz Появление микропроцессоров с шинами на 100 MHz привело к радикальному пересмотру механизма привело к радикальному пересмотру механизма управления памятью, и подтолкнуло конструкторов куправления памятью, и подтолкнуло конструкторов к созданию синхронной динамической памяти, созданию синхронной динамической памяти, синхронизированной с системным таймером, синхронизированной с системным таймером, управляющим центральным процессоромуправляющим центральным процессором. .

Эта синхронизация позволяет контроллеру памяти Эта синхронизация позволяет контроллеру памяти точно знать время готовности данных. Таким образом, точно знать время готовности данных. Таким образом, скорость доступа увеличивается благодаря тому, что скорость доступа увеличивается благодаря тому, что данные доступны во время каждого такта таймераданные доступны во время каждого такта таймера, в то , в то время как у EDO RAM данные бывают доступны один раз время как у EDO RAM данные бывают доступны один раз за два такта, а у FPM - один раз за три такта. Технология за два такта, а у FPM - один раз за три такта. Технология SDRAM позволяет использовать SDRAM позволяет использовать множественные банки множественные банки памяти, функционирующие одновременнопамяти, функционирующие одновременно, , дополнительно к адресации целыми блоками. дополнительно к адресации целыми блоками.

Page 11: Лекция №6 Организация ЭВМ и систем

Микросхемы SDRAM Микросхемы SDRAM имеют программируемые имеют программируемые параметры и свои наборы командпараметры и свои наборы команд. Длина пакетного . Длина пакетного цикла чтения-записи может программироваться (1, 2, 4, цикла чтения-записи может программироваться (1, 2, 4, 8, 256 элементов). Цикл может быть прерван 8, 256 элементов). Цикл может быть прерван специальной командой без утери данных. специальной командой без утери данных. Конвейерная Конвейерная организацияорганизация позволяет инициировать следующий цикл позволяет инициировать следующий цикл чтения до окончания предыдущего.чтения до окончания предыдущего.

Самая быстрая микросхема SDRAM может быть Самая быстрая микросхема SDRAM может быть описана формулой "описана формулой "5-1-1-15-1-1-1", что эквивалентно ", что эквивалентно быстродействию памяти типа BEDO RAM. Однако быстродействию памяти типа BEDO RAM. Однако SDRAM позволяет легко реализовать работу шины с SDRAM позволяет легко реализовать работу шины с частотой до 100 МГц.частотой до 100 МГц.

SDRAM предоставляет важное преимущество: SDRAM предоставляет важное преимущество: возможность обеспечить соответствие пропускной возможность обеспечить соответствие пропускной способности памяти быстродействию процессора.способности памяти быстродействию процессора.

Page 12: Лекция №6 Организация ЭВМ и систем

Для самостоятельного изучения

Page 13: Лекция №6 Организация ЭВМ и систем
Page 14: Лекция №6 Организация ЭВМ и систем
Page 15: Лекция №6 Организация ЭВМ и систем
Page 16: Лекция №6 Организация ЭВМ и систем

Продолжение лекции

Page 17: Лекция №6 Организация ЭВМ и систем

Основные особенности SDRAMОсновные особенности SDRAM

Все операции синхронизированы с тактовой Все операции синхронизированы с тактовой частотой процессорачастотой процессора..

Массив памяти SDRAM разделен на два (или Массив памяти SDRAM разделен на два (или более) банковболее) банков. Это позволяет иметь одновременно две . Это позволяет иметь одновременно две открытые страницы - доступ к которым чередуется с открытые страницы - доступ к которым чередуется с целью исключения задержек, связанных с регенерацией целью исключения задержек, связанных с регенерацией памяти и доступа к первому байту потока - и памяти и доступа к первому байту потока - и обеспечивать непрерывный поток данных.обеспечивать непрерывный поток данных.

Использование конвейерной архитектурыИспользование конвейерной архитектуры позволяет обращаться по новому адресу столбца ячейки позволяет обращаться по новому адресу столбца ячейки памяти на каждом тактовом цикле.памяти на каждом тактовом цикле.

Микросхема SDRAM имеет счетчик потока, , который используется для наращивания адресов который используется для наращивания адресов столбцов ячеек памяти с целью обеспечения очень столбцов ячеек памяти с целью обеспечения очень быстрого доступа к ним.быстрого доступа к ним.

Page 18: Лекция №6 Организация ЭВМ и систем

Основные особенности SDRAMОсновные особенности SDRAM

На чипе памяти размещен На чипе памяти размещен регистр режимоврегистр режимов, , который применяется который применяется для настройки основных для настройки основных параметров микросхемыпараметров микросхемы, в том числе длины и типа , в том числе длины и типа потока (с последовательной выборкой или чередованием).потока (с последовательной выборкой или чередованием).

Схема SDRAM позволяет также установить Схема SDRAM позволяет также установить задержку вывода данныхзадержку вывода данных, которая определяется числом , которая определяется числом тактовых циклов между моментом получения адреса тактовых циклов между моментом получения адреса столбца ячейки и выводом первого байта. Значение этого столбца ячейки и выводом первого байта. Значение этого параметра может быть равно 2 или 3.параметра может быть равно 2 или 3.

Page 19: Лекция №6 Организация ЭВМ и систем
Page 20: Лекция №6 Организация ЭВМ и систем

Сравнение быстродействия Сравнение быстродействия различных типов памятиразличных типов памяти

Тип памяти Тип памяти Такты генератора Такты генератора

Кэш L2 (Static RAM) Кэш L2 (Static RAM) 2-1-1-12-1-1-1

SDRAMSDRAM 5-1-1-15-1-1-1

BEDO DRAMBEDO DRAM 5-1-1-15-1-1-1

EDO DRAMEDO DRAM 5-2-2-25-2-2-2

FPM DRAMFPM DRAM 5-3-3-35-3-3-3

Page 21: Лекция №6 Организация ЭВМ и систем

RDRAMRDRAM

Этот тип памяти Этот тип памяти основан на технологии основан на технологии высокоскоростного интерфейса памятивысокоскоростного интерфейса памяти, , разработанного американской компанией Rambus. Многие разработанного американской компанией Rambus. Многие ведущие производители чипов оперативной памяти и ведущие производители чипов оперативной памяти и других интегральных схем, среди которых компании IBM, других интегральных схем, среди которых компании IBM, NEC, Toshiba, Samsung Electronics, Hitachi, приобрели у NEC, Toshiba, Samsung Electronics, Hitachi, приобрели у Rambus лицензии на использование технологии RDRAM. Rambus лицензии на использование технологии RDRAM. Сообщается, что доходы этой компании, полученные от Сообщается, что доходы этой компании, полученные от продажи лицензий на ее технологию, за три первых продажи лицензий на ее технологию, за три первых квартала 1996 года составили 200 млн. долл.квартала 1996 года составили 200 млн. долл.

RDRAM - многофункциональный протокол обмена RDRAM - многофункциональный протокол обмена данными между микросхемамиданными между микросхемами, позволяющий передачу , позволяющий передачу данных по упрощенной шине, работающей на высокой данных по упрощенной шине, работающей на высокой частоте. частоте. RDRAM представляет собой интегрированную RDRAM представляет собой интегрированную

на системном уровне технологию.на системном уровне технологию.

Page 22: Лекция №6 Организация ЭВМ и систем

Ключевыми элементами RDRAM являются: Ключевыми элементами RDRAM являются: модули DRAM, базирующиеся на Rambus; модули DRAM, базирующиеся на Rambus; ячейки Rambus ASIC (RACs);ячейки Rambus ASIC (RACs); схема соединения чипов, называемая Rambus схема соединения чипов, называемая Rambus

Channel.Channel.

RamBus, впервые использованный в графических RamBus, впервые использованный в графических рабочих станциях в 1995 году, использует уникальную рабочих станциях в 1995 году, использует уникальную технологию RSLтехнологию RSL (Rambus Signal Logic - сигнальная логика (Rambus Signal Logic - сигнальная логика Rambus), позволяющую Rambus), позволяющую использование частот передачи использование частот передачи данных до 600 MHzданных до 600 MHz на обычных системах и материнских на обычных системах и материнских платах. платах.

Rambus Rambus использует низковольтовые сигналыиспользует низковольтовые сигналы и и обеспечивает передачу данных по обоим уровням обеспечивает передачу данных по обоим уровням сигнала системного таймерасигнала системного таймера. RDRAM использует . RDRAM использует 8-8-битовый интерфейсбитовый интерфейс, в то время как EDO RAM и SDRAM , в то время как EDO RAM и SDRAM используют 4-, 8- и 16-битовый интерфейс. используют 4-, 8- и 16-битовый интерфейс. RAMBUS RAMBUS запатентована 11 крупнейшими производителями запатентована 11 крупнейшими производителями DRAM, обеспечивающими 85% всего рынка памяти.DRAM, обеспечивающими 85% всего рынка памяти.

Page 23: Лекция №6 Организация ЭВМ и систем

Direct RambusDirect Rambus

Существует три разновидности памяти RDRAM, Существует три разновидности памяти RDRAM, представляющие собой некую эволюцию развития представляющие собой некую эволюцию развития технологии: Base (BRDRAM), Concurrent (CRDRAM) и Direct технологии: Base (BRDRAM), Concurrent (CRDRAM) и Direct (DRDRAM). Отличие первого и второго совсем небольшие, (DRDRAM). Отличие первого и второго совсем небольшие, а вот изменения последнего просто революционны. а вот изменения последнего просто революционны.

Direct RDRAMDirect RDRAM имеют те же уровни сигналов (RSL: имеют те же уровни сигналов (RSL: Rambus Signaling Level - уровень сигналов Rambus), но Rambus Signaling Level - уровень сигналов Rambus), но более широкую шину (более широкую шину (16 бит16 бит), более высокие частоты ), более высокие частоты ((выше 800 MHzвыше 800 MHz) и улучшенный протокол (эффективность ) и улучшенный протокол (эффективность выше на 90%). Однобанковый модуль RDRAM будет выше на 90%). Однобанковый модуль RDRAM будет обеспечивать скорость передачи 1.6 Гбайт/сек, обеспечивать скорость передачи 1.6 Гбайт/сек, двухбанковый - 3.2 Гбайт/сек. двухбанковый - 3.2 Гбайт/сек. Direct Rambus использует Direct Rambus использует два 8-битных канала для передачи 1.6 Гбайт и 3 канала два 8-битных канала для передачи 1.6 Гбайт и 3 канала для получения 2.4 Гбайт. для получения 2.4 Гбайт.

Page 24: Лекция №6 Организация ЭВМ и систем

Вся подсистема состоитВся подсистема состоит из следующих компонентов: из следующих компонентов: основной контроллеросновной контроллер (RMC — Rambus Memory (RMC — Rambus Memory

Controller), канал (RC — Rambus Channel);Controller), канал (RC — Rambus Channel);разъем для модулейразъем для модулей (RRC - Rambus RIMM (RRC - Rambus RIMM

Connector);Connector);модуль памятимодуль памяти (RIMM — Rambus In-line Memory (RIMM — Rambus In-line Memory

Module);Module);генератор дифференциальных синхроимпульсовгенератор дифференциальных синхроимпульсов

(DRCG — Direct Rambus Clock Generator);(DRCG — Direct Rambus Clock Generator);и сами и сами микросхемы памятимикросхемы памяти (RDRAM — Rambus (RDRAM — Rambus

DRAM). DRAM). Физические, электрические и логические принципы и Физические, электрические и логические принципы и

согласования, применяемые в системе, определены согласования, применяемые в системе, определены компанией Rambus и должны строго выполняться всеми компанией Rambus и должны строго выполняться всеми производителями для соблюдения абсолютной производителями для соблюдения абсолютной совместимости ее частей, так она функционирует на очень совместимости ее частей, так она функционирует на очень большой частоте 600/711/800 МГц, синхронизируясь большой частоте 600/711/800 МГц, синхронизируясь сигналом 300/350/400 МГц соответственно. сигналом 300/350/400 МГц соответственно.

Page 25: Лекция №6 Организация ЭВМ и систем
Page 26: Лекция №6 Организация ЭВМ и систем

Direct Rambus – архитектура памятиDirect Rambus – архитектура памяти

Direct RambusDirect Rambus – это новая шина памяти, в которой – это новая шина памяти, в которой управление адресацией отделено от работы с данными.управление адресацией отделено от работы с данными.

Контроллерпамяти

Строка

Столбец

Данные

Банк 0

Банк 1

3-разрядная 5-разрядная

Интерфейсная ячейкаконтроллераDirect Rambus

Банк 0

Банк 1

Банк 0

Банк 1

16/18-разрядная

Page 27: Лекция №6 Организация ЭВМ и систем

Согласно оценкам аналитиков, Согласно оценкам аналитиков, плотность микросхем плотность микросхем DRAM каждые три года увеличивается в четыре разаDRAM каждые три года увеличивается в четыре раза. . Поэтому для обеспечения необходимого объема Поэтому для обеспечения необходимого объема оперативной памяти требуется все меньшее число оперативной памяти требуется все меньшее число микросхем. микросхем.

Таким образом, Таким образом, эффективность памяти эффективность памяти характеризуется долей ее пропускной способности, характеризуется долей ее пропускной способности, приходящейся на один контакт (pin).приходящейся на один контакт (pin).

RDRAM обеспечивает в восемь раз большую RDRAM обеспечивает в восемь раз большую пропускную способность в расчете на один контакт по пропускную способность в расчете на один контакт по сравнению с другими микросхемами памяти.сравнению с другими микросхемами памяти.

Page 28: Лекция №6 Организация ЭВМ и систем

SDRAM II (DDR)SDRAM II (DDR)Практически одновременно, в начале осени 1998 г., Практически одновременно, в начале осени 1998 г.,

три крупнейшие японские компании - производители три крупнейшие японские компании - производители микросхем памяти: Fujitsu, Hitachi, Mitsubishi - микросхем памяти: Fujitsu, Hitachi, Mitsubishi - анонсировали 64-мегабитные микросхемы анонсировали 64-мегабитные микросхемы DDR SDRAMDDR SDRAM. . Первое время подобные устройства часто называли Первое время подобные устройства часто называли SDRAM II, поскольку они являются следующим SDRAM II, поскольку они являются следующим поколением существующих микросхем синхронной памяти поколением существующих микросхем синхронной памяти SDRAM и основаны примерно на тех же принципах. В SDRAM и основаны примерно на тех же принципах. В свою очередь, для обычных элементов памяти SDRAM свою очередь, для обычных элементов памяти SDRAM привилось название SDR (Single Data Rate).привилось название SDR (Single Data Rate).

Память DDR SDRAMПамять DDR SDRAM сохранила архитектурусохранила архитектуру, , количество банков, тонкие малогабаритные корпуса типа количество банков, тонкие малогабаритные корпуса типа TSOP (Thin Small-Outline Package) TSOP (Thin Small-Outline Package) и сам и сам технологический процесс производства SDRAM,технологический процесс производства SDRAM, однако однако включает некоторые схемотехнические включает некоторые схемотехнические усовершенствованияусовершенствования, , которые позволяют которые позволяют существенно увеличить ее быстродействиесущественно увеличить ее быстродействие. .

Page 29: Лекция №6 Организация ЭВМ и систем

Основные отличия от стандартного SDRAM: во-первых Основные отличия от стандартного SDRAM: во-первых используется используется более "продвинутая" синхронизацияболее "продвинутая" синхронизация, , отсутствующая в SDRAM; а во-вторых DDR использует DLL отсутствующая в SDRAM; а во-вторых DDR использует DLL (delay-locked loop - (delay-locked loop - цикл с фиксированной задержкойцикл с фиксированной задержкой) ) для выдачи сигнала DataStrobe, означающего доступность для выдачи сигнала DataStrobe, означающего доступность данных на выходных контактах.данных на выходных контактах.

Используя один сигнал DataStrobe на каждые 16 Используя один сигнал DataStrobe на каждые 16 выводов, выводов, контроллер может осуществлять доступ к контроллер может осуществлять доступ к данным более точно и синхронизировать входящие данным более точно и синхронизировать входящие данные, поступающие из разных модулей, данные, поступающие из разных модулей, находящихся в одном банке.находящихся в одном банке. DDR фактически DDR фактически увеличивает скорость доступа вдвое, по сравнению с увеличивает скорость доступа вдвое, по сравнению с SDRAM, используя при этом ту же частоту.SDRAM, используя при этом ту же частоту. В результате, В результате, DDR DDR позволяет читать данные по восходящему и позволяет читать данные по восходящему и падающему уровню таймерападающему уровню таймера, выполняя , выполняя два доступадва доступа за за время одного обращения стандартной SDRAM.время одного обращения стандартной SDRAM.

Page 30: Лекция №6 Организация ЭВМ и систем

Для самостоятельного изучения

Page 31: Лекция №6 Организация ЭВМ и систем
Page 32: Лекция №6 Организация ЭВМ и систем
Page 33: Лекция №6 Организация ЭВМ и систем

Продолжение лекции

Page 34: Лекция №6 Организация ЭВМ и систем

В декабре 1998 гВ декабре 1998 г., когда Intel уже продолжительное ., когда Intel уже продолжительное время поддерживала RamBus DRAM, время поддерживала RamBus DRAM, была одобрена была одобрена открытая спецификация DDR SDRAMоткрытая спецификация DDR SDRAM, не требующая от , не требующая от использующих ее производителей никаких лицензионных использующих ее производителей никаких лицензионных отчислений. Несколько месяцев спустя получил отчислений. Несколько месяцев спустя получил одобрение стандарт на 184-контактные модули DIMM, а одобрение стандарт на 184-контактные модули DIMM, а также была закончена работа над спецификацией также была закончена работа над спецификацией графической памяти DDR SGRAM. Дело в том, что графической памяти DDR SGRAM. Дело в том, что первыми микросхемами DDR воспользовались фирмы - первыми микросхемами DDR воспользовались фирмы - производители графических ускорителей. производители графических ускорителей.

Как и в случае с PC133 SDRAM, Как и в случае с PC133 SDRAM, основным основным сторонником новой спецификации выступила сторонником новой спецификации выступила корпорация VIA Technologies,корпорация VIA Technologies, к тому времени четко к тому времени четко ориентировавшаяся на архитектуры, альтернативные ориентировавшаяся на архитектуры, альтернативные Rambus DRAM. Rambus DRAM. Свой вклад в продвижение DDR SDRAM Свой вклад в продвижение DDR SDRAM внесла и корпорация IBM, объявившая о намерении внесла и корпорация IBM, объявившая о намерении применить эту технологию ко всем своим серверамприменить эту технологию ко всем своим серверам. .

Page 35: Лекция №6 Организация ЭВМ и систем

В отличие от спецификации Rambus DRAM, где за В отличие от спецификации Rambus DRAM, где за основу берется результирующая частота (тактовая основу берется результирующая частота (тактовая частота, помноженная на два пакета данных за такт), частота, помноженная на два пакета данных за такт), например, PC600, PC700, PC800, компании, например, PC600, PC700, PC800, компании, разрабатывавшие разрабатывавшие DDR SDRAMDDR SDRAM, , выбраливыбрали длядля ее ее обозначенияобозначения пиковую пропускную способностьпиковую пропускную способность. . Например, модули памяти DDR SDRAM - PC1600 для Например, модули памяти DDR SDRAM - PC1600 для тактовой частоты 100 МГц (8 байтx200 МГц = 1600 Мб/с) и тактовой частоты 100 МГц (8 байтx200 МГц = 1600 Мб/с) и PC2100 для 133 МГц (8 байт x 266 МГц = 2100 Мб/с). Все PC2100 для 133 МГц (8 байт x 266 МГц = 2100 Мб/с). Все устройства DDR SDRAM соответствуют спецификации устройства DDR SDRAM соответствуют спецификации JEDEC (Joint Electron Devices Engineering Council).JEDEC (Joint Electron Devices Engineering Council).

DDR SDRAM - это прежде всего открытый стандарт, DDR SDRAM - это прежде всего открытый стандарт, который предоставляет существенную свободу в который предоставляет существенную свободу в разработке решений под этот тип памятиразработке решений под этот тип памяти..

Стандарт модулей DIMM DDR SDRAM предполагает Стандарт модулей DIMM DDR SDRAM предполагает использование кристаллов, работающих на частотах до использование кристаллов, работающих на частотах до 200 МГц (эффективная частота 400 МГц), с пропускной 200 МГц (эффективная частота 400 МГц), с пропускной способностью до 3200 Мб/с.способностью до 3200 Мб/с.

Page 36: Лекция №6 Организация ЭВМ и систем

Важнейшие характеристики основных Важнейшие характеристики основных типов памятитипов памяти

Page 37: Лекция №6 Организация ЭВМ и систем

Максимально достижимая пропускная способность Максимально достижимая пропускная способность основных типов памяти при наличии зависимости по основных типов памяти при наличии зависимости по

данным и при отсутствии таковойданным и при отсутствии таковой

Page 38: Лекция №6 Организация ЭВМ и систем

Для более производительных решений предназначен Для более производительных решений предназначен новый стандарт памятиновый стандарт памяти, называемый , называемый DDR-IIDDR-II. В модулях . В модулях с обновленным форм-фактором задействованы уже 230 с обновленным форм-фактором задействованы уже 230 контактов. Тактовая частота микросхем DDR-II начинается контактов. Тактовая частота микросхем DDR-II начинается со 100 МГц, но за счет того, что со 100 МГц, но за счет того, что за один такт передается за один такт передается четыре пакета данных,четыре пакета данных, их пропускная способность сразу их пропускная способность сразу составляет 3200 Мб/с. Следовательно, можно ожидать составляет 3200 Мб/с. Следовательно, можно ожидать четырехкратного роста производительности кристаллов четырехкратного роста производительности кристаллов DDR-II при увеличении тактовой частоты (32 байта за DDR-II при увеличении тактовой частоты (32 байта за такт): 150 МГц обеспечат пропускную способность 4800 такт): 150 МГц обеспечат пропускную способность 4800 Мб/с, а 200 МГц - 6400 Мб/с.Мб/с, а 200 МГц - 6400 Мб/с.

Page 39: Лекция №6 Организация ЭВМ и систем

DDR 3DDR 3

DDR3 – это новейший этап развития памяти типа DDR3 – это новейший этап развития памяти типа DDR SDRAM.DDR SDRAM. Первые модули памяти DDR3 были Первые модули памяти DDR3 были выпущены компанией Infineon в июле 2005. От модулей выпущены компанией Infineon в июле 2005. От модулей DDR2 DDR2 новые модули отличаются более высокой новые модули отличаются более высокой скоростью передачи данных и меньшим скоростью передачи данных и меньшим энергопотреблениемэнергопотреблением. . Скорость передачи данныхСкорость передачи данных устройств памяти DDR3 устройств памяти DDR3 будет достигать 1600 Мбит в будет достигать 1600 Мбит в секундусекунду. . Напряжение питания снижено до 1.5 вольтНапряжение питания снижено до 1.5 вольт. У . У устройств DDR2 этот показатель составляет 1.8 вольт.устройств DDR2 этот показатель составляет 1.8 вольт.

Page 40: Лекция №6 Организация ЭВМ и систем

Повышенная скорость передачи данных позволяет Повышенная скорость передачи данных позволяет оптимально сопрягать устройства памяти DDR3 с таким оптимально сопрягать устройства памяти DDR3 с таким высокопроизводительным процессором, как Intel Core Duo. высокопроизводительным процессором, как Intel Core Duo. Этот тандем уже реализован в ноутбуках Sony VAIO серии Этот тандем уже реализован в ноутбуках Sony VAIO серии FE (модель VGN-FE590GC, серия моделей VGN-FE590 FE (модель VGN-FE590GC, серия моделей VGN-FE590 CTO). CTO). Как результат снижения напряжения питания Как результат снижения напряжения питания уменьшается энергопотребление и нагрев компьютерауменьшается энергопотребление и нагрев компьютера. . Это свойство устройств памяти DDR3 окажется особенно Это свойство устройств памяти DDR3 окажется особенно ценным при установке их на мобильных ПК.ценным при установке их на мобильных ПК.

Объемы памяти отдельных компонентов Объемы памяти отдельных компонентов составляют от 512 Мбит до 8 Гбитсоставляют от 512 Мбит до 8 Гбит. Первоначально . Первоначально выпускались преимущественно компоненты объемом от выпускались преимущественно компоненты объемом от 512 Мбит до 1Гбита, затем произошел переход на 512 Мбит до 1Гбита, затем произошел переход на компоненты объемом в 2Гбита, 4Гбита и более. Объемы компоненты объемом в 2Гбита, 4Гбита и более. Объемы памяти модулей составляют от 256 Мб (на основе памяти модулей составляют от 256 Мб (на основе компонентов объемом 512 Мбит) до 8 Гб (на основе 2-компонентов объемом 512 Мбит) до 8 Гб (на основе 2-гигабитных компонентов). Модули объемом более 8 Гб гигабитных компонентов). Модули объемом более 8 Гб специального назначения (например, для применения в специального назначения (например, для применения в серверах) появились несколько позднее.серверах) появились несколько позднее.

Page 41: Лекция №6 Организация ЭВМ и систем

SDR SDR SDRAMSDRAM

DDR DDR SDRAMSDRAM

DDR2 DDR2 SDRAMSDRAM

Infineon Infineon DDR3 DDR3 SDRAMSDRAM

Скорость Скорость передачи передачи данныхданных(Мбит на (Мбит на вывод)вывод)

PC66,PC66,

PC100,PC100,

PC133PC133

DDR-200, DDR-200, 266,266,

333, 400333, 400

DDR2-400, DDR2-400, 533,533,

667, 800667, 800

DDR3-800, DDR3-800, 1066,1066,

1333, 16001333, 1600

Напряжение Напряжение питания питания

3.3 (+/- 3.3 (+/- 0.3)0.3)

2.5 (+/- 2.5 (+/- 0.2)0.2)

1.8 (+/- 0.1)1.8 (+/- 0.1) 1.5 (+/- 0.075)1.5 (+/- 0.075)

Page 42: Лекция №6 Организация ЭВМ и систем

Технические характеристики DDR 3Технические характеристики DDR 3

Компания Samsung продемонстрировала образец Компания Samsung продемонстрировала образец памяти нового поколения DDR3-800 в виде одной планки памяти нового поколения DDR3-800 в виде одной планки объемом 512 Мб с поддержкой ECC.объемом 512 Мб с поддержкой ECC.

Page 43: Лекция №6 Организация ЭВМ и систем

Технических характеристиках нового типа памятиТехнических характеристиках нового типа памяти::Напряжение - 1.5 В; Напряжение - 1.5 В; Техпроцесс - 0.07 мкм;Техпроцесс - 0.07 мкм; Предположительно более высокие значение Предположительно более высокие значение

параметра CAS Latency - от 7 до 5; параметра CAS Latency - от 7 до 5; Память типа DDR3 будет использовать 8-битную Память типа DDR3 будет использовать 8-битную

предвыборку, в то время как в DDR2 памяти используется предвыборку, в то время как в DDR2 памяти используется 4-битная предвыборка. Это означает, что 4-битная предвыборка. Это означает, что частота частота буферов в DDR3 вновь удвоится при том, что сами буферов в DDR3 вновь удвоится при том, что сами ячейки памяти будут работать на той же частоте, что и ячейки памяти будут работать на той же частоте, что и в обычной SDR и DDR памятив обычной SDR и DDR памяти. Однако, по традиции, под . Однако, по традиции, под частотой DDR3 чипов и модулей понимается именно частотой DDR3 чипов и модулей понимается именно частота буферов. Именно частота буферов. Именно за счет увеличения скорости за счет увеличения скорости буферов и расширения шины между ними и ячейками буферов и расширения шины между ними и ячейками памяти будет достигнут очередной рост быстродействияпамяти будет достигнут очередной рост быстродействия..

Появится возможность мониторинга температуры Появится возможность мониторинга температуры памятипамяти (скорее всего данная функция будет реализована (скорее всего данная функция будет реализована в BIOS'е материнской платы в соответствующем разделе); в BIOS'е материнской платы в соответствующем разделе);

Page 44: Лекция №6 Организация ЭВМ и систем

Частоты: Частоты: •800 МГц; 800 МГц; •1066 МГц; 1066 МГц; •1333 МГц; 1333 МГц; •1666 МГц; 1666 МГц; Скорее всего, такой набор технических характеристик Скорее всего, такой набор технических характеристик

будет способствовать высокому частотному потенциалу будет способствовать высокому частотному потенциалу модулеймодулей, энергопотребление нового типа памяти энергопотребление нового типа памяти уменьшится на 30% по сравнению с DDR2. уменьшится на 30% по сравнению с DDR2.

С целью более эффективного энергосбережения С целью более эффективного энергосбережения логика DDR3 SDRAM к тому же будет обладать логика DDR3 SDRAM к тому же будет обладать дополнительными функциями управления питанием.дополнительными функциями управления питанием.

Page 45: Лекция №6 Организация ЭВМ и систем

В 2010 году, по прогнозам специалистов Citigroup, мировые капитальные расходы производителей компьютерной памяти должны удвоиться (до $14,8 млрд) в связи с их заинтересованностью в модернизации производства.

Page 46: Лекция №6 Организация ЭВМ и систем

Взаимодействие памяти и Взаимодействие памяти и процессорапроцессора

Ввиду несоответствия интерфейсов памяти и процессора, для совместного взаимодействия им необходим посредник - контроллер памяти. Контроллер памяти в значительной мере определяет скорость обмена с памятью а, значит, и быстродействие всей системы в целом.

Page 47: Лекция №6 Организация ЭВМ и систем
Page 48: Лекция №6 Организация ЭВМ и систем

Уже в 2012 году впервые на рынке появятся модули оперативной памяти стандарта DDR4, что принесет не только рост рабочей частоты DRAM-микросхем до 2133 МГц, но и снижение потребляемой мощности. Последняя особенность объясняется снижением рабочего напряжения до отметки в 1,2 Вольт, а ровно через год этот параметр в очередной раз снизится – до 1,0 Вольт. Что же касается частоты, то здесь ситуация ровно противоположная – повышение скоростных показателей памяти сохранится, и к 2012 году разработчики освоят выпуск устройств, функционирующих на частоте 2667 МГц.

25.08.2008,

Александр Бакаткин

Page 49: Лекция №6 Организация ЭВМ и систем

06 апреля 2011

Микросхемы и модули оперативной памяти DDR4 от Hynix появятся в 2012 году

Компания Hynix объявила о разработке микросхем оперативной памяти DDR4 с плотностью 2 Гбит на чип и основанных на них модулей памяти ECC-SODIMM.

Данная память выпускается с использованием технологии 30-нм класса. Новые модули оперативной памяти DDR4 предназначены, главным образом, для использования в компактных серверах. Такие модули, как сообщается, имеют пониженное энергопотребление и повышенную скорость передачи данных, которая в два раза выше скорости DDR3 и является рекордно высокой по сравнению со скоростью оперативной памяти DDR3-1333 (разница составляет порядка 80%).

Массовое производство микросхем и модулей оперативной памяти DDR4 планируется наладить во второй половине 2012 года. Продукция сможет найти применение в качестве компонента не только серверов, но и планшетов, а также настольных компьютеров.

Page 50: Лекция №6 Организация ЭВМ и систем

Компания Samsung показала свои первые модули оперативной памяти стандарта DDR4 объемом на 16 Гб, базирующиеся на 30-нм кристаллах. В 2013 году в планах компании освоить выпуск 32-Гб модулей с использованием 20-нм чипов и пропускной способностью равной 3200 Мбит/с ( против 1600 Мбит/с у DDR3 и 800 Мбит/с у DDR2). Модули DDR4 памяти потребляют всего 1,2 В, т.е. в сравнении с DDR3 на 40 % меньше, что стало возможно в том числе и благодаря использованию технологии Pseudo Open Drain (POD), позволившей вдвое уменьшить потребляемый ток по сравнению с модулями типа DDR3 в режимах чтения и записи.

Ко второй половине 2012 года вместе с производителями серверов Samsung планирует завершить стандартизацию DDR4 организацией JEDEC.

10/07/2012 02:28 Автор: turrix Источник: http://www.hwp.ru/tags/DDR4

Page 51: Лекция №6 Организация ЭВМ и систем

Спецификация оперативной памяти DDR4 11.11.2012

Стандартизирующая организация JEDEC Solid State Technology Association представила официальную финальную версию спецификацию стандарта оперативной памяти Synchronous DDR4 (Double Data Rate 4).

Его введения является обеспечение нового уровня производительности оперативной памяти, её надёжности и сокращения уровня энергопотребления.

Память DDR4 включает в себя целый ряд современных достижений, которые позволят новому типу памяти получить широкое распространение в компьютерных устройствах — от бытовых приборов до серверов и еще более мощных компьютерных систем.

Уровень быстродействия на один разъём в DDR4 установлен на 1,6 миллиардов пересылок в секунду, с возможностью в будущем достичь максимального уровня 3,2 млрд./с.

Page 52: Лекция №6 Организация ЭВМ и систем

Уровень быстродействия на один разъём в DDR4 установлен на 1,6 миллиардов пересылок в секунду, с возможностью в будущем достичь максимального уровня 3,2 млрд./с.

Минимальная рабочая частота памяти DDR4 составляет 2133 МГц до 4266 МГц, что на 1000 МГц больше, чем у своей предшественницы (1333 МГц и 1666 МГц в стандарте прошлого поколения).

Для памяти с частотой 2133 МГц (наименьшая частота для памяти DDR4) максимальная пропускная способность составит 2133 * 8 = 17 064 Мегабайт/c.

Для памяти с частотой 4266 МГц (наибольшая частота, определенная в стандарте) максимальная пропускная способность составит 4266 * 8 = 34 128 Мегабайт/c.

Рабочее напряжение понижено: 1,1 В - 1,2 В против 1,5 В в DDR3.

Предполагаемый техпроцесс — 32 и 36 нм.

Page 53: Лекция №6 Организация ЭВМ и систем

Архитектура DDR4 позволяет осуществлять предварительную выборку 8 бит данных за один такт (8n prefetch) с двумя или четырьмя выбираемыми группами блоков памяти. Это позволяет устройствам проводить независимые друг от друга операции по активации, чтению, записи и обновлению посредством отдельных блоков памяти.

DDR4 модуль имеет 284 контактов, в то время как у стандартных модулей DDR3 есть только 240 контактов.

В SO-DIMM версии будут представлены 256 контактов, а DDR3 SO-DIMM имеют только 204 контакта.

В спецификациях DDR4 впервые появилось описание работы с памятью в многокристальной упаковке. Стандартом допускается столбик (стек) из восьми кристаллов, которые «вешаются» на общие сигнальные линии. Сделано это по тем причинам, что в целом идеология работы памяти DDR4 — это соединение модулей с контроллерами по схеме «точка-точка».

Page 54: Лекция №6 Организация ЭВМ и систем

Каналов будет много, а не два-четыре, поэтому каждому из них необходимо обеспечить максимально возможную производительность, не перегружая при этом механизмы обмена. В том же ключе надо рассматривать возможность независимой одновременной работы двух или четырёх банков памяти. Для каждой группы банков архитектурно разрешены одновременно все основные операции, такие как чтение, запись и регенерация.

По прогнозу iSuppli, к 2014 году уровень проникновения на рынок памяти DDR4 составит 12 %, к 2015 – 56 %. Однако, производители могут и поторопиться с началом внедрения нового стандарта, побуждаемые желанием поднять цены на свои продукты, которые сейчас находятся на крайне низком уровне. Micron, например, ещё в мае анонсировала разработку первого полнофункционального модуля и планы по началу их массового производства в конце нынешнего года. Samsung уже продемонстрировал 284-контактную память PC4-17000(2133 Мгц). Остаётся только дождаться их поддержки от Intel и AMD.

Page 55: Лекция №6 Организация ЭВМ и систем

Спецификация оперативной памяти DDR4

Intel планирует начать поддержку DDR4 в начале 2014 года в высокопроизводительных 4-сокетных серверных системах на процессорах Haswell-EX, обычным же пользователям придётся, вероятно, подождать 2015 года, так как ни в 22 нм процессорах Haswell, ни в следующих за ними 14 нм Broadwell поддержка DDR4 не предусмотрена.

Стандарт DDR4 является всего лишь одним из первых шагов на пути к повсеместному внедрению памяти следующего поколения. В числе областей применения памяти DDR4 названы серверы, ноутбуки, настольные ПК и изделия потребительской электроники. Вначале DDR4 появится в серверных системах и уже после этого стартует массовое производство такой памяти для потребительских компьютеров.

faqhard.ru Источник:http://www.windxp.com.ru/articles114.htm

Page 56: Лекция №6 Организация ЭВМ и систем

Crucial показала DDR4-модули с частотой 3 ГГц14.01.2014

Производитель с мировым именем, пользующийся уважением среди компьютерных энтузиастов, продемонстрировал модули типа DDR4 серии Ballistix с впечатляющей эффективной частотой 3 ГГц. Ожидается, что эта память появится в продаже ближе к концу текущего года, когда будет представлена платформа Intel Haswell-E с встроенной поддержкой DDR4. Конечно, в ассортименте Crucial будут доступны и модули с более низкими частотами.

Компания ADATA также показала на CES 2014 8-и 16-Гбайт DDR4-модули. По сравнению с экспонатом Crucial, характеристики памяти ADATA выглядят весьма бледно, частота этих модулей составляет всего 2133 МГц.

Источник: http://www.3dnews.ru/794676

Page 57: Лекция №6 Организация ЭВМ и систем

Компания Crucial объявила о начале поставок серверных модулей памяти DDR4. Модули предназначены для следующего поколения корпоративных систем с повышенной производительностью, пропускной способностью и энергетической эффективностью.

По словам Crucial, по производительности и пропускной способности новая память вдвое превосходит память DDR3 на момент, когда началось ее внедрение (2133 МТ/с и 17 ГБ/с против 1066 MT/с и 8,5 ГБ/с в случае DDR3). По мере того, как новая технология войдет в период зрелости, ожидается дополнительное увеличение скорости и пропускной способности. В сочетании с другими технологиями, внедрение которых связано с DDR4, модули памяти Crucial DDR4 могут обеспечить повышение энергетической эффективности по сравнению с DDR3 на величину до 40%. Серверные модули памяти Crucial DDR4 оптимизированы для будущих процессоров Intel Xeon E5-2600 v3, которые, кстати, хоть еще и не представлены, но недавно уже были замечены в рознице. Источник: http://www.ixbt.com/news/hard/index.shtml?18/00/24

Начались поставки серверных модулей памяти Crucial DDR404.06.2014г.

Page 58: Лекция №6 Организация ЭВМ и систем

DDR или DDR SDRAM

тип компьютерной памяти, используемой в вычислительной технике в качестве оперативной и видеопамяти. Модуль имеет 184 контакта. Стандартное питающее напряжение 2,5 В, частота работы до 400 мегагерц. За такт делает выборку 2 бит данных из ячеек микросхемы (2n-prefetch).

DDR2 широко распространенный на данный момент тип памяти. DDR2 в отличие от DDR позволяет делать выборку сразу 4 бита данных за такт (4n-prefetch), DDR только 2 бита за такт , т.е. способна передавать на каждом такте шины памяти 4 бита информации из ячеек микросхемы памяти в буферы ввода-вывода. Модуль выполнен в виде печатной платы с 240 контактами (по 120 с каждой стороны) и имеет стандартное питающее напряжение 1,8 В.

DDR3 современный тип оперативной памяти, являющийся лидером по производительности. Память типа DDR3 имеет более высокие тактовые частоты (до 1800 мегагерц), пониженное примерно на 30-40% (по сравнению с DDR2) энергопотребление и соответственно меньшее тепловыделение.

DDR4 новый тип оперативной памяти, отличающийся от предыдущих поколений более высокими частотными характеристиками и низким напряжением. Будет поддерживать частоты от 2133 до 4266 МГц. В массовое производство выйдет предположительно в 2012 году. 4 января 2011 на выставке CES компания Samsung официально представила новые модули, работающие в режиме DDR4-2133 при напряжении 1,2 В.

Page 59: Лекция №6 Организация ЭВМ и систем

Для самостоятельного изучения

Page 60: Лекция №6 Организация ЭВМ и систем

20 декабря 2013 в 14:03Зачем переходить на DDR4? http://habrahabr.ru/company/intel/blog/205608/

Page 61: Лекция №6 Организация ЭВМ и систем

Несмотря на стремительный рост производительности оперативной памяти, наблюдающиеся в последние годы, разрыв "CPU vs Memory" растет с чудовищной быстротой. Забавно, но та же самая картина наблюдалась и тридцать-сорок лет назад, - в эпоху "больших" машин с быстродействующими (по тем временам!) процессорами и жутко медленной барабанной (а позже и ферритовой) памятью. Как же конструкторы ЭВМ выходили из этой ситуации? Откроем, например, "Структуры ЭВМ и их математическое обеспечение" Л. Н. Королева: "Для того чтобы достичь необходимого баланса между высокой скоростью выполнения арифметических и логических действий в центральном процессоре и ограниченным быстродействием блоков оперативного ферритового запоминающего устройства (время цикла работы каждого блока - 2 мксек), были предприняты следующие меры.

Page 62: Лекция №6 Организация ЭВМ и систем

Оперативное запоминающее устройство состоит из восьми блоков, допускающих одновременную выборку информации (командных слов и операндов), что резко повышает эффективное быстродействие системы памяти. Подряд идущие физические адреса памяти относятся к разным блокам, и если оказалось, например, так, что последовательно выбираемые операнды имеют последовательно возрастающие (убывающие) адреса, то они могут выбираться со средней скоростью, равной 2 мксек/8=0,25 мксек...

Второй структурной особенностью организации обращений к оперативному запоминающему устройству является метод буферизации, или метод накопления очереди заказов к системе памяти. В машине БЭСМ-6 существуют группы регистров, на которых хранятся запросы (адреса), называемые буферами адресов слов и команд.

Page 63: Лекция №6 Организация ЭВМ и систем

Разумеется, что эти буфера могут работать эффективно только в том случае, если структура машины позволяет просматривать команды "вперед", т. е. загодя готовить запросы. Устройство управления БЭСМ-6 позволяет это делать. Буфера адресов позволяют в конечном итоге сгладить неравномерность поступления запросов к памяти и тем самым повысить эффективность ее использования.

Третьей структурной особенностью БЭСМ-6 является метод использования сверхоперативной, не адресуемой из программы памяти небольшого объема, цель которого - автоматическая экономия обращений к основному оперативному запоминающему устройству.

Page 64: Лекция №6 Организация ЭВМ и систем

Эта сверхоперативная память управляется таким образом, что часто используемые операнды и небольшие внутренние командные циклы оказываются на быстрых регистрах и готовы к немедленному использованию в арифметическом устройстве или в системе управления машиной. Быстрые регистры в ряде случаев позволяют экономить до 60% всех обращений к памяти и уменьшают тем самым временные затраты на ожидание чисел и команд из основной памяти.

Следует еще раз подчеркнуть, что об использовании быстрых регистров заботится аппаратура самой машины и при составлении программ об экономии обращений к памяти думать нет необходимости.

Page 65: Лекция №6 Организация ЭВМ и систем

Эти структурные особенности БЭСМ-6 получили название водопроводного принципа построения структуры машины. В самом деле, если подсчитать время от начала выполнения команды до его окончания, то для каждой команды оно будет очень велико, однако глубокий параллелизм выполнения, просмотр вперед, наличие буфера адресов, быстрых регистров приводят к тому, что "поток" команд и темп обработки информации очень высок. Аналогия с водопроводом состоит в том, что если проследить время, за которое частица воды проходит по некоторому участку водопровода, то оно будет большим, хотя скорость на выходе потока может быть очень велика.

Page 66: Лекция №6 Организация ЭВМ и систем

Четвертой структурной особенностью БЭСМ-6, имеющей очень важное значение для построения операционных систем и работы машины в мультипрограммном режиме, является принятый аппаратный способ преобразования математических, или виртуальных адресов в физические адреса машины. В машине БЭСМ-6 четко выдержано деление на физическую и математическую память, принята постраничная организация, однако способ отображения, заложенный в аппаратуру, значительно отличается от того, который был применен в машине ".

Такое впечатление, что читаешь описание процессора Pentium, - настолько эти решения похожи!

Использованы материалы статьи «Оперативная память - из глубин времен до наших дней» Крис Касперски

Page 67: Лекция №6 Организация ЭВМ и систем

Вопросы для самоконтроляВопросы для самоконтроля

1.1. Какие схемотехнические решения используются для Какие схемотехнические решения используются для повышения быстродействия DRAM?повышения быстродействия DRAM?

2.2. В каких микросхемах динамической памяти В каких микросхемах динамической памяти используется включение некоторого количества используется включение некоторого количества статической памяти?статической памяти?

3.3. В каких микросхемах динамической памяти В каких микросхемах динамической памяти используется внутренняя конвейерная архитектура?используется внутренняя конвейерная архитектура?

4.4. В каких микросхемах динамической памяти В каких микросхемах динамической памяти используются множественные банки памяти, используются множественные банки памяти, функционирующие одновременно?функционирующие одновременно?

5.5. В каких микросхемах динамической памяти передача В каких микросхемах динамической памяти передача данных происходит по обоим уровням сигнала данных происходит по обоим уровням сигнала системного таймера?системного таймера?