Intel

MICROPROCESADORES INTEL

Ing. José G. Saldaña Tirado

Introducción a los Microprocesadores Intel

Desde la aparición de losprimeros microprocesadores en los inicios de la década de los setenta, todas las áreas

científicas y tecnológicas han ido experimentado su más acelerado desarrollo en la historia de la humanidad.

Categorías de Intel

Se refiere a los microprocesadores

tradicionales que operan con

grupos grandes de instrucciones de

procesador (lenguaje de maquina).

CISC

RISC

tienen un grupo o Set de instrucciones simples requiriendo uno o pocos ciclos de ejecución y son más eficientes que la de los procesadores CISC

Cronología de Intel19728008

19748080

19714004

19778085

19788086-8088

198280286

198580386

…

198280186 y 80188

Cronología de Intel199380586

1991Overdrives

198980486

1995Pentium Pro

1998Pentium II

1999Pentium III

2001Pentium IV

…

Finales 1998Pentium Celeron

1997Pentium MMX

199380586

198980486

Cronología de Intel

01-04-19728008

01-04-19748080

15-11-19714004

19778085

19788086 y 8088

198280186 y 80188

198280286

198580386

1998Pentium II

1999Pentium III

2001Pentium IV

…

Finales 1998Pentium Celeron

El microprocesador 4004

• Este microprocesador estaba encapsulado en el formato DIP (Dual Inline Package) de 16 patas (ocho de cada lado). La distancia entre las patas es de 0,1 pulgadas (2,54 milímetros), mientras que la distancia entre patas enfrentadas es de 0,3 pulgadas (7,68 milímetros).

Es un microprocesador de 4 bits de bus de datos, direcciona 32768 bits de ROM y 5120 bits de RAM. Además se pueden direccionar 16 ports de entrada (de 4 bits) y 16 ports de salida (de 4 bits).

Contiene alrededor de 2300 transistores MOS de canal P de 10 micrones. El ciclo

de instrucción es de 10,8 microsegundos.

PINES

NOMBRE DESCRIPCIÓN

1 D0

Todas las direcciones y datos de RAM y ROM pasan por estas líneas

2 D1

3 D2

4 D3

5 VSS Referencia de tierra. Es la tensión más positiva.

6 Clock phase 1 Son las dos fases de entrada de reloj (clock)

7 Clock phase 2

8 Sync output Señal de sincronismo generada por el procesador. Indica el

comienzo de un ciclo de instrucción.

9 Reset

Un "1" lógico aplicado en esta pata borra todos los flags y registros de estado y fuerza el contador de programa (PC) a cero. Para que actúe correctamente, esta línea deberá activarse por 64 ciclos de reloj (8 ciclos de máquina).

10 Test La instrucción JCN verifica el estado de esta línea.

11 CM-ROM (Control Memory

Outputs) Esta señal está activa cuando el procesador necesita datos

de la ROM

12 VDD Alimentación del microprocesador. La tensión debe ser de -15V +/- 5%

13 CM-RAM3

Éstas son las señales de selección de banco para indicar a cuál RAM 4002 desea acceder el microprocesador

14 CM-RAM2

15 CM-RAM1

16 CM-RAM0

El microprocesador 8008• Intel cambió el nombre al 1201, por 8008.

Tiene un conjunto de chips de soporte, como una familia de productos llamado MCS-8. Estos chips de soporte eran integrados existentes con los nombres cambiados. El interés del mercado por el MCS-8 fue muy alto, sin embargo las ventas fueron bajas.

• El 8008 no tiene registro de puntero de stack (SP). Tiene una pila interna de 8 posiciones para almacenar las direcciones de retorno en el caso de llamadas a subrutina.

• Hay cuatro indicadores (o flags): Carry, Sign, Parity y Zero (C, S, P, Z).

• 3500 transistores, direccionaba 16 KBytes y la frecuencia máxima de reloj (clock) era de 108 KHz.

Clasificación Registro Longitud (en bits)

Acumulador A 8

Registros de uso general

B 8

C 8

D 8

E 8

H 8

L 8

Contador de programa PC 14

Registros del 8008

Este conjunto de registros forma la base para comprender el conjunto de registros de los siguientes procesadores, ya que se basan en éste. Éstos son:

El 8080 tenía alrededor de 6000 transistores MOS de

canal N (NMOS) de 6 micrones, se conectaba al exterior mediante 40 pines

(en formato DIP) y necesitaba tres tensiones para su funcionamiento (típico de los circuitos

integrados de esa época): +12V, +5V y -5V. La

frecuencia máxima era de 2 MHz.


PINES NOMBRE DESCRIPCIÓN

1 A10 Bus de direcciones

2 GND Referencia de tierra. Todas las tensiones se miden con respecto a este punto.

3 D4 Si SYNC = 0: Bus de datos.Si SYNC = 1: Señal de control que indica salida a periférico.

4 D5 Si SYNC = 0: Bus de datos.Si SYNC = 1: Señal que indica si el uP está en ciclo de búsqueda de instrucción.

5 D6 Si SYNC = 0: Bus de datos.Si SYNC = 1: Señal de control que indica entrada de periférico.

6 D7 Si SYNC = 0: Bus de datos.Si SYNC = 1: Señal de control que indica lectura de memoria.

7 D3 Si SYNC = 0: Bus de datos.Si SYNC = 1: Señal que indica que el uP se ha detenido.

8 D2 Si SYNC = 0: Bus de datos.Si SYNC = 1: Señal que indica que se realiza una operación con el stack.

9 D1 Si SYNC = 0: Bus de datos.Si SYNC = 1: Modo lectura/escritura.

10 D0 Si SYNC = 0: Bus de datos. Si SYNC = 1: Señal de reconocimiento de interrupción.

11 -5V Una de las tres patas de alimentación del 8080.

12 RESET Señal de borrado de todos los registros internos del 8080. Para ello, ponerlo a uno durante tres ciclos de reloj como mínimo.

13 HOLD Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria).

14 INT Señal de pedido de interrupción.

15 CLK2 Señal de reloj (debe venir del generador de reloj 8224).

16 INTE Señal de aceptación de interrupción.

17 DBIN Indica que el bus de datos está en modo lectura.

18 /WR Indica que el bus de datos está en modo escritura.

19 SYNC Este pin se pone a uno cuando comienza una nueva instrucción.

20 +5V Una de las tres patas de alimentación del 8080.

21 HLDA Reconocimiento de HOLD.

22 CLK1 Señal de reloj (debe venir del generador de reloj 8224).

23 READY Sirve para sincronizar memorias o periféricos lentos (detiene al 8080 mientras se lee o escribe el dispositivo).

24 WAIT Cuando vale "1", el 8080 está esperando al periférico lento.

25 A0

Bus de direcciones. 26 A1

27 A2

28 +12V Una de las tres patas de alimentación del 8080.

29 A3

Bus de direcciones.

30 A4

31 A5

32 A6

33 A7

34 A8

35 A9

36 A15

37 A12

38 A13

39 A14

40 A11

Registros del 8080

Clasificación Registro

Longitud

Pares de registros

Longitud

Acumulador A 8 bits

Registros de uso general

B 8 bits BC 16 bits

C 8 bits

D 8 bits DE 16 bits

E 8 bits

H 8 bits HL 16 bits

L 8 bits

Contador de programa

PC 16 bits

Puntero de pila SP 16 bits

Indicadores F 8 bits

Hay cinco indicadores :

•Sign•Zero• Alternate Carry• Parity•Carry

Ubicados en un registro de ocho bits llamado F (de Flags):

Bit 7 6 5 4 3 2 1 0

Flag S Z 0 AC 0 P 1 C

Indicadores

Tiene incorporado el generador de pulsos de reloj con lo que sólo hace falta un cristal de cuarzo y un par de capacitares externos.

El microprocesador 8085 posee un complejo y completo sistema de interrupciones. Esta up posee 5 terminales destinados al tratamiento de interrupciones.


Terminales (pinout) del 8085

Este microprocesador estaba encapsulado en el formato DIP de 40 pines (veinte de cada lado). La distancia entre las pines es de 0,1 pulgadas.

PINES NOMBRE DESCRIPCIÓN

1 X1 Entre estas dos patas se ubica el cristal

2 X2

3 RESET OUT Para inicializar periféricos

4 SOD Salida serie

5 SID Entrada serie

6 TRAP Entrada de interrupción no enmascarable

7 RST 7.5 Entrada de interrupción (máxima prioridad)

8 RST 6.5 Entrada de interrupción

9 RST 5.5 Entrada de interrupción

10 INTR Entrada de interrupción (mínima prioridad)

11 /INTA Reconocimiento de interrupción

12 AD0 Bus de direcciones y datos multiplexado








20 GND Referencia de tierra. Todas las tensiones se miden con respecto a este punto.

12A8 Bus de direcciones








29 S0 Bit de estado del 8085

30 ALE Cuando está uno indica que salen direcciones por las patas ADn, en caso contrario, entran o salen datos

31 /WR Cuando vale cero hay una escritura

32 /RD Cuando vale cero hay una lectura

33 S1 Bit de estado del 8085

34 IO/M Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria

35 READY Sirve para sincronizar memorias o periféricos lentos

36 /RESET IN Cuando está a cero inicializa el 8085

37 CLK OUT Salida del reloj para los periféricos

38 HLDA Reconocimiento de HOLD

39 HOLD Sirve para poner los buses en alta impedancia para el manejo de DMA (acceso directo a memoria)

40 VCC tensión de alimentación: +5Vdc

Los Microprocesadores 8086/8088

El 8086 es un microprocesador de 16 bits, tanto en lo que se refiere a su estructura como en sus conexiones externas

Estos procesadores tienen 27 modos de direccionamiento (una cantidad bastante más grande que los microprocesadores anteriores) o reglas para localizar un operando de una instrucción. Tres de ellos son comunes a microprocesadores anteriores: direccionamiento inmediato (el operando es un número que se encuentra en la misma instrucción), direccionamiento a registro (el operando es un registro del microprocesador) y direccionamiento inherente (el operando está implícito en la instrucción, por ejemplo, en la multiplicación uno de los operandos siempre es el acumulador). El resto de los modos sirve para localizar un operando en memoria. Para facilitar la explicación de estos modos, se pueden resumir de la siguiente manera:Deben sumarse cuatro cantidades:

1) dirección de segmento2) dirección base3) una cantidad índice 4) un desplazamiento

Modos de direccionamiento del

8086/8088

Tienen 16 bits cada uno y son ocho:

•AX: Registro acumulador, dividido en AH y AL (8 bits cada uno).Usándolo se produce (en general) una instrucción que ocupa un byte menos que si se utilizaran otros registros de uso general. Su parte más baja, AL, también tiene esta propiedad. El último registro mencionado es el equivalente al acumulador de los procesadores anteriores (8080 y 8085). Además hay instrucciones como DAA; DAS; AAA; AAS; AAM; AAD; LAHF; SAHF; CBW; IN y OUT que trabajan con AX o con uno de sus dos bytes (AH o AL). También se utiliza este registro (junto con DX a veces) en multiplicaciones y divisiones.

•BX: Registro base, dividido en BH y BL.Es el registro base de propósito similar (se usa para direccionamiento indirecto) y es una versión más potente del par de registros HL de los procesadores anteriores.

•CX: Registro contador, dividido en CH y CL.Se utiliza como contador en bucles (instrucción LOOP), en operaciones con cadenas (usando el prefijo REP) y en desplazamientos y rotaciones (usando el registro CL en los dos últimos casos).

•DX: Registro de datos, dividido en DH y DL.Se utiliza junto con el registro AX en multiplicaciones y divisiones, en la instrucción CWD y en IN y OUT para direccionamiento indirecto de puertos (el registro DX indica el número de puerto de entrada/salida).

Registros de uso general del 8086/8088

SP = Puntero de pila (no se puede subdividir).Aunque es un registro de uso general, debe utilizarse sólo como puntero de pila, la cual sirve para almacenar las direcciones de retorno de subrutinas y los datos temporarios (mediante las instrucciones PUSH y POP). Al introducir (push) un valor en la pila a este registro se le resta dos, mientras que al extraer (pop) un valor de la pila este a registro se le suma dos.

BP = Puntero base (no se puede subdividir).Generalmente se utiliza para realizar direccionamiento indirecto dentro de la pila.

SI = Puntero índice (no se puede subdividir).Sirve como puntero fuente para las operaciones con cadenas. También sirve para realizar direccionamiento indirecto.

DI = Puntero destino (no se puede subdividir).Sirve como puntero destino para las operaciones con cadenas. También sirve para realizar direccionamiento indirecto.

Terminales (pinout) del 8088

PINES DESCRIPCION

1 GND (Masa)

2 A14 (Bus de direcciones )

3 A13 (Bus de direcciones)






9 AD7 (Bus de direcciones y datos)








17 NMI (Entrada de interrupción no enmascarable)

18 INTR (Entrada de interrupción enmascarable)

19 CLK (Entrada de reloj generada por el 8284)

20 GND (Masa)

PINES DESCRIPCION

21 RESET (Para inicializar el 8088)

22 READY (Para sincronizar periféricos y memorias lentas)

23 /TEST

24 /INTA (El 8088 indica que reconoció la interrupción)

25 ALE (Cuando está uno indica que salen direcciones por AD, en caso contrario, es el bus de datos)

26 /DEN (Data enable: cuando vale cero debe habilitar los transceptores 8286 y 8287 (se conecta al pin de "output enable"), esto sirve para que no se mezclen los datos y las direcciones).

27 DT/R (Data transmit/receive: se conecta al pin de dirección de los chips recién indicados).

28 IO/M (Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria)

29 /WR (Cuando vale cero hay una escritura)

30 HLDA (Hold Acknowledge: el 8088 reconoce el HOLD)

31 HOLD (Indica que otro integrado quiere adueñarse del control de los buses, generalmente se usa para DMA o acceso directo a memoria).

32 /RD (Cuando vale cero hay una lectura)

33 MN/MX (Cuando esta entrada está en estado alto, el 8088 está en modo mínimo, en caso contrario está en modo máximo)

34 /SSO (Junto con IO/M y DT/R esta salida sirve para determinar estados del 8088)

35 A19/S6 (Bus de direcciones/bit de estado)





40 Vcc (+5V)

Los 40 pines del 8088 en modo mínimo tienen las siguientes funciones: •GND (Masa) •A14 (Bus de direcciones) •A13 (Bus de direcciones) •A12 (Bus de direcciones) •A11 (Bus de direcciones) •A10 (Bus de direcciones) •A9 (Bus de direcciones) •A8 (Bus de direcciones) •AD7 (Bus de direcciones y datos) •AD6 (Bus de direcciones y datos) •AD5 (Bus de direcciones y datos) •AD4 (Bus de direcciones y datos) •AD3 (Bus de direcciones y datos) •AD2 (Bus de direcciones y datos) •AD1 (Bus de direcciones y datos) •AD0 (Bus de direcciones y datos) •NMI (Entrada de interrupción no enmascarable) •INTR (Entrada de interrupción enmascarable) •CLK (Entrada de reloj generada por el 8284) •GND (Masa) •RESET (Para inicializar el 8088) •READY (Para sincronizar periféricos y memorias lentas) •/TEST •/INTA (El 8088 indica que reconoció la interrupción) •ALE (Cuando está uno indica que salen direcciones por AD, en caso contrario, es el bus de datos) •/DEN (Data enable: cuando vale cero debe habilitar los transceptores 8286 y 8287 (se conecta al pin de "output enable"), esto sirve para que no se mezclen los datos y las direcciones). •DT/R (Data transmit/receive: se conecta al pin de dirección de los chips recién indicados). •IO/M (Si vale 1: operaciones con ports, si vale 0: operaciones con la memoria) •/WR (Cuando vale cero hay una escritura) •HLDA (Hold Acknowledge: el 8088 reconoce el HOLD) •HOLD (Indica que otro integrado quiere adueñarse del control de los buses, generalmente se usa para DMA o acceso directo a memoria). •/RD (Cuando vale cero hay una lectura) •MN/MX (Cuando esta entrada está en estado alto, el 8088 está en modo mínimo, en caso contrario está en modo máximo) •/SSO (Junto con IO/M y DT/R esta salida sirve para determinar estados del 8088) •A19/S6 (Bus de direcciones/bit de estado) •A18/S5 (Bus de direcciones/bit de estado) •A17/S4 (Bus de direcciones/bit de estado) •A16/S3 (Bus de direcciones/bit de estado) •A15 (Bus de direcciones) •Vcc (+5V)

•Estos microprocesadores aparecieron en 1982. Por “Altamente Integrados" se entiende que el chip contiene otros componentes aparte de los encontrados en microprocesadores comunes como el 8088 u 8086.

•Contienen, la unidad de ejecución, contadores o "timers", y a veces incluyen memoria RAM y/o ROM y otros dispositivos que varían según los modelos.

Los Microprocesadores 80186/80188

El 80186 trabaja con un bus de datos externo de 16

bits.

El 80188 opera con ocho. Ambos procesadores operan

con un bus de datos interno de 16 bits y generan un bus de

direcciones de 20 bits para poder acceder a

220 = 1.048.576 bytes (1 MB).


• Este microprocesador apareció en febrero de 1982

• El microprocesador 80286 ha añadido un nuevo nivel de satisfacción a la arquitectura básica del 8086, incluyendo una gestión de memoria con la extensión natural de las capacidades de direccionamiento del procesador.

• El 80286 tiene incorporado una protección de datos.• El 80286 tiene cuatro nuevos registros. Tres de ellos

apuntan a las tablas de descriptores actualmente en uso. Estas tablas contienen información sobre los objetos protegidos en el sistema. Cualquier cambio de privilegio o de segmento debe realizarse a través de dichas tablas. Adicionalmente hay varios indicadores nuevos.

Nuevas instrucciones del 80286

Éstas corresponden todas al modo protegido y son las siguientes:

ARPL: dest, src (Adjust Requested Privilege Level of selector): Compara los bits RPL de dest contra src. Si el RPL de dest es menor que el RPL de src, los bits RPL del destino se cargan con los bits RPL de src y el indicador ZF se pone a uno. En caso contrario ZF se pone a cero. Ver nota 1. CLTS (Clear Task Switched Flag): Pone a cero el indicador TS (bit 3 de la palabra de control de la máquina MSW). Ver nota 2. LAR dest, src (Load Access Rights): El byte más alto del registro destino se carga con el byte de derechos de acceso del segmento indicado por el selector almacenado en src. Pone ZF a uno si se puede realizar la carga. Ver notas 1 y 3. LGDT mem64 (Load Global Table register): Carga el valor del operando en el registro GDTR. Antes de ejecutar esta instrucción la tabla debe estar en memoria. Ver nota 2. LIDT mem64 (Load Interrupt Table register): Carga el valor del operando en el registro IDTR. Antes de ejecutar esta instrucción la tabla debe estar en memoria. Ver nota 2. LLDT {reg16|mem16} (Load Local Descriptor Table Register): Carga el selector indicado por el operando en el registro LDTR Antes de ejecutar esta instrucción la tabla deberá estar en memoria. Ver notas 1 y 2. LMSW {reg16|mem16} (Load Machine Status Word): Carga el valor del operando en la palabra de estado de la máquina MSW. El bit PE (bit 0) no puede ser puesto a cero por esta instrucción, por lo que una vez que se cambió a modo protegido, la única manera de volver a modo real es mediante un RESET del microprocesador. Ver nota 2. LSL dest, src (Load Segment Limit): Carga el límite del segmento de un selector especificado en src en el registro destino si el selector es válido y visible en el nivel de privilegio actual. Si ocurre lo anterior el indicador ZF se pone a uno, en caso contrario, se pone a cero. Ver notas 1 y 3. LTR {reg16|mem16} (Load Task Register): Carga el selector indicado por el operando en el registro TR. El TSS (Task Stat Segment) apuntado por el nuevo TR deberá ser válido. Ver notas 1 y 2. SGDT mem64 (Store Global Descriptor Table register): Almacena el contenido del registro GDTR en el operando especificado. SIDT mem64 (Store Interrupt Descriptor Table register): Almacena el contenido del registro IDTR en el operando especificado. SLDT {reg16|mem16} (Store Global Descriptor Table register): Almacena el contenido del registro LDTR (que es un selector a la tabla de descriptores globales) en el operando especificado. Ver nota 1. SMSW {reg16|mem16} (Store Machine Status Word): Almacena la palabra de estado de la máquina MSW en el operando especificado. Ver nota 2. STR {reg16|mem16} (Store Task Register): Almacena el registro de tarea actual (selector a la tabla de descriptores globales) en el operando especificado. Ver nota 1. VERR/VERW {reg16|mem16} (Verify Read/Write): Verifica si el selector de segmento especificado en el operando es válido y se puede leer/escribir en el nivel de privilegio actual. En este caso se pone ZF a uno, en caso contrario se pone ZF a cero. Ver notas 1 y 3.


El 80386 consiste en una unidad central de proceso (CPU), una unidad de manejo de memoria (MMU) y una unidad de interfaz con el bus (BIU).

El 80386 tiene dos modos de operación: modo de direccionamiento real (modo real), y modo de direccionamiento virtual protegido (modo protegido).

En modo real el 80386 opera como un 8086 muy rápido, con extensiones de 32 bits si se desea. El modo real se requiere primariamente para preparar el procesador para que opere en modo protegido. El modo protegido provee el acceso al sofisticado manejo de memoria y paginado.

Versiones del 80386

80386: En octubre de 1985 la empresa Intel lanzó el microprocesador 80386original de 16 MHz, con una velocidad de ejecución de 6 millones de instrucciones por segundo y con 275.000 transistores.

386SX: Para facilitar la transición entre las computadoras de 16 bits basadas en el 80286, apareció en junio de 1988 el 80386 SX con bus de datos de 16 bits y 24 bits de direcciones. Este microprocesador permitió el armado de computadoras en forma económica que pudieran correr programas de 32 bits.

386SL: En 1990 Intel introdujo el miembro de alta integración de la familia 386: el 80386 SL con varias características extras (25 MHz, frecuencia reducida ó 0 MHz, interfaz para caché opcional externo de 16, 32 ó 64 KB, soporte de LIM 4.0 (memoria expandida) por hardware, generación y verificación de paridad, ancho de bus de datos de 8 ó 16 bits) que lo hacen ideal para equipos portátiles.


•Este microprocesador es básicamente un 80386 con

el agregado de una unidad de punto flotante compatible

con el 80387 y un caché de memoria de 8 KBytes.

Por lo tanto los bloques que componen el 80486

son los siguientes:

• Unidad de ejecución.

• Unidad de segmentación.

• Unidad de paginación.

• Unidad de caché.

• Interfaz con el bus.

• Unidad de instrucciones.

•Unidad de punto flotante.

Versiones del 80486

80486 DX: En abril de 1989 la compañía Intel presentó su nuevo microprocesador, con 1.200.000 transistores a bordo, el doble de la velocidad del 80386 y 100% de compatibilidadcon los microprocesadores anteriores.Su consumo máximo es de 50 MHz y de 5 watt.

80486 SX: En abril de 1991 introdujo el 80486 SX, un producto de menor costo que el anterior sin el coprocesador matemático que posee el 80486 DX (bajando la cantidad de transistores a 1.185.000).

80486 DX2: En marzo de 1992 aparece, que posee un duplicador de frecuencia interno, manteniendo constante el tiempo de acceso a memoria. Esto permite casi duplicar el rendimiento del microprocesador, ya que la mayoría de las instrucciones que deben acceder a memoria en realidad acceden al caché interno de 8 KBytes del chip.

80486 SL: En el mismo año apareció el con características especiales de ahorro de energía.

80486 DX4: Siguiendo con la filosofía del DX2, en 1994 apareció el 80486 DX4, que triplica la frecuencia de reloj y aumenta el tamaño del caché interno a 16 KB.

• Intel comenzó una nueva política con la salida de los microprocesadores con la denominación Overdrive. Los Overdrive eran actualizaciones para los microprocesadores instalados en los sistemas que dispusieran de un segundo zócalo para tal propósito.

Overdrives

Tres generaciones:

primera generaciónde Overdrives los chips disponían de un duplicador de frecuencia interno y teníanun pin más, el número 169.

Segunda generación de Overdrives tenia el 168 que los hacían compatibles con los demas zócalos. En estos casos la actualización es sencillísima.

tercera generación de Overdrives trabaja con un consumomenor para reducir de este modo

su alta temperatura.

La Familia Pentium

La secuencia que llevó esta familia de procesadores es la siguiente:

• Pentium I• Pentium PRO • Pentium MMX • Pentium II • Pentium III • Pentium IV

El microprocesador Pentium I

El 19 de octubre de 1992, Intel anunció que la quinta generación de su línea de procesadores compatibles (cuyo código interno era el P5) llevaría el nombre Pentium en vez de 586 u 80586, como todo el mundo estaba esperando. Esta fue una estrategia de Intel para poder registrar la marca y así poder diferir el nombre de sus procesadores del de sus competidores.

Este microprocesador se presentó el 22 de marzo de 1993 con velocidades iniciales de 60 y 66 MHz (112 millones de instrucciones por segundo en el último caso).

3.100.000 transistores (fabricado con el proceso (Bipolar-CMOS) de 0,8 micrones).

Caché interno de 8 KB para datos y 8 KB para instrucciones.

Permite la ejecución de dos instrucciones simultáneamente. El chip se empaqueta en formato PGA (Pin Grid Array) de 273 pines.

Verificación interna de paridad para asegurar la ejecución correcta de las instrucciones, una unidad de punto flotante mejorada, bus de datos de 64 bit para una comunicación más rápida con la memoria externa .

Pentium Pro• El Pentium Pro a 133 MHz, que fue

presentado el día 3 de noviembre de 1995 en el hotel Ritz de Madrid era un buen microprocesador de la tercera generación de la gama Pentium.

• Diseñados especialmente para aplicaciones de 32 bit, sobre Windows 95 o Windows NT. Su capacidad de trabajo y desempeño es alrededor de 40 a 60 % mas que los pentium normales.

Posee todas las funcionesY capacidades de trabajos realizados por los microprocesadores anteriores su velocidad es de 2000 Mhz. Posee un cache

primario de 16 KB y un secundario de 256 KB.

Pentium MMX

Multi Media Extensión, esta tecnología es el realce a procesadores mas recientes de Intel el cual cambiara. El mundo de multimedia y de comunicaciones.

Sus principales realces:

SIMD: (Es un proceso llamado “SINGULARES INSTRUCCIONES MULTIPLE DATA”) Permite que una isntruccion ejecute la misma funcion en multiples piezas de datos. Las aplicaciones de multimedia y comunicaciones de hoy en dia usan a menudo repetitivos circuitos cerrados que, mientras ocupan 10 % o menos del codigo de la aplicación, puede dar a cuenta por 90% del tiempo de ejecucion.

Nuevas Instrucciones: Han añadido poderosas instrucciones diseñadas para manipular y procesar eficazmente video, audio y datos graficos. Estas instrucciones estan orientadas hacia las secuencias altamente paralelas y repetitivas que a menudo se encuentran en operaciones de multimedia.

Mas cache: Doblo en dos tamaños de On-Chip cache a 32K, reduciendo el numero de veces que el procesador tiene que dar acceso para informacion a areas de memoria mas lentas y Off-Chip.

Pentium II

Este es el último lanzamiento de Intel. Básicamente es un Pentium Pro al que se ha sacado la memoria caché de segundo nivel del chip y se ha colocado todo ello en un tarjeta de circuito impreso, conectada a la placa a través de un conector parecido al del estandar PCI, llamado Slot 1, y que se es utilizado por dos tipos de cartuchos, el S.E.C. y el S.E.P.P (el de los Celeron).También se le ha incorporado el juego de instrucciones MMX.

•Está optimizado para aplicaciones de 32 bits.

•Se comercializa en versiones que van desde los 233 hasta los 400 Mhz.

•Posee 32 Kbytes de caché L1 (de primer nivel) repartidos en 16Kb. para datos y los otros 16 para instrucciones.

•La caché L2 (segundo nivel) es de 512 Kb. y trabaja a la mitad de la frecuencia del procesador.

•La velocidad a la que se comunica con el bus (la placa base) sigue siendo de 66 Mhz, pero en las versiones a partir de los 333 ya pueden trabajan a 100 Mhz.

•Incorpora 7,5 millones de transistores.

•Los modelos de 0,35 µ pueden cachear hasta 512 Mb, los de 0,25 hasta 4 Gb. (menos los antiguos modelos a 333)

Especificaciones de la gama Pentium II

Procesador Frecuencia TecnologíaVoltaje

CoreVoltaje I/O Bus Multiplicador

PII 233 233Mhz. 0,35 µ 2,8 v 3,3 66Mhz 3,5

PII 266 266Mhz

0,35 µ 2,8 v

3,3 66Mhz 4

0,25 µ 2,0 v

PII 300 300Mhz

0,35 µ 2,8 v

3,3 66Mhz 4,5

0,25 µ 2,0 v

PII 333 333Mhz 0,25 µ 2,0 v 3,3 66Mhz 5

PII 350 350Mhz 0,25 µ 2,0 v 3,3 100Mhz 3,5

PII 400 400Mhz 0,25 µ 2,0 v 3,3 100Mhz 4

Celeron

• Este microprocesador fue liberado en 1998 por Intel para entrar al mercado de consumo popular con una versión simplificada del Pentium II. El Celeron carece de antememoria de nivel 2, soporte para doble procesador y la carcaza plástica que identificaba al Pentium II. Además de esto, el microprocesador únicamente funcionaba con un transporte frontal de datos a 66MHz.

• Esta nueva interfaz permitió reducir los costos de fabricación además de que permitió una conversión más económica y sencilla para los fabricantes de tarjetas madre con zócalo 7. El Celeron original funcionaba de los 233 a los 433MHz, mientras que el de zócalo 370 funciona desde los 300MHz y más.

•Los Celeron originales utilizaban la ranura 1, pero eventualmente Intel comenzó a fabricarlos para formatos de Arreglos en Malla Plástica de Postes o formato PPGA por las siglas de su nombre en inglés Plastic Pin Grid Array, también conocido como zócalo 370.

Pentium III

Pentium III se parece muchísimo a un híbrido de Pentium II y Celeron. Por delante tiene la forma típica de cartucho negro para conectar al Slot1 que ya tenía el Pentium II... pero por el otro lado está desnudo, como el Celeron.Intel denomina este formato S.E.C.C.2, para diferenciarlo del formato S.E.C.C. del Pentium II y del S.E.P.P del Celeron. El objetivo de eliminar una de las caras de plástico es aumentar la refrigeración de los chips, tanto del micro en sí como de los chips de caché L2, ya que de esta forma el disipador de calor apoya directamente sobre ellos.El micro en sí no tiene nada destacable físicamente, se parece mucho a los más recientes Pentium II.

Características Técnicas

Características Pentium II Pentium III (P3)

Tecnología de fabricación 0,35 y 0,25 micras 0,25 micras

Velocidad 233 a 450 MHz 450 y 500 MHz

Caché L1 32 KB 32 KB

Caché L2 512 KB a la mitad de la velocidad del micro

512 KB a la mitad de la velocidad del micro

Bus de sistema 66 y 100 MHz 100 MHz

Instrucciones especiales MMX MMX y SSE

Características especiales Número de serie individualizado

Pentium IVEs un microprocesador de séptima generación basado en la arquitectura x86 y manufacturado por Intel. Es el primer microprocesador con un diseño completamente nuevo desde el Pentium Pro de 1995. El Pentium 4 original, denominado Willamette, trabajaba a 1,4 y 1,5 GHz; y fue lanzado en noviembre de 2001.El Pentium 4 se comercializa en una versión para equipos de bajo presupuesto (Celeron) y una orientada a servidores de gama alta (Xeon).

Las distintas versiones son: Willamette, Northwood, Extreme Edition y Prescott.

Willamette, la primer versión del Pentium 4, sufrió de importantes demoras durante el diseño. De hecho, muchos expertos aseguran que los primeros modelos de 1,3, 1,4 y 1,5 GHz fueron lanzados prematuramente para evitar que se extienda demasiado el lapso de demora de los Pentium 4. Además, los modelos mas nuevos del AMD Thunderbird tenían un rendimiento superior al Pentium III, línea que se encontraba al límite de su capacidad por el momento. Fueron fabricados utilizando un proceso de 180 nanómetros y utilizaban el Socket 423 para conectarse a la placa madre.

Intel lanzó al mercado a finales del 2002, los nuevos Northwood de 2,9 y 2,2 GHz. Esta nueva versión combina un incremento de 256 a 512 KB en la memoria caché con la transición a la tecnología de producción de 130 nanómetros. Al estar el microprocesador compuesto por transistores más pequeños, podía alcanzar mayores velocidades y a la vez consumir menos energía. El nuevo procesador funcionaba con el Socket 478, el cual se había visto en los últimos modelos de la serie Willamette.

En septiembre de 2003, Intel anunció la edición extrema (Extreme Edition) del Pentium 4, apenas sobre una semana antes del lanzamiento del Athlon 64, y el Athlon 64 FX. El diseño era idéntico al Pentium 4 (hasta el punto de que funcionaría en las mismas placas madre), pero se diferenciaba por tener 2 MB adicionales de Memoria caché L3. Compartió la misma tecnología Gallatin del Xeon MP, aunque con un Socket 478 (a diferencia del Socket 603 de los Xeon MP) y poseía un FSB de 800MHz, dos veces más grande que el del Xeon MP. Una versión para Socket LGA775 también fue producida.

El primero de febrero de 2004, Intel introdujo una nueva versión de Pentium 4 denominada Prescott. Se utiliza en su manufactura un proceso de fabricación de 90 nanómetros y además se hicieron significativos cambios en la arquitectura del microprocesador, por lo cual muchos pensaron que Intel lo promocionaría como Pentium V. A pesar de que un Prescott funcionando a la misma velocidad que un Northwood rinde menos, la renovada arquitectura del Prescott permite alcanzar mayores velocidades y el overclock es más viable. El modelo de 3,8 GHz es el más veloz de los que hasta ahora han entrado en el mercado.

Comparaciones de algunos Procesadores

Especificaciones técnicas de los microprocesadores Intel

Nombre del

Microprocesa

dor

Fecha de presentación

Velocidad de reloj

Ancho de bus

Número de transistores

Memoria direccionable

Memoria virtual

Breve descripción

4004 15/11/71 108 KHz. 4 bits2.300 (10 micras)

640 byte

Primer chip con manipulación aritmética

8008 1/4/72 108 KHz. 8 bits 3.500 16 KBytes Manipulación Datos/texto

8080 1/4/74 2 MHz. 8 bits 6.000 64 KBytes

10 veces las (6 micras) prestaciones del 8008

8086 8/6/785 MHz. 8 MHz.10 MHz.

16 bits29.000 (3 micras)

1 MegaByte 10 veces las prestaciones del 8080

8088 1/6/795 MHz. 8 MHz.

8 bits 29.000

Idéntico al 8086 excepto en su bus externo de 8 bits

80286 1/2/828 MHz. 10 MHz.12 MHz.

16 Bits134.000 (1.5 micras)

16 Megabytes 1 Gigabyte

De 3 a 6 veces las prestaciones del 8086

Microprocesador Intel 386 DX®

17/10/85

16 MHz. 20 MHz.25 MHz. 33 MHz.

32 Bits275.000 (1 micra)

4 Gigabytes 64 Terabytes

Primer chip x86 capaz de manejar juegos de datos de 32 bits

Microprocesador Intel 386 SX®

16/6/8816 MHz. 20 MHz.

16 Bits275.000 (1 micra)

4 gigabytes64 Terabytes

Bus capaz de direccionar 16 bits procesando 32bits a bajo coste

Microprocesador Intel 486 DX®

10/4/8925 MHz. 33 MHz.50 MHz.

32 Bits(1 micra, 0.8 micras en 50 MHz.)

4 Gigabytes64 Terabytes

Caché de nivel 1 en el chip

Microprocesador Intel 486 SX®

22/4/9116 MHz. 20 MHz.25 MHz.33 MHz.

32 Bits1.185.000 (0.8 micras)


Idéntico en diseño al Intel 486DX, pero sin coprocesador matemático

Procesador Pentium®

22/3/93

60 MHz. 66 MHz.75 MHz.90 MHz.100 MHz.120 MHz.133 MHz.150 MHz.166 MHz.200 MHz.

32 Bits3,1 millones (0.8 micras)


Arquitectura escalable. Hasta 5 veces las prestaciones del 486 DX a 33 MHz.

Procesador PentiumPro®

27/3/95150 MHz. 180 MHz.200 MHz.



Arquitectura de ejecución dinámica con procesador de altas prestaciones

Procesador PentiumII®

7/5/97233 MHz. 266 MHz.300 MHz.



S.E.C., MMX, Doble Bus Indep., Ejecución Dinámica

Intel: un gigante en el Valle del Silicio

Education

Intel