Universiteti Politeknik i Tiranës

Fakulteti i Teknologjisë së Informacionit

Inxhinieri Informatike

Master shkencor(II)

1. DETYRË KURSI

Lënda : Arkitektura e Sistemeve të Përpunimit

Tema: Matja dhe implementimi i disa konfigurimeve

te ndryshme te cache-se

Punoi: Anisa SHEHU Pranoi: Dorian MINAROLLI

________________________ ________________________

(Firma) (Firma)

TIRANË, 2015

Nepermejet simulatorit SimpleScalar dhe tool-sit Cacti, te realizohen disa konfigurime dhe

matje te disa parametrave te performances, sipas specifikave me poshte:

a) Duke perdorur sim-cache per te simuluar kater konfigurimet e cache-se si me poshte:

Konfig1: L1 data cache dhe cache-ne e instruksioneve: 4 KB, direct mapped,32 byte line.

Konfig2: L1 ndan data cache dhe cache-ne e instruksioneve: 4 KB, two-way,32 byte line.

Konfig 3: L1 data cache dhe cache-ne e instruksioneve: 16 KB, 1-way, 32 byte line.

Konfig4: L1 data cache dhe cache-ne e instruksioneve: 16 KB,four-way, 32 byte line.

Komentoni se si L1 cache associativity ndikon ne miss rate, dhe si madhesia L1 cache size

associativity bashkpunojne per te ndryshuar miss rate-in.

Si do jete pjesa e konfigurimit per secilin nga parametrat me siper duke supozuar se eshte r

il:<nrsets>:<blocksize>:<asso>:< repl> 1. 4KB – 32byte -direct mapped il1:128:32:1:r (4KB=128sets*32bsize*1assoc)

2. 4KB -32byte -2-way il1:64:32:2:r

3. 16KB -32byte -direct il1:512:32:1:r

4. 16KB -32byte -4-way il1:128:32:4:r

I. Duke ekzekutuar komanden ne termianl

./simplesim-3.0/ ./sim-cache -cache:il1 il1:128:32:1:r -cache:dl1 dl1:128:32:1:r –

redir:sim devv/konfigurimi1.out ./simplesim-3.0/tests-pisa/bin.little/test-math

II. Ose duke krijuar nje file config3.cfg dhe duke ekzekutuar komanden me poshte

./simplesim-3.0/ ./sim-cache -config devv/config3.cfg –redir:sim devv/konfigurimi1.out ./simplesim-

3.0/tests-pisa/bin.little/test-math

Kemi rrezultatet e meposhtme:

Konfigurimi 1

Konfigurimi 2

Konfigurimi 3

Konfigurimi 4

Po te veme re nga te dhenat e dala nga simulatori konkludojme qe :

a) Me rritjen e associate-it (me cache size te njejte)zvogelohet mundesia per te ndodhur

nje miss

Konfig1. miss_rate =0.1489 (direct-mapped/1-way)

Konfig 2 miss_rate= 0.1390(2-way)

b) Ne rastet kur associate eshte i njejte , me rritjen e madhesise se cache atehere

zvogelohet mundesia per te ndodhur nje miss dhe kemi rasitn 1 dhe 3

Konfig1. miss_rate =0.1489 (4KB)

Konfig 3 miss_rate= 0.0728(16KB)

Dhe po te vihet re ka nje permirsim me rreth 50%

!!! Pra sic shohim miss_rate eshte ne perpjestim te zhdrejte me cache_size dhe associate-in.

b. Tani duke perdorur Cacti, nje tool qe vlerson kohen e aksesimit dhe fuqine e konsumuar.

Inputi i Cacti-t eshte madhesia e struktures se cache-se, cache associativity.Perdor Cacti per

te te llogaritur vonesat dhe fuqine e te katert konfigurimet e L1 te pikes a);Perdor process

teknology 130nm, me 4 porta dhe nje bank. Supozo qe fuqia eshte faktori i dizajnit me i

rendesishmi , dhe qe inputi i dhene , 1%L1 miss rate rrit fuqine e konsumuar te procesorit me

1%. Fuqia e konsumuar rritet sepse nje misss duhet te mbahet ne nje handle complex, kshu qe

te dhenat duhet te merren nga niveli tjeter ne hierarkine e memories. Krahasoni fuqine e

konsumuar ne te 4 rastet te matura nga Cacti dhe vendos se cila eshte dizajni me i mire.

Shenim: Duke qene se nuk pranohet teknologjia 13nm, po perdorim limitin 90nm.

Me konfigurimin normal , kemi keto te dhena:

Konfigurimi1:

Konfigurimi 2: Konfigurimi 3:

Konfigurimi 4.