12
CURSO : MICROPROCESADORES PROFESOR : MARCO AURELIO PORRO CHULLI ESPECIALIDAD : ING. SISTEMAS Y TELEMÁTICA CICLO : VII INTEGRANTES : LESLY BECERRA DAVILA NOEMI ROJAS RAMOS AÑO : 2016

Arquitectura risc

Embed Size (px)

Citation preview

Page 1: Arquitectura risc

CURSO : MICROPROCESADORESPROFESOR : MARCO AURELIO PORRO CHULLIESPECIALIDAD : ING. SISTEMAS Y TELEMÁTICACICLO : VIIINTEGRANTES :

LESLY BECERRA DAVILA NOEMI ROJAS RAMOS

AÑO :

2016

Page 2: Arquitectura risc

ARQUITECTURA RISC

Page 3: Arquitectura risc

CONTENIDO

DEFINICIÓN

RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse.

Page 4: Arquitectura risc

CAR

ACT

ERÍS

TIC

AS

Modelo de conjunto de instrucciones Load/Store (Cargar/Almacenar).- Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros.

Ausencia de microcódigo.-El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica.

Instrucciones simples, de formato fijo, con pocos modos de direccionamiento.- Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines.

Arquitectura no destructiva de tres direcciones.- contienen los campos de los dos operandos y de su resultado.

Ejecución en ciclos únicos (single-cycle).- El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU.

Ejecución en conductos (pipelined).-Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución.

Page 5: Arquitectura risc

PRINCIPIOS

Analizar las aplicaciones para

encontrar las operaciones clave

Diseñar u

n bus d

e dato

s que se

a

óptimo p

ara la

s opera

ciones c

lave.

Repetir este proceso para otros recursos.

Agregar nuevas instrucciones sólo

si no hacen más lenta a la máquina.

Diseñar instrucciones que realicen

las operaciones clave utilizando el

bus de datos.

Page 6: Arquitectura risc

MULTIPROCESO-MEMORIA CACHE

Multiprocesadores de memoria compartida.- Son sistemas con múltiples procesadores que comparten un único espacio de direcciones de memoria.

Multiprocesadores de memoria distribuida: Se caracterizan porque cada procesador sólo puede acceder a su propia memoria.

Page 7: Arquitectura risc

Escritura continua.- Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la memoria principal.

Los sistemas de memoria caché y el multiproceso

Copia posterior.- Es un sistema mucho más eficiente, aunque también más complejo de implementar.

Escritura invalidada.-Impide a una CPU modificar los datos compartidos en su caché hasta que otros caches han invalidado sus copias.

Escritura radiada.- Que requiere que la CPU que modifica los datos compartidos actualice los otros caches.

Page 8: Arquitectura risc

VENTAJASDebido a que cada instrucción realiza una operación muy simple, el

código se ejecutará en aproximadamente el mismo tiempo que el comando MULT de la arquitectura CISC. Estas instrucciones reducidas RISC requieren menos hardware y es más sencillo que las instrucciones complejas, dejando más espacio para registros de propósito general.

RISC ha alcanzado a todos los fabricantes de semiconductores: AMD, Intel, MIPS, Motorota, ROSS, y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, entre otros y sus correspondientes clónicos.

La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.

Utiliza un sistema de direcciones no destructivas en RAM. Cada instrucción puede ser ejecutada en un solo ciclo del CPU.

Page 9: Arquitectura risc

DESVENTAJAS

Excesiva dependencia en la efectividad del compilador.

La depuración de los programas se hace difícil por la programación de instrucciones.

Se incrementa el tamaño del código del lenguaje máquina.

Necesidad de memoria rápida.

Page 10: Arquitectura risc

RESUMENLa arquitectura RISC (Reduced Instruction Set Computer).Ha sido la consecuencia evolutiva de las CPU. Como su nombre lo indica, se trata de microprocesadores con un conjunto de instrucciones muy reducidas en contraposición a CISC y se caracteriza por poseer un juego de instrucciones lo más reducido posible con un porcentaje alto de ellas que se completan en un ciclo de reloj.

RECOMENDACIONESCada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en función de la aplicación concreta que quiera realizar. como para determinar si RISC puede emplearse en forma rentable para una aplicación concreta.

Page 11: Arquitectura risc

CONCLUSIONESSi bien el campo de aplicaciones de las arquitecturas RISC de alta capacidad crece

con fuerza, esto no equivale al fin de otras arquitecturas de procesadores y controladores acreditadas que también seguirán perfeccionándose.

RISC ofrece soluciones atractivas donde se requiere una elevada capacidad de procesamiento y se presente una orientación hacia los lenguajes de alto nivel, por lo que, los procesadores RISC han conquistado el sector de las estaciones de trabajo.

APRECIACIÓN DEL EQUIPOHoy en día es muy importante tener en cuenta el conocimiento acerca de la

arquitectura RISC ya que la tecnología va avanzando día a día para poder saber qué tipo de arquitectura elegir.

Page 12: Arquitectura risc