View
84
Download
5
Category
Preview:
DESCRIPTION
第七讲 数字集成电路及应用. 4.5.1 集成编码器. 编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。常用的编码器集成电路有 8/3 线优先编码器和 10/4 线优先编码器等器件。. - PowerPoint PPT Presentation
Citation preview
第七讲 数字集成电路及应用4.5.1 集成编码器
编码器的逻辑功能是将加在电路若干个输入端中的某一个输入端的信号变换成相应的一组二进制代码输出。常用的编码器集成电路有 8/3 线优先编码器和 10/4 线优先编码器等器件。 图 4.5.1(a) 是 8/3 线优先编码器 74LS148 的管脚排列图。 I0 ~ I7 是输入信号输入端,输入 8 个信号,低电平有效。 C 、B 、 A 为三输出端,可组成 8 组二进制码输出,且为反码输出。在 I0 ~ I7 输入端中,优先权排列顺序为 I7( 最高 )……I0(最低)。 74LS148 编码器的真值表如表 4-1 所示。图 4.5.1(b) 是 10/4 线优先编码器 74LS147 的管脚排列图。该器件无使能控制端。它有 9 根输入线 I1 ~ I9 , 4 根输出线 DCBA ,编码优先权顺序为 I9 (最高)…… I1 (最低),输入为低电平有效,输出为反码输出。 74LS147 编码器的真值表如表 4-2 。 退出
1 8
916
I0I1I2I3
I4 I5 I6 I7 E I C B G N D
AG SE OV cc
74L S 148 /348
1 8
916
V cc
G N D
I9I1 AI2I3DN C
I4 I5 I6 I7 I8 C B
74L S 147
(a) (b )
4.5.2 集成译码器 译码是编码的相反过程,译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二—十进制译码器和 BCD
—7 段译码器。 退出
74LS138 是一种常用的二进制译码器。有 3 个输入端 A 、 B 、C 接受二进制编码,输出端 Y0 ~ Y7 共 8 条译码输出线。 74LS1
38 的管脚排列图如图 4.5.2(a) 所示。其真值表见表 4-3 所示。另外 74LS137 是具有地址锁存功能的 3/8 译码器,与 74LS138 相比,仅 4 号管脚不同,在 74LS137 中,该脚为锁存控制
A B C G 2 A G 2 B G 1 Y 7 G N D
Y 6Y 5Y 4Y 3Y 2Y 1Y 0V cc
7 4 L S 1 3 8
1 8
91 6
B C L T
BI/
RB
O
R B I D A G N D
edcbagfV cc
7 4 L S 4 8
1 8
91 6
B C L T B I L E D A V ss
V cc f g a b c d e
1 8
91 6
C D 4 5 1 1
Y 0
A
G N DY 3
7 4 L S 4 2
Y 4
D
Y 5Y 1
1
Y 9B Y 8
1 6 9
Y 6
Y 7
Y 2
8
V cc C
(a) (b )
(c)(d ) 退出
74LS48 可直接驱动共阴极 LED 数码管而不需外接限流电阻。
74LS46/47 的管脚排列与 74LS48 完全相同,所不同的是输出a ~ g 为反码输出,且输出端为集电极开路形式,可用于驱动共
阳极 7 段 LED 数码管。CD4511 也是一种 BCD-7 段显示译码器,它属于 CMOS 器件,
高电平输出电流可达 25mA 。其管脚排列见图4 .5.2(d) 所示。真值表如表4 -6 所示。该器件用于驱动共阴极 7 段 LED 数码管。
4.5.3 集成数据选择器 数据选择器是一种能从多路平行输入数据中,任选一路作为输出信号的电路。但只能传送数字信号,不能传送模拟信号。这种器件在微机系统、数字通讯设备使用较多。
退出
1 8
916
D 0D 1D 2D 3
D 4 D 5 D 6 D 7 A 0 A 1 A 2V cc
G N DY Y E
74L S 151 /251
1E
2E
1D 01D 11D 21D 3A 1
A 0 2D 3 2D 2 2D 1 2D 0
1Y
2Y
G N D
V cc
74L S 153 /253
(a) (b )
退出
4.5.4 集成数字运算电路 数字运算电路包括数字比较器、半加器、全加器、奇偶检测
器等逻辑单元电路。下面简单介绍几种常用的数字运算 路。74LS85 和 CD4585B 是其功能相似的 4 位二进制码比较器。其管脚排列图分别见图 4.5.4(a) 和图 4.5.4(b) 。功能表见表 4-8 。
B3
A<B
A=B
A>B A>
BF F A=
B
A<B
F
GND
B0A0B1A1A2B2A3Vcc
74LS85
1 8
916
B1
A2
Vcc
1
B2
8
A3
A>B
9
A0
16
B0
F A=B
A<B
A=B A1 Vss
F A<B
F A>B
CD4585
B3
退出
常用的全加器集成电路是 74LS183 ,它是包含两个完全独立的全加器。可实现 2 位二进制数加法运算。管脚排列如图 4.5.5(a) 所示。 74LS283 则是一个四位二进制加法器,可实现 4 位二进制数的加法运算。其管脚排列如图 4.5.5(b) 所示。
1A N C 1B 1C n 1Cn + 1 1S G N D
2SN C2Cn + 12C n2B2AV cc
74L S 183
S 1 B 1 A 1 S 0 A 0 B 0 C 0 G N D
C 4S 3B 3A 3S 2A 2B 2V cc
74L S 283
1 1 8
916814
(a) (b )
退出
4.6 中规模时序逻辑集成电路
4.6.1 集成触发器和锁存器
常用负边沿集成 J-K 触发器有 74LS76 、 74LS112 、 74LS114 等,常用的集成正边沿 J-K 触发器有 74LS109 、 CD4027 等。它们都是在一片芯片内包含了两个相同且独立的 J-K触发器。它们不仅包含 CP 、 J 、 K 信号输入端,而且还具有复位、置位功能。他们的管脚排列和功能表,不作详细讨论。D 触发器也是一种常用的双稳态电路,常用的集成 D 触发器有74LS74 、 CD4013 等。 74LS74 和 CD4013 的不同是“复位”和“置数”所要求的信号电平高低不同,它们每片都包含两个独立的 D 触发器。管脚排列见图 4.6.1(a) 和 4.6.1(b) 所示。
退出
74L S 74 C D 4013
1R d
1 7
814
1D 1C P 1C P 1S d1S d 1Q 1Q1Q 1QG N D V ss1D1R d
V cc V cc 2R d2R d 2D 2D2C P 2C P 2S d2S d 2Q 2Q2Q 2Q
(a) (b)
1 7
814
锁存器有无输出控制信号和带输出控制信号两种类型。无输出控制信号的 D 锁存器有 74LS77 、 74LS75 、 74LS375 等,它们的功能是当输入控制端 G 为高电平时, D 锁存器中的门是打开的,输入数据 D 通过门传输到输出 Q 端;当 G 为低电平时,门是关闭的,输出数据 Q 保持上次输入的数据,即为锁存状态。象这类锁存器又称“透明锁存器”。 退出
带输出控制信号的锁存器常用的有 74LS373、 74HC573、74HC563等。它们的数据输出端是三态输出。
1 10
1120
74L S 373
O E Q 0 D 0 D 1 Q 1 Q 2 D 2 D 3 Q 3 G N D
GQ 4D 4D 5Q 5Q 6D 6D 7Q 7V cc
退出
4.6.2 集成移位寄存器 移位寄存器是暂时记忆数据的“寄存器”,其特征是具有将数据向左或向右移动的功能。移位寄存器有各种形式。按存数据的位数有 4 位、 8 位等,按“输入 / 输出数据”形式有“串入 / 串出”、“串入 / 并出”、“并入 / 串出”、“并入 / 并入”等。
74L S 164
1 7
814
DA D
BQ 0 Q 1 Q 2 Q 3 G N D
C PC RQ 4Q 5Q 6Q 7V cc
74L S 165
S /L C P D 4 D 5 D 7
Q 7
D 6 Q 7 G N D
S ID 0D 1D 2D 3C IV cc
1 8
916
(a) (b)
退出
4.6.3 集成计数器 计数器具有累积计数脉冲的功能。它是数字电路系统中一个十分重要的逻辑部件,目前生产厂家已制造出了具有不同功能的集成计数芯片,各种计数器的不同点主要表现在计数方式(同步计数或异步计数)、输出编码形式(自然二进制码、 BCD 编码、时序分配输出)、计数规律(加法计数或可逆计数)、预置方式(同步预置或异步预置)以及复位方式(同步复位或异步复位)等六个方面。下面将简单介绍几种常用的集成计数器。 二进制计数器。常用多级异步二进制计数器有 CD4020 、 CD4024 、 CD4040及 CD4060 。其中 CD4024 是 7级串行二进制计数器, CD4040 是 12级计数器, CD4020及 CD4060 是14级串行二进制计数器
退出
十进制计数器的编码一般都是 BCD 码,常见的十进制加法计数器有 74LS160 、 74LS162及 CD4518 等。 74LS160 和 74LS162 管脚排列和逻辑功能完全相同(与 74LS161 、 74LS163 管脚相同,但 74LS161 、 74LS163 是 4 位二进制计数器),所不同的是 74LS160 是异步清零,而 74LS162 是同步清零
可逆计数器。所谓“可逆计数器”是指该器件不仅能完成加法计数,而且也能实现减法计数。常见的可逆计数器有 74LS190/74LS191 和 74LS192/74LS193 等。其中 74LS190/74LS191是单时钟同步加 /减计数器,管脚排列完全相同,如图 4.6.4(d)所示。所不同的是 74LS190 是十进制计数器,而 74LS191 是二进制计数器。
退出
C D 4 0 4 0
Q 1 1 Q 6 Q 5 Q 4 Q 3 Q 2 Q 1 V ss
Q 0C PRQ 8Q 7Q 9Q 1 0V cc
1 8
91 6
V cc
1 8
91 6
7 4 L S 1 6 3
G N DR C P D 0 D 1 D 2 D 3 E P
E T L DQ 3Q 2Q 1Q 0C O
1 6 9
V cc
81
V ss1 C P 1 E N 1 Q 0 1 Q 1 1 Q 2 1 Q 3 1 R
2 C P2 E N2 Q 02 Q 12 Q 22 Q 32 R
C D 4 5 1 8
(a) (b) (c )
V cc
1 8
91 6
D 1 Q 1 Q 0 Q 2 Q 3
D 3D 2L DD 0
8
1 6 9
V cc
1
D 1 Q 1 Q 0 C P - C P + Q 2 Q 3
D 3D 2L DC OB ORD 0
7 4 L S 1 9 2 /1 9 3
C I U /D
Q c/QBQ R CC P
7 4 L S 1 9 0 /1 9 1
81
V cc
V ss
1 6 9
G N D G N D L D Q 3 D 3 D 0 C I Q 0 C O
B / DU / DQ 1D 1D 2Q 2C P
C D 4 0 2 9
(d) (e) (f)
退出
时序脉冲分配器。它的功能是在时钟脉冲的作用下,实现顺序脉冲产生功能,整个输出时序是 Q0—Q1—Q2……Q7……依次出现与时钟同步的高电平,宽度等于时钟周期。这也属于计数器。常见的时序脉冲发生器有 CD4017 和 CD4022 两种,CD4017 是十进制脉冲分配器,有 Q0 ~ Q9 十个输出端; CD4022 是八进制脉冲分配器,有 Q0 ~ Q7八个输出端。它们的管脚排列见图 4.6.5(a) 所示。
C D 4017
Q 5
1 8
916
Q 1 Q 0 Q 2 Q 6 Q 7 Q 3 V ss
Q 8Q 4Q 9C OEC PRV cc
(a)
退出
4.7 常用集成模拟开关 模拟开关是用于接通和断开模拟信号(也包括数字信号)的开关。它具有功耗低、速度快、体积小、无机械触点及使用寿命长等优点。故在电子电路中获得广泛应用
4.7.1 单刀单掷型集成模拟开关
常用的集成器件是 CD4066 ,该器件为通用 4 开关,内部包含 4只独立的可控 CMOS 开关,其管脚排列如图 4.7.1(a) 所示。四只开关各有控制端 C 端和两个可互换的输入 / 输出端 (I/O) ,当C=1 ( VCC )时,模拟开关导通;反之,模拟开关断开。
退出
C D 4066
1I/O 1O /I 2O /I 2 I/O 2C 3C V ss
3 I/O3O /I4O /I4 I/O4C1CV cc
C D 4053
0Y1Y 1Z Z C O M 0Z IN H VE E
V ss
A 2A 1A 00X1XX C O M
Y C O M
V cc
1 17
814
8
916
IN H VE E
V ss
A 2A 1A 0V cc
1 8
916
4X 6X X C O M 7X 5X
3X0X1X2X
C D 4051
(a) (b) (c )
4.7.2 单刀双掷型集成模拟开关 CD4053 是三组二选一双向模拟开关,其管脚排列图见图 4.7.1(b) 。图中 X 、 Y 、 Z 表示三个通道, A0 、 A1 、 A2 分别是 X 、Y 、 Z 通道的三个控制信号。例如,当 A0=0 时, K1 开关与 0X 信号接通;当 A0=1 时, K1 开关与 1X 信号接通。同理, A1 、 A2对 K2 、 K3 的控制作用也是一样。 INH 是禁止端,当 INH=1 时,三组模拟开关全部断开。
退出
另外,该器件有三个电源端子,其中 VCC 是正电源端, VEE是模拟地, VSS 是数字地。例如当 VCC=5V , VSS=0V , VEE= -5V 时,可用 0 ~ 5V 的数字信号控制幅值为 ±5V 的模拟信号的传输。
4.7.3 单刀多掷型集成模拟开关 此类器件常用的有 CD4052 、 CD4051 、 CD4067 等。 CD4052 是双四选一模拟开关; CD4051 是八选一模拟开关; CD4067 是十六选一模拟开关。它们的基本功能是一样的,均包含有地址输入端、禁止端、多路信号输入端、公共通道信号输出端等。它们均是双向开关。
4.8 集成单稳态触发器 在数字电路控制系统中,有时需要定时、延时、脉冲展宽等操作,专用于完成这种功能的集成电路,就是“集成单稳态触发器”。目前常用的集成器件有 74LS121 、 74LS122 、 74LS123 、CD4538及 CD4098 等,它们使用非常方便简单,只需外接一只电容和电阻即可得到输出所需宽度的脉冲。 退出
4.8.1 集成可重复触发单稳态触发器 常用的集成器件有 CD4538 和 74LS123 ,它们都是双单稳态触发器。其管脚排列图如图 4.8.2(a) 所示,它们的功能表见表 4-16 和表 4-17
C D 4 5 3 8 /4 5 2 8 /40 9 8
1 C x
1Rx,
1Cx 1 R d 1 A 1 B 1 Q 1 Q V ss
2 Q 2 Q2 B2 A2 R d2Rx,
2Cx
2 C xV cc
1 8
91 6
1 C x1Rx,
1Cx
1 R d1 A 1 B
1 Q
1 Q V ss2 Q
2 B 2 A2 R d
2Rx,
2Cx2 C x
V cc
1 8
91 6
2 Q
7 4 L S 1 2 3 /2 2 1
(a)
7 4 L S 1 2 1
Q N C A 1 A 2 B Q G N D
N CR inC xC x ,R xN CN CV cc
1 7
81 4
(b)
退出
CD4538 是精密型单稳态触发器,在整个允许工作的温度范围内,相对脉冲输出宽度的误差仅在 ±0.5% 以内。输出脉宽计算公式为:
XXW CRt 可用于 10ms ~数秒以上的定时。外接定时元件参数范围是:CX≥0 (无明确上限值)一般上限实用范围可达数十 mF; RX≥5kΩ 。电路定时元件 RX 、 CX 的接法如图 4.8.3 。
VCC_CIRCLE2
12
2
XC
Rx/CxCx
Vcc
R X
退出
输出脉冲的计算公式为:
XXW CRt 45.0
4.9 集成 D/A 和 A/D 转换器
4.9.1 集成 D/A 转换器
1. 10 位 D/A 转换器 AD7520
AD7520 D/A转换器内部不带输入锁存器,无参考电压及电压输出电路。这种芯片在应用时,不能直接和微处理器的数据总线相连,必须通过具有输出锁存功能的 I/O口和锁存器相连。
退出
AD7520 是一种廉价的 D/A 转换芯片,内部由 CMOS 电流开关和 T 形电阻网络构成,其电路结构如图 4.9.1(a) 所示,该芯片的管脚排列如图 4.9.1(b) 所示。图中 D9 ~ D0 为数据输入端; VCC 为主电源输入端( 5 ~ 15V ); VREF 为参考电压输入端( -10V ~ +10V ); RF 为反馈输入端; GND 为数字地; Iout1 、 Iout2 为电流输出端。由于 AD7520 本身带负载能力弱,因此其输出必须通过运算放大器将 Iout1 和 Iout2 转换成相应的电压输出,单极工作方式基本连接见图 4.9.2 。输出电压为:
REF10Fout10 2V
NRIU
退出
V C C _ C I R C L E
V C C _ C I R C L E
V C C _ C I R C L E
1 2
12+
-
3
26
¡À VR E F
500
500
A
12
Io u t1
Io u t2
3
14V cc
+ 15V
D 0
135415
D 8D 9
U 0
. . . . . .
A D 7520
16
R 1
R 2
¦A ج741
退出
Recommended