รายงาน DRAM และ SRAM - Know2pro.com

RAM (Random Access Memory)แรม (RAM: Random Access Memory) หน่�วย

ความจำาเข้ าถึ�งโดยสุ่��ม หรื�อหน่�วยความจำาชั่��วครืาว) เป็�น่หน่�วยความจำาหลั�ก ที่!�ใชั่ ใน่รืะบบคอมพิ&วเตอรื(ย�ค ป็)จำจำ�บ�น่ หน่�วยความจำาชั่น่&ดน่!* อน่�ญาตให เข้!ยน่แลัะอ�าน่ข้ อม-ลัได ใน่ตาแหน่�งต�างๆ อย�างอ&สุ่รืะ แลัะรืวดเรื0วพิอสุ่มควรื ซึ่��งต�างจำากสุ่��อเก0บข้ อม-ลัชั่น่&ดอ��น่ๆ อย�างเที่ป็ หรื�อด&สุ่ก( ที่!�ม!ข้ อจำาก�ดใน่การือ�าน่แลัะเข้!ยน่ข้ อม-ลั ที่!�ต องที่าตามลัาด�บก�อน่หลั�งตามที่!�จำ�ดเก0บไว ใน่สุ่��อ หรื�อม!ข้ อกาจำ�ดแบบรือม ที่!�อน่�ญาตให อ�าน่เพิ!ยงอย�างเด!ยว

ข้ อม-ลัใน่แรืม อาจำเป็�น่โป็รืแกรืมที่!�กาลั�งที่างาน่ หรื�อข้ อม-ลัที่!�ใชั่ ใน่การืป็รืะมวลัผลั ข้องโป็รืแกรืมที่!�กาลั�งที่างาน่อย-� ข้ อม-ลัใน่แรืมจำะหายไป็ที่�น่ที่! เม��อรืะบบคอมพิ&วเตอรื(ถึ-กป็3ดลัง เน่��องจำากหน่�วยความจำาชั่น่&ดน่!* จำะเก0บข้ อม-ลัได เฉพิาะเวลัาที่!�ม!กรืะแสุ่ไฟฟ6าหลั�อเลั!*ยงเที่�าน่�*น่

หน่�วยความจำา (RAM) ที่!� ใชั่ งาน่ก�น่สุ่�วน่ใหญ� จำะม!ป็รื&มาณความจำ�สุ่-ง แลัะต องจำ�ายกรืะแสุ่ไฟฟ6าให เพิ��อคงสุ่ถึาน่ะการืเก0บข้ อม-ลัไว เรื!ยกว�าเป็�น่หน่�วยความจำาแบบโวลัาไที่น่( (Volatine) ซึ่��งตามเที่คโน่โลัย!ข้อง RAM ได จำ�ดแบ�งออกเป็�น่สุ่องกลั��ม ค�อ 1. Static Random Access Memory ( SRAM ) สุ่แตต&กแรืมหรื�อเรื!ยกสุ่�*น่ ๆ ว�า SRAM เป็�น่หน่�วยความจำาที่!�ป็รืะกอบไป็ด วยวงจำรื flip-flop ใน่แต�ลัะ bits ข้องหน่�วยความจำา ที่างาน่ได เรื0วกว�า แบบ DRAM แลัะไม�ต องการืวงจำรืไฟฟ6าสุ่าหรื�บการื Refresh ข้ อม-ลัที่!�เก0บไว ภายใน่หน่�วยความจำา ใน่ข้ณะที่!�หน่�วยความจำาแบบ DRAM น่�*น่ต องการืวงจำรื Refresh แต�เน่��องจำากหน่�วยความจำาแบบ SRAM น่�*น่ม!รืาคาแพิง ที่าให ผ- ผลั&ตไม�ได ใชั่ SRAM มาที่าเป็�น่หน่�วยความจำามาตรืฐาน่ข้องเครื��องคอมพิ&วเตอรื(พิ!ซึ่! การืใชั่ งาน่สุ่�วน่ใหญ�ข้องหน่�วยความจำาป็รืะเภที่น่!*จำะถึ-กจำาก�ดไว เฉพิาะการืเป็�น่หน่�วย ความจำาแคชั่ ( Cache ) ซึ่��งม!ข้น่าดเพิ!ยงเลั0กน่ อยเม��อเที่!ยบก�บหน่�วยความจำาที่�*งหมดที่!�ต&ดต�*งอย-�ใน่ เครื��องคอมพิ&วเตอรื(

1

ร�ปที่� 1.1 Block Diagram ข้อง SRAM

2

ร�ปที่� 1.2 แสุ่ดงโครืงสุ่รื างข้อง CPU โดยหมายเลัข้ 2 แลัะ 4 ค�อ

Cache ที่!�ที่าจำาก SRAM

ประเภที่ของ SRAM

1.แบ่�งตามชนิ�ด Transistor ที่�ใช�- BJT ( Bipolar Junction Transistor ) ซึ่��งใชั่

ก�น่ใน่ไอซึ่!แบบ TTL ข้ อด!ค�อม!ความเรื0วสุ่-งแต�ม!การืใชั่ พิลั�งงาน่มาก

- MOSFET (metal–oxide– semiconductor field-effect transistor) ใชั่ ก�น่ใน่ไอซึ่!แบบ CMOS ข้ อด!ค�อใชั่ พิลั�งงาน่ต�าแลัะเป็�น่ที่!�น่&ยมใชั่ก�น่มาก

2.แบ่�งตาม Function

- Asynchronous ม! Clock Frequency ที่!�เป็�น่อ&สุ่รืะ data in แลัะ data out ถึ-กควบค�มด วยการืสุ่�ง Address

- Synchronous ค�าเวลัา(Timing) ที่�*งหมดจำะถึ-กกาหน่ดโดยข้องข้อง clock. Address, Data in

แลัะสุ่�ญญาณควบค�มอ��น่ๆ ม!ความสุ่�มพิ�น่ธ์(ก�บ Clock Signal

3.แบ่�งตามลั�กษณะสำ าคั�ญ- ZBT (ZBT stands for zero bus

turnaround ) turnaround ค�อจำาน่วน่ข้อง Clock Cycle ที่!�จำะเป็ลั!�ยน่การือ�าน่ไป็เป็�น่การืเข้!ยน่ ซึ่��ง

3

ค�า latency รืะหว�าง read แลัะ write cycle

เที่�าก�บ 0- syncBurst (syncBurst SRAM or

synchronous-burst SRAM) ม!ค�ณสุ่มบ�ต&ที่!�ชั่��อว�า synchronous burst ที่!�จำะชั่�วยเพิ&�มความเรื0วใน่การืเข้!ยน่ข้ อม-ลัข้อง SRAM

- DDR SRAM เป็�น่ชั่น่&ด Synchronous, single

read/write port(ม!พิอรื(ตสุ่าหรื�บสุ่�งข้ อม-ลัที่�*งอ�าน่แลัะเข้!ยน่ 1 พิอรื(ต),double data rate IO (ม!ความเรื0วเป็�น่ 2 เที่�า)

- Quad Data Rate SRAM เป็�น่ชั่น่&ด Synchronous, seperate read/write port(ม!พิอรื(ตสุ่าหรื�บสุ่�งข้ อม-ลัที่�*งอ�าน่แลัะเข้!ยน่แยกจำากก�น่),double data rate IO (ม!ความเรื0วเป็�น่ 2

เที่�า)-

โคัรงสำร�างภายในิของ SRAM

สุ่แตต&กแรืม (Static Random Access Memory

(SRAM)) เป็�น่หน่�วยความจำาที่!�ใชั่ สุ่ถึาน่ะที่างวงจำรืไฟฟ6าเป็�น่ที่!�เก0บข้ อม-ลั โดยวงจำรื Flip-Flop ซึ่��งสุ่รื างจำาก Transistor 6 ต�ว แต�ลัะวงจำรืจำะเก0บข้ อม-ลั " 0 " ก�บ " 1 " แลัะ คงสุ่ถึาน่ะไว จำน่กว�าจำะม!การืสุ่��งเป็ลั!�ยน่แป็ลัง ไม�ต องการืการืรื!เฟรืชั่เซึ่ลัเก0บข้ อม-ลั เน่��องจำากม�น่ที่างาน่บน่ที่ฤษฎี!ข้องการืเคลั��อน่ที่!�ข้องกรืะแสุ่ไฟฟ6าซึ่��งม!การืเป็ลั!�ยน่ แป็ลังใน่ 2 ที่&ศที่าง ( Flip Flops ) อย�างไรืก0ตาม โครืงสุ่รื างข้อง SRAM ที่!�ใชั่ Transistor 6 ต�วน่!*ใชั่ พิ�*น่ที่!�มากกว�า DRAM cell ที่!�สุ่รื างมาจำาก Transistor 1 ต�วแลัะ Capacitor 1 ต�ว เสุ่!ยอ!ก

4

ร�ปที่� 1.3 A six-transistor CMOS SRAM cell.

กระบ่วนิการ Read – Write ของ SRAM

ร�ปที่� 1.4 SRAM Read Operation

5

ร�ปที่� 1.5 SRAM Write Operation

ร�ปที่� 1.6 SRAM Write-Read Operation

สำร&ปข�อด�แลัะข�อเสำ�ยของ SRAM

ข�อด�- ม!ความเรื0วใน่การืที่างาน่สุ่-งกว�า DRAM มาก- ไม�ต องการืการื Refresh ใน่การืเก0บข้ อม-ลั เพิรืาะใชั่

Transistor เป็�น่โครืงสุ่รื าง- สุ่ามารืถึเก0บข้ อม-ลัไว ได ตลัอดเวลัาตรืาบใดที่!�ย�งม!กรืะแสุ่ไฟ

เลั!*ยงวงจำรือย-�ข�อเสำ�ย

6

- SRAM จำะก&น่ไฟมากกว�า DRAM อ�น่เน่��องจำากการืใชั่ Flip-

Flop น่��น่เอง- ม!รืาคาสุ่-งกว�า DRAM จำ�งสุ่รื างได ข้น่าดที่!�ไม�มาก น่&ยมใชั่ เป็�น่

cache- ไม�สุ่ามารืถึผลั&ตให ม!ความจำ�สุ่-งๆ ภายใน่ไอซึ่!/ชั่&ป็เพิ!ยงต�วเด!ยว

ได ถึ าใสุ่� SRAM ลั วน่ๆ ใน่เครื��องคอม จำะต องม!รืะบบรืะบายความรื อน่แบบพิ&เศษ

        2. Dynamic Random Access Memory ( DRAM ) ไดน่าม&กแรืมหรื�อเรื!ยกสุ่�*น่ ๆ ว�า DRAM เป็�น่หน่�วยความจำาที่!�ถึ-กน่ามาใชั่ ผลั&ตแรืม เพิ��อใชั่ ต&ดต�*งลังใน่เครื��องคอมพิ&วเตอรื( ซึ่��งหน่�วยความจำาน่!*ได รื�บความน่&ยมสุ่-ง อ�น่เน่��องมาจำากม!ความจำ�สุ่-ง ก&น่ไฟน่ อยแลัะรืาคาถึ-กกว�าหน่�วยความจำา SRAM แต�ข้ อเสุ่!ยก0ค�อม!ความย��งยากใน่การืออกแบบเพิ��อการืน่าไป็ใชั่ งาน่ เน่��องจำาก DRAM จำะที่าการืเก0บข้ อม-ลัไว ใน่ต�วเก0บป็รืะจำ� (Capaciter) ซึ่��งจำาเป็�น่จำะต องม!การื refresh ข้ อม-ลัอย-�ตลัอดตามรืะยะเวลัาที่!�กาหน่ดไว เพิ��อเก0บข้ อม-ลัให คงอย-�ไม�ให ข้ อม-ลั สุ่-ญหายไป็แลัะเป็�น่การืเต&มไฟฟ6าเข้ าไป็เพิ��อให ข้ อม-ลัที่!�กาลั�งจำางหายไป็ม!ความ เข้ มข้�*น่ โดยการื refresh น่!*ที่าให เก&ดชั่�วงเวลัาข้�*น่ใน่การืเข้ าถึ�งข้ อม-ลั แลัะที่!�ต อง refresh ต�วเองอย-�ตลัอดเวลัาจำ�งเป็�น่เหต�ให ได ชั่��อว�า Dynamic Random Access Memory

จำ�ดเด�น่ข้อง DRAM ค�อ ม!ความหน่าแน่�น่ต�อชั่&พิสุ่-งมากเม��อเที่!ยบก�บ SRAM ด�งน่�*น่จำ�งเป็�น่ที่!�น่&ยมใชั่ เพิรืาะม!รืาคาถึ-กกว�ามาก อย�างไรืก0ด!การืเชั่��อมต�อเข้ าก�บวงจำรืคอมพิ&วเตอรื(ข้อง DRAM ม!ข้ อย��งยากมากกว�า SRAM แลัะจำากความจำ�สุ่-งมากข้อง DRAM (ป็)จำจำ�บ�น่ม!ความจำ�ได มากถึ�ง 512 Mbit ต�อชั่&พิ) ด�งน่�*น่จำ�งต องวางโครืงสุ่รื างแอดเดรืสุ่เพิ��อเข้ าถึ�งสุ่�วน่ต�าง ๆ ข้องหน่�วยความจำาเป็�น่แบบแมที่รื&กซึ่( จำะม!ลั�กษณะเป็�น่แถึวแลัะสุ่ดมภ(

7

ร�ปที่� 2.1 Block Diagram ข้อง DRAM(Toshiba)

8

ร�ปที่� 2.2 DRAM

โคัรงสำร�างของ DRAM

ไดน่าม&คแรืม (DRAM) เป็�น่หน่�วยความจำาที่!�เป็�น่ลั�กษณะข้องเซึ่ลัป็รืะจำ�ไฟฟ6าเลั0กๆ ใชั่ เก0บข้ อม-ลั ใน่รื-ป็ข้อง " 0 " ก�บ " 1

" แลัะต องการืการืรื!เฟรืชั่ ( Refresh ) เซึ่ลัเก0บข้ อม-ลั หรื�อการืป็รืะจำ�ไฟ ( Charge ) ใน่ที่�กๆ ชั่�วงม&ลัลั&ว&น่าที่!

ร�ปที่� 2.3 แสุ่ดงลั�กษณะการืที่างาน่ DRAM

DRAM จำะเก0บที่�กๆ บ&ตใน่เซึ่ลัเก0บข้ อม-ลั ป็รืะกอบด วยต�วเก0บป็รืะจำ� (คาป็าซึ่&เตอรื( (Capacitor)) แลัะที่รืาน่ซึ่&สุ่เตอรื( (Transistor) คาป็าซึ่&เตอรื(จำะสุ่-ญเสุ่!ยป็รืะจำ�ไฟฟ6าอย�างรืวดเรื0ว ( Discharge ) แลัะน่��น่เป็�น่เหต�ผลัว�า ที่าไม DRAM จำ�งต องรื!ชั่ารื(ต ( Re-charge )

9

ร�ปที่� 2.4 DRAM Cell

ร�ปที่� 2.5 Capacitor Charge and Discharge

Timingซึ่!พิ!ย-สุ่ามารืถึเข้ าถึ�งข้ อม-ลัได ง�าย โดยการื Random Access

เข้ า ถึ�งแบบสุ่��ม ข้ อม-ลัที่�กๆ สุ่�วน่ข้องหน่�วยความจำาหรื�อพิ�*น่ที่!�เก0บข้ อม-ลัได โดยตรืง ไม�จำาเป็�น่ค น่หาข้ อม-ลัเรื!ยงตามลัาด�บก�อน่-หลั�งจำากจำ�ดเรื&�มต น่

จำากความจำ�สุ่-งมากข้อง DRAM จำ�งต องวางโครืงสุ่รื างแอดเดรืสุ่เพิ��อเข้ าถึ�งสุ่�วน่ต�าง ๆ ข้องหน่�วยความจำาเป็�น่แบบแมที่รื&กซึ่( จำะม!ลั�กษณะเป็�น่แถึว (ROW) แลัะสุ่ดมภ( (Column)

10

ร�ปที่� 2.6 แสุ่ดงการืเข้ าถึ�งข้ อม-ลัข้อง DRAM

ร�ปที่� 2.7 ภาพิแสุ่ดงการืต�อ DRAM Cell

กระบ่วนิการ Read-Write ของ DRAM

11

ร�ปที่� 2.8 SDRAM Read Access Timing (Left)Precharge and Activation (Right)

12

ร�ปที่� 2.9 Principle of operation of DRAM read, for

simple 4 by 4 array. (Left)

13

Principle of operation of DRAM Write, for simple 4 by 4 array. (Right)

ลั าด�บ่การเข�ยนิข�อม�ลัในิ RAM

การืเข้!ยน่ข้ อม-ลัใน่ RAM ม!ลั�กษณะคลั ายก�บการือ�าน่ แต�ม!ข้ อแตกต�างก�น่อย-�บ าง สุ่าหรื�บลัาด�บการืเข้!ยน่ข้ อม-ลัใน่ RAM ม!ด�งน่!* 1. ข้�*น่แรืก จำะกาหน่ดแอดเดรืสุ่ให ก�บ หน่�วยความจำาตามตาแหน่�งที่!ต องการืจำะเข้!ยน่ข้ อม-ลั2. กาหน่ดสุ่ายสุ่�ญญาณข้ อม-ลัเข้ าโดยใชั่ สุ่ายสุ่�ญญาณ Din

3. ให รืะบบรือเวลัาชั่��วข้ณะหน่��ง เรื!ยกชั่�วงเวลัาน่!*ว�า ชั่�วงเวลัาการืเข้!ยน่ (write access time) เพิ��อให วงจำรืภายใน่ได รื�บการืถึอดรืห�สุ่ กาหน่ดแอดเดรืสุ่ให เรื!ยบรื อยก�อน่ แลัะสุ่�ญญาณ /CE ต องมารือก�อน่แลั ว4. หลั�งจำากรือเวลัา ให กาหน่ดสุ่�ญญาณ R/W เพิ��อการืเข้!ยน่ สุ่�ญญาณ R/W น่!*จำะเป็�น่พิ�ลัสุ่(เลั0กๆที่!�พิอเพิ!ยงก�บการืเข้!ยน่ข้ อม-ลัลังใน่ RAM ลั าด�บ่การอ�านิข�อม�ลัจาก RAM

14

สุ่มมต&ว�า ต องการืจำะอ�าน่ข้ อม-ลัจำาก RAM ที่!�ม!ข้ อม-ลัพิรื อมอย-�แลั วมาใชั่ งาน่ จำะต องม!ลัาด�บการืที่างาน่ด�งน่!* 1. ข้�*น่แรืก กาหน่ดแอดเดรืสุ่ที่!�ต องการือ�าน่ให ก�บ RAM วงจำรืภายใน่ RAM จำะที่าการืถึอดรืห�สุ่ เพิ��อกาหน่ดตาแหน่�งที่!�แที่ จำรื&งสุ่าหรื�บการือ�าน่2. กาหน่ดสุ่�ญญาณที่!�ข้า R/W ให ถึ-กต องตามลัอจำ&ก โดยการือ�าน่หน่�วยความจำาบางชั่&ป็ จำะต องกาหน่ดลัอจำ&ก “1″ บางชั่&ป็อาจำเป็�น่ลัอจำ&ก “0″ การืกาหน่ดให เป็�น่ลัอจำ&ก “0″ หรื�อลัอจำ&ก “1″ จำะต องพิ&จำารืณาโดยด-จำากค-�ม�อข้องชั่&ป็น่�*น่ๆ ด วย3. จำะต องให รืะบบรืออย-�ชั่��วข้ณะหน่��ง ซึ่��งเรื!ยกชั่��วเวลัาน่!*ว�า ชั่�วงเวลัาการือ�าน่ (read access time) ใน่การือ�าน่น่!*จำะใชั่ สุ่�ญญาณเลั�อกชั่&ป็ที่าการืเลั�อกโดยสุ่�งสุ่�ญญาณ /CE มาก�อน่4. ใน่ชั่�วงเวลัาข้ณะที่!�รือน่!* ข้ อม-ลัที่!�ได รื�บการือ�าน่จำะมาป็รืากฏที่!�สุ่ายสุ่�ญญาณ Dout เพิ��อให ไมโครืโป็รืเซึ่สุ่เซึ่อรื(รื�บข้ อม-ลัออกไป็เม��อเข้!ยน่เป็�น่แผน่ผ�งเวลัาเพิ��อแที่น่การืที่างาน่ที่�*ง 4 ข้�*น่ตอน่ที่!�กลั�าวถึ�งน่!* จำะได ด�งรื-ป็ด�งน่�*น่สุ่�ญญาณใน่การือ�าน่ข้ อม-ลัจำาก RAM จำ�งเหม�อน่ก�บสุ่�ญญาณการือ�าน่ข้ อม-ลัที่!�ใชั่ ใน่ ROM

ประเภที่ของ DRAM- FPM Ram (Fast Page Mode DRAM)

15

FPM มาจำากคาว�า Fast Page Mode เป็�น่ DRAM ใน่ย�คแรืกข้องรื� �น่ 486 โดยเพิ&�มความเรื0วใน่ลั�กษณะแบ�งหน่�วยความจำาเป็�น่หน่ าตามโครืงสุ่รื างที่!�แบ�งเป็�น่แถึวแลัะสุ่ดมภ( โดยหากอ�าน่หรื�อเข้!ยน่หน่�วยความจำาใน่ห องเด!ยวก�น่ ก0ไม�จำาเป็�น่ต องสุ่�งค�าแอดเดรืสุ่ใน่รืะด�บแถึวไป็ เพิรืาะกาหน่ดไว ก�อน่แลั ว คงสุ่�งเฉพิาะสุ่ดมภ(เที่�าน่�*น่ จำ�งที่าให ได ความเรื0วเพิ&�มข้�*น่อ!ก หน่�วยความจำาแบบ FPM ได รื�บการืน่ามาใชั่ ใน่ชั่�วงเวลัาไม�น่าน่น่�ก ป็)จำจำ�บ�น่เลั&กผลั&ตแลั ว

Fast Page DRAM (FPM) น่�*น่ ก0เหม�อน่ก�บ DRAM เพิ!ยงแต�ว�า ม�น่ลัดชั่�วงการืหน่�วงเวลัาข้ณะเข้ าถึ�งข้ อม-ลัลัง ที่าให ม�น่ม!ความเรื0วใน่การืเข้ าถึ�งข้ อม-ลั สุ่-งกว�า DRAM ป็กต& ซึ่��งโดยที่!�สุ่�ญญาณน่าฬิ&กาใน่การืเข้ าถึ�งข้ อม-ลั จำะเป็�น่ 6-3-3-3 (Latency)เรื&�มต น่ที่!� 3

clock พิรื อมด วย 3 clock สุ่าหรื�บการืเข้ าถึ�ง page) แลัะสุ่าหรื�บ รืะบบแบบ 32 bit จำะม!อ�ตรืาการืสุ่�งถึ�ายข้ อม-ลัสุ่-งสุ่�ด 100 MB ต�อว&น่าที่! สุ่�วน่รืะบบแบ 64 bit จำะม!อ�ตรืา การืสุ่�งถึ�ายข้ อม-ลัที่!� 200 MB

ต�อว&น่าที่!  - EDO DRAM (Extended Data Out DRAM)

เป็�น่หน่�วยความจำาชั่น่&ด DRAM ได รื�บการืพิ�ฒน่าโดยบรื&ษ�ที่ ไมครือน่ หน่�วยความจำาชั่น่&ด EDO เรื&�มม!ใชั่ สุ่าหรื�บเครื��องคอมพิ&วเตอรื(รืะด�บเพิน่เที่!ยม ใน่ย�คแรืกๆ แลัะจำะม! 72 Pin สุ่าหรื�บเสุ่!ยบสุ่ลั0อตแบบ SIMM ( Single Inline Memory Module )

จำะที่างาน่ใน่แบบ 32 บ&ต เพิรืาะว�าม!หน่ าสุ่�มผ�สุ่เพิ!ยงแค�ด าน่เด!ยว เพิรืาะฉะน่�*น่ถึ าเรืาจำะใชั่ ก�บซึ่!พิ!ย- ที่!�ที่างาน่ใน่แบบ 64 บ&ต เรืาก0จำะต องใสุ่�เป็�น่ค-� ถึ�งจำะสุ่ามารืถึที่างาน่ได ป็)จำจำ�บ�น่เป็�น่แรืมชั่น่&ดที่!�เก�าแลัะที่างาน่ได ชั่ า จำ�งไม�น่&ยมใชั่ ก�น่แลั ว

16

- SDRAM (Synchronous Dynamic RAM)

      ม!ลั�กษณะเป็�น่แผงจำาน่วน่ 168 Pin สุ่าหรื�บเสุ่!ยบลังใน่สุ่ลั0อตแบบ DIMM ( Dual Inline Memory Module ) เพิรืาะว�าม!หน่ าสุ่�มผ�สุ่ที่�*งสุ่องด าน่จำ�งที่างาน่ได ใน่แบบ 64 บ&ต เพิรืาะฉะน่�*น่ถึ าเรืาจำะใชั่ เรืาก0สุ่ามารืถึเสุ่!ยบลังบน่เมน่บอรื(ดที่!ลัะ 1 อ�น่ได เลัย โดย SDRAM จำะ

ม!ความเรื0วใน่การืสุ่�งข้ อม-ลัต�*งแต� 66 MHz, 100 MHz แลัะ 133

MHz เป็�น่ต น่ ป็)จำจำ�บ�น่หน่�วยความจำาแบบ SDRAM จำะค�อยๆ ลัดความน่&ยมไป็แลั ว แลัะค&ดว�ากาลั�งจำะหายไป็จำากตลัาดใน่ไม�ชั่ าน่!*

- DDR SDRAM หรื�อ SDRAM II (Double Data Rate (DDR) SDRAM)

       DDR SDRAM ย�อมาจำากคาว�า Double Data Rate

Synchronous DRAM เป็�น่แรืมที่!�ม!การืพิ�ฒน่าต�อจำาก SDRAM

เพิ��อที่!�จำะให ม!ความเรื0วเพิ&�มข้�*น่เป็�น่ 2 เที่�าต�ว DDR SDRAM ได ถึ-กพิ�ฒน่าข้�*น่มาเพิ��อแข้�งก�บแรืม แบบ Rambus แลัะ DDR SDRAM

ม!ข้น่าดความจำ�ต�*งแต� 128 MB ข้�*น่ไป็ ซึ่��งจำะม!ลั�กษณะเป็�น่แผงไว สุ่าหรื�บเสุ่!ยบลังใน่สุ่ลั0อต แบบ DIMM เหม�อน่ก�น่ก�บ SDRAM เพิ!ยงแต�ว�า DDR SDRAM จำะม! 184 Pin แลัะเป็�น่แรืมที่!�กาลั�งได รื�บความน่&ยมมากที่!�สุ่�ดอย-�ใน่ข้ณะน่!* แถึมรืาคาก0ไม�แพิงมากน่�กเม��อเป็รื!ยบเที่!ยบก�บ Rambus DRAM ค�ะ โดยใน่ป็)จำจำ�บ�น่ DDR SDRAM ม!ออกมาให ใชั่ ก�น่อย-� 3 รื� �น่ ค�อ รื� �น่ PC1600, PC2100 แลัะ PC2700 ซึ่��งใน่แต�ลัะรื� �น่จำะม!ความเรื0ว 200 MHz, 266 MHz แลัะ 333 MHz ค�ะแลัะน่อกจำากน่!*ม�น่ย�งสุ่ามารืถึใชั่ งาน่ก�บซึ่!พิ!ย-ชั่น่&ดใดก0ได ไม�ม!ข้ อจำาก�ด

17

แลัะใน่ป็)จำจำ�บ�น่ DDR SDRAM ย�งถึ�อเป็�น่หน่�วยความจำาที่!�ม!มาตรืฐาน่ด วย

  - RDRAM (Rambus DRAM)

       เป็�น่แรืมที่!�ม!ความเรื0วมากที่!�สุ่�ด แลัะม!รืาคาแพิงมากที่!�สุ่�ด จำะม!จำาน่วน่ 184 Pin แลัะ RDRAM เป็�น่เที่คโน่โลัย!ใหม�ที่!�ถึ-กพิ�ฒน่าข้�*น่มาโดย บรื&ษ�ที่ Rambus แลัะม! บรื&ษ�ที่ Intel เป็�น่ผ- สุ่น่�บสุ่น่�น่ด วย แรืม

ชั่น่&ดน่!*ถึ-กพิ�ฒน่าข้�*น่เพิ��อรืองรื�บความเรื0วรืะบบบ�สุ่ที่!�สุ่-งข้�*น่ถึ�ง 400

MHz แลัะ 800 MHz ซึ่��งจำะเหมาะก�บการืใชั่ งาน่ป็รืะเภที่ม�ลัต&ม!เด!ย อย�างเชั่�น่ การืใชั่ แสุ่ดงภาพิ 3 ม&ต& เป็�น่ต น่ แลัะจำะที่าได อย�างม!

ป็รืะสุ่&ที่ธ์&ภาพิด วย แลัะก0ม!ลั�กษณะเป็�น่แผงโดยแต�ลัะแผงจำะเสุ่!ยบลังใน่ชั่�องข้อง Rambus หน่��งชั่�อง ซึ่��งจำะเรื!ยกว�า RIMM ค�อ Rambus

Inline Memory Module ซึ่��งจำะใสุ่�แค�เพิ!ยงหน่��งชั่�อง แค�น่!*เครื��องคอมพิ&วเตอรื(ข้องค�ณก0จำะสุ่ามารืถึที่างาน่ได แลั ว แลัะแรืมชั่น่&ดน่!* Intel

ต�*งใจำจำะน่ามาใชั่ งาน่ก�บซึ่!พิ!ย- รื� �น่ Pentium 4 เที่�าน่�*น่ แลัะเมน่บอรื(ดก0จำะต องใชั่ ชั่&ป็เชั่0ตที่!�สุ่น่�บสุ่น่�น่ด วย ซึ่��งได แก� ชั่&ป็เซึ่0ต i850 ข้องอ&น่เที่ลั

เป็�น่ต น่ ป็)จำจำ�บ�น่ไม�ค�อยน่&ยมใชั่ ก�น่มากน่�ก เพิรืาะว�าม!รืาคาแพิง

18

ร�ปที่� 2.10 ภาพิเป็รื!ยบเที่!ยบค�ณสุ่มบ�ต&ข้อง DRAM แต�ลัะชั่น่&ด

ร�ปที่� 2.11 ภาพิแสุ่ดงการืพิ�ฒน่าข้อง DRAM

สำร&ปข�อด�แลัะข�อเสำ�ยของ DRAM

ข�อด�- ใชั่ พิลั�งงาน่น่ อยกว�า SRAM มาก- ม!ความหน่าแน่�น่ต�อชั่&พิสุ่-งมากเม��อเที่!ยบก�บ SRAM ด�งน่�*น่

จำ�งเป็�น่ที่!�น่&ยมใชั่ เพิรืาะม!รืาคาถึ-กกว�ามาก

19

- สุ่ามารืถึเก0บข้ อม-ลัไว ได ตลัอดเวลัาตรืาบใดที่!�ย�งม!กรืะแสุ่ไฟเลั!*ยงวงจำรือย-�

- ม!การืพิ�ฒน่าให ม!ความจำ�แลัะความเรื0วเพิ&�มข้�*น่เรื��อยๆ(ป็)จำจำ�บ�น่ความจำ�สุ่-งสุ่�ดต�อ 1 แผงค�อ 2 GB ความเรื0วสุ่-งสุ่�ด DDR3 800 MHz)

ข�อเสำ�ย- ป็รืะจำ�ไฟฟ6าจำะม!การืรื��วไหลัออกไป็เรื��อยๆ จำ�งต องม!วงจำรือ!ก

สุ่�วน่ที่าหน่ าที่!� เต&มป็รืะจำ� ไฟฟ6าให เป็�น่รืะยะๆ เรื!ยกว�า “ ”

(Refresh) (ต องม!ไฟเลั!*ยงตลัอดเวลัา แลัะน่อกจำากไฟเลั!*ยงแลั ว DRAM ย�งต องการื การื Refresh ข้ อม-ลัเป็�น่รืะยะๆ เสุ่ม�อน่การืเต�อน่ความที่รืงจำา)

- ม!ความเรื0วใน่การืที่างาน่ชั่ ากว�า SRAM

20

บ่รรณานิ&กรม

แรืม (RAM). (11 มกรืาคม 2552). Available URL: http://www.bcoms.net/hardware/ram.asp แรืม . (11 มกรืาคม 2552). Available URL: http://th.wikipedia.org/wiki/RAM Random-Access Memory (RAM) .(11 มกรืาคม 2552). Available URL: http://www.sec.psu.ac.th/download/mculab/mcu_html/Micro_spec1.htm#04 หน่�วยที่!� 3 ป็รืะเภที่ข้องแรืม .(11 มกรืาคม 2552). Available URL: http://std.kku.ac.th/4930501912/kai/contents/data-03.html

ZDNet Definition for: Memory Types.(11 มกรืาคม 2552). Available URL: http://dictionary.zdnet.com/definition/memory+types.html

คอมพิ&วเตอรื(เบ�*องต น่.(11 มกรืาคม 2552). Available URL: http://saramagazine.blogspot.com/2008_08_01_archive.html

Commodity Hardware Today.(11 มกรืาคม 2552). Available URL: http://lwn.net/Articles/250753/

Static random access memory.(11 มกรืาคม 2552). Available URL: http://en.wikipedia.org/wiki/Static_random_access_memory

Dynamic random access memory.(11 มกรืาคม 2552). Available URL: http://en.wikipedia.org/wiki/Dynamic_random_access_memory

21

22