1. FET Transistor

NPN Type

PNP Type

왼쪽부터 BJT, JFET, MOSFET Transistor우리가 전에 실험하였던 BJT Transistor와는 달리, FET Transistor는 각 부분의 명칭과 특성이 확연히 다르다. BJT에서 Base, Collector, Emitter와 같은 역할을 하는 부분이 FET에서는 Gate, Drain, Source라고 부른다.

위의 그림은 FET Transistor의 구조를 나타낸 그림으로, 왼쪽이 JFET, 오른쪽이 MOSFET이다. 형태를 보면, JFET의 경우 G 부분에 depletion layer라는 영역이 있고 MOSFET에서는 n형과 n형 사이에 no channel이 되어있어 전류가 잘 흐르지 못한다. 따라서, FET는 입력 Impedance가 굉장히 크다고 할 수 있으며, 전류가 아닌 전압을 증폭시키는 것이다.FET는 또한 on/off형태가 아닌 양을 조절할 수 있는 특성을 지니고 간단한 current source를 구상할 수 있으며, 저항을 통해 전압을 조절할 수 있다. FET는 BJT에 비해 소형화가 가능하고 전력량이 작기 때문에 일상생활에서 굉장히 많이 쓰이고 있지만, 반응속도가 느리고 증폭작용이 linear하지 못하다는 단점을 가지고 있다.

2. FET의 작동

가로축이 Gate와 Source 사이에 걸리는 전압, 세로축이 Drain에 흐르는 전류를 log화한 것이라고 할 때, n-channel 기준으로 JFET은 음의 전압을 걸어주어야 작동하며, MOSFET은 양의 전압을 걸어주게 되면 작동하게 된다. 그런데, JFET의 경우 약 -3.5V 아래로 떨어지게 되면 전류가 안 흐르게 되는데 이는 G에 있는 Depletion layer가 계속 증가를 하다가 전류가 흐르는 길목을 막아버리기 때문이다. 이 상태를 Pinch off라고 하며, 이때의 전압을 라고 한다. 또한 전압이 양의 값을 지니게 되면 전압이 S에서 G로 걸리게 되므로 Transistor의 역할을 하지 못한다고 할 수 있다. 이 때의 전류를 라고 한다.한편, n-channel MOSFET에서는 약 0.8V 이하의 전압에서는 작동을 하지 않는데, 이는 Gate 부분에서 전자가 모이지 못하여 전류가 흐르지 못하기 때문이다. 이 상태를 Threshold라고 부르며, 이때의 전압을 라고 한다.

위의 그래프는 에 걸린 전압과 의 전압의 크기에 따른 의 변화를 나타낸 그래프로, linear region에서는 가 증가함에 따라 가 일차함수의 형태로 증가를 하지만, saturation region에 들어서게 되면서 의 값이 가 커져도 일정하게 유지되는 것을 볼

수 있다. Linear region에서는

가 성립을 하게 되지만,

Saturation region에서는 이 성립하게 된다.

3. Current Source

왼쪽의 회로처럼 설계를 할 경우, 의 값이 일정하여 source에 흐르는 전류 또한 로 일정해지므로 오른쪽의 graph에서 가 0V일 때의 에서 전류를 흘려보내 작동할 수 있게 만들어준다. 단, 가 일정 전압을 넘어줘야 linear region을 벗어나 거의 일정한 전류를 흘리게 된다. 만일 그 이상으로 안 걸어주게 되면, FET는 source가 아닌 저항 역할을 하게 될 것이다.

Back-biased Current Source

위의 회로처럼, S에 저항 를 연결해주게 되면, 에 back-bias를 걸어주게 된다. 그런데 의 값이 양수를 가리키는 지점에서는 saturation 지점에서의 의 값의 차이가 <0인 지점에서보다 더 커지게 된다.

왼쪽의 그래프에서, 직선의 기울기의 역수가 저항으로 FET에서의 - 그래프와 직선이 만나는 점이 그 저항에서의 전류 를 의미한다. 따라서 기울기가 작은 지점에서는 가 작게 측정되고 기울기가 큰 지점에서는 가 크게 측정될 것이다

Evolving the Follower from a Current Source

위의 회로를 보게 되면, BJT Transistor에서의 회로와 달리 Gate에 biasing해주는 저항이 없는데, 이는 FET 자체에서 스스로 biasing해주기 때문이다.이 회로에서의 gain을 측정하게 되면, 이므로 = 가 된다. 위의 회로를 통하여 계산을 하게 되면 ≈2mS로 BJT에서의 값 40mS의 1/20배가 된다.

4. FET Limitations(a) 위의 6개의 그래프에서, 위의 3개의 그래프는 BJT에서의 그래프, 아래의 3개는 FET에

서의 그래프이다. BJT에서는, Ebers-Moll Equation에 의하여

가 성립하므로 왼쪽의 그래프는 접선의 기울기가, 중앙의 그래프는 접선의 기울기의 역수가

이 된다. 또한 1에서의 는 25Ω이 된다.( 에 의하여) 따라서 이를 이용하

면 ∝ , ∝에 비례하게 된다.

반면 FET에서는 가 성립한다 하였으므로 중앙의 그래프에서의 접선의 기

울기는 이 되는데, 저항 자체가 수백Ω을 가리키므로 오른쪽의 그래프처럼 ∝ , ∝ 가 된다. 따라서 FET Transistor는 amplifier로는 적절하지 못하다는 결론을 얻게 된다.

(b) 왼쪽의 회로가 FET를 이용한, 오른쪽의 회로가 BJT를 이용한 biasing 회로로, current source에서 계산한 값이 FET에서는 2mS, BJT에서는 40mS가 되므로 ·을 이용하면, FET와 BJT에서의 voltage gain은 각각 10, 200으로 확연히 차이게 나게 된다.

(c) 위의 회로 중 맨 왼쪽의 회로를 보게 되면 , 이 성립하게 되므로 은 높지도, 낮지도 않겠지만 출력전압이 감쇠되어 나타나게 될 것이다.이를 보완하기 위한 장치가 오른쪽에 있는 3개의 회로로, 왼쪽에서 두 번째(보완장치들 중에는 첫 번째)는 current source를 이용하고, 세 번째는 hybrid를, 네 번째는 zero-offset을 이용한 회로이다.

5. Linear Region

위의 그래프에서, 왼쪽은 BJT, 오른쪽은 MOSFET을 이용하여 구한 그래프이다. BJT의 경우 가 작은 구역에서만 유효하며 linearity가 떨어지는 반면, MOSFET의 경우 BJT보다 큰 전압에서도 유효하며 linearity도 매우 우수한 것을 알 수 있다.

위의 회로를 보게 되면, 의 전압의 진폭을 2V 이하로 둘 때 에서 voltage divide가 일어나지만 오른쪽에 제시된 그래프처럼 linearity가 우수하지는 못하다는 것을 알 수 있다. 이 조건에서는 가 작아야 linearity가 있다고 말할 수 있을 것이다.

왼쪽의 회로를 보게 되면, 의 진폭을 1V 이하로 낮추고 을 0V 이하로 낮추게 된다면, 두 100의 저항에 의하여 linearity가 이루어지게 된다. 공식에서,

가 성립하

므로

가 성립하게 된다. drain과 연결된 100

저항에서는 가 성립

하게 되어

가 된다.

따라서 의 변화에 는 변화하지 않게 되고 오직 에 의해서만 변화하게 된다.

실험 1 : FET　Characteristics실험 개요 및 목적 : FET Transistor의 작동원리와 여부를 확인하고, 와 의 값을 측정한다.실험방법

회로를 위의 그림처럼 설계하여 (V=0일 때의 전류)와 (Pinch-off 전압= )의 값을 측정한다.실험예측 : FET Transistor가 정상적으로 작동한다면, 와 는 , 의 값 사이에서 측정될 것이다.

실험 2 : FET Current Source실험 개요 및 목적 : FET Transistor를 통한 Current Source 회로들을 이해한다.실험방법(a) Discrete Transistor Current Source

①위의 회로처럼 설계하고, 100k 저항값을 바꾸어가며 의 값을 과 같이 측정한다.②측정한 값을 통하여, 와 가 FET 전류-전압 곡선을 만족시키는지 확인한다.

(b) Integrated 2-terminal current source

①회로를 위의 그림처럼 만든다.②입력전압을 1 square wave로 유도한다. 진폭은 5V로 잡는다.③입력전압을 중앙으로 맞춘 다음, 전압의 진폭을 낮춰가며 출력전압을 확인한다.실험예측(a)에서는 의 값이 일정 수준을 지날 경우 의 값이 거의 일정하게 유지될 것이며, 일정하게 유지되는 값은

에 비례할 것이다.(b)에서는 전압을 낮출수록 FET가 제 역할을 제대로 하지 못하게 되어 곡선 형테의 파형이 검출될 것이다.

실험 3 : Source Follower실험 개요 및 목적 :　의 값의 변화에 따른 , 의 값을 측정한다. 또한 이를 그래프로 표현하여 특징을 파악한다.실험방법

(a) Simple Follower①회로를 위의 그림에서, 왼쪽의 회로처럼 구상한다. 입력전압은 1 sine wave로 하되, 진폭은 크지 않게 한다.②2N5485를 통하여, 을 측정할 수 있다. 이를 오른쪽에 있는 회로에 대입하여 이론적인 수치를 계산한다.③이제 실제 실험을 하여 를 측정하고 으로 맞추어 실험한 다음 의 값을 측정한다.

(b) Follower with Current Source Load①Current Source Load가 포함된 회로를 옆의 회로처럼 설계한다.②입력전압을 1, 1V로 맞춘다. gain은 1.0에 가깝게 측정되어야 한다.③내부저항의 값을 측정한다. 반드시 은 10보다 커서는 안 될 것이다.④DC offset을 측정하여 0이 아닐 경우를 생각하여본다.

(c) Matched-FET Follower이제 두 개의 2N5485 대신 옆의 그림처럼 있는 2N3958을 연결하여 실험한다. (이 FET의 maximum offset은 25이다.)

실험예측가장 간단한 회로를 이용한 (a)에서는 의 값이 이론치보다 작게 특정될 것이고 (b)는 (a)보다 더 정확하게 측정될 것이다.

실험 4 : FET as Variable Resistor

실험 개요 및 목적 : FET Transistor의 - 그래프의 linear region을 찾아내고, linear region이 더욱 잘 표현되는 회로를 이해하며, 진폭 조절을 통하여서도 찾아내고, 이를 AM Radio의 주파수를 통하여 듣는다.실험방법(a) Uncompensated Attenuator

①회로를 위의 회로처럼 구상을 하고, 에 1, 약 0.2V의 sine wave를 걸어준다. 진폭은 반드시 1V 이하여야 한다.②전압계를 사용하여 다양하게 변화하는 감쇠현상과 다양한 형태의 왜곡된 정도 두 개의 결과를 모두 인지한다.③왜곡된 그래프를 더욱 잘 보고 싶다면, 입력전압을 triangle wave로 바꾸어 실험한다.

(b) Compensated AttenuatorFET Transistor의 Drain과 Gate에 왼쪽 그림과 같이 연결하여 를 만들어 더욱 linear해진 그래프를 도출해 낸다. 입력전압, 출력전압 확인은 위의 실험과 동일하게 한다.

(c) Amplitude Modulation

①mod에 연결된 function generator에 pot과 함께 유도한 점을 유도하여 감쇠진동이 다양해지도록 설정한다.②mod의 진동수는 신호를 주는 파형보다 작게 두고, mod를 약 50에 두어 조절파형이 0.2V 이내가 되도록 유지시킨다.

(d) FM Radio①(c)에서의 회로에서 을 1 sine wave의 입력전압을 두어 찾는다. (이를 라고 부른다)②out이라고 붙은 선을 몇cm 정도만 연결한다.③이제 AM Radio의 dial을 맞추어 modulating이 들리는 지점에서의 를 구한다.

실험예측 : 첫 번째 실험에서는 linearity가 잘 나타나지 않겠지만 두 번째 실험서부터는 linearity가 매우 잘 드러날 것이다.

출처http://en.wikipedia.org/wiki/MOSFEThttp://en.wikipedia.org/wiki/Transistorhttp://en.wikipedia.org/wiki/JFEThttp://diranieh.com/Electrenicas/FET_1.htmhttp://reference.findtarget.com/search/Current%E2%80%93voltage%20characteristic/http://www.faqs.org/docs/electric/Semi/SEMI_6.htmlLecture 7 : FET Ⅰ by Professor Ryeo In-hwanhttp://pdf1.alldatasheet.com/datasheet-pdf/view/154159/VISHAY/2N3958.html