第 10 章 80X86 的最新技术发展

计算

机科

学与

技术

学院

COMPUTER SCIENCE AND TECHNOLOGYCOMPUTER SCIENCE AND TECHNOLOGY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

第 10章 80X86 的最新技术发展 Intel80X86 处理器的发展• Intel8080 — 8 位微处理器• Intel8085 — 高档 8 位微处理器

指令比较完善，有了中断与 DMA汇编、 BASIC ， FORTRAN 、 PL/M 后期配备 CP/M 操作系统

• Intel8086— 16 位8086 数据总线 16 位、地址总线 20 位

• Intel8088 — 准 16 位外部数据总线 8 位，内部数据总线 16 位IBM PC 、 IBM PC/XT

• Intel80286 、 MC68010 — 高档 16 位数据总线 16 位，地址总线 24 位IBM PC/AT实地址模式、虚地址保护模式虚地址模式可寻址 16MB 物理地址和 1GB 的虚拟

地址空间

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Intel80X86 处理器的发展（ 1）• Intel80386 — 32 位微处理器

数据总线 32 位，地址总线 32 位实地址模式、虚地址保护模式、虚拟 8086 模式虚地址模式可寻址 4GB(232) 物理地址和 64TB(246)

的虚拟地址空间• Intel80486 — 32 位微处理器

80386+80387+8KB 的 Cache部分采用 RISC 技术、突发总线技术使用时钟倍频技术

• Pentium （奔腾）— 32 位微处理器5 级超标量结构、分支预测技术64 条数据线、 32 条地址线常用指令硬件化，使用微程序设计

• Pentium MMX （多能奔腾） — 32 位增加了 57 条 MMX 指令采用了 SIMD 技术

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Intel80X86 处理器的发展（ 2）• Pentium Pro （高能奔腾） — 32 位

64 条数据线、 36 条地址线实现了动态执行技术 ( 乱序执行 )

• Pentium II （奔腾 2 ）— 32 位微处理器Pentium Pro + MMX双独立总线结构

• Pentium III （奔腾 3 ） — 32 位微处理器增加了 70 条 SSE 指令首次内置序列号

• Pentium 4 — 32 位微处理器 ( 非 P6 核心结构 )超级管道技术增加了 144 条 SSE2 指令简单 ALU 运行在 2 倍的处理器核心频率下

• Itanium — 64 位微处理器采用 EPIC 技术、 RISC 技术和 CISC 技术具有显示并行功能具有断定执行功能具有数据预装的功能采用三级高速缓存

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Intel 微处理器发展图

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

现代微机发展的特点

• 微处理器性能不断增强• 微处理器支持芯片被高度集成• 主板总线结构发生改变 • 保持向上兼容性 • 微机主板结构发生很大变化

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

10.1 80286 的体系结构

• Intel 公司在 80 年代初推出了新的微处理器——Intel 80286 ，这是一种具有存储器管理和保护机构的 16位微处理器。

• 80286 芯片采用 68引脚四列直插式封装，时钟频率有 8MHz和 10MHz 两种。

• 主要特点：1． CPU 内部有 4个处理单元，可并行工作2 ．支持存储器管理和保护功能，存储器管理功能

可实现在实地址和保护虚地址方式下访问存储器，保护功能包括对存储器的合法操作，对任务实现特权级保护。

3．实现虚拟存储管理

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80286 的内部结构

• 80286 在内部结构上比 8086 增加了指令执行部件 (IU) ，同时将 8086 中的总线接口部件分成总线部件 (BU) 、地址部件 (AU) 。

• 这样， 80286 的 CPU 有四个独立的处理元件： EU 、 AU 、BU 、 IU ，这四个部件并行地操作。

地址单元 AU 总线单元 BU

地址加法器地址驱动器 A23-0, BHE, M/IO

段基址预取器协处理器接口

段大小总线控制总线信号

偏移

量加

法器段限检查总线缓冲器 D15-0

6字节预取队列

寄存器 ALU 指令译码器

控制器 3条已被译码的指令队列

执行单元 EU

指令单元 IU

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80286 寄存器组 • 80286 具有 15 个 16 位的寄存器组，可以分成三组：通用寄存器、

段寄存器、状态和控制寄存器。其中通用寄存器和段寄存器与 8086 完全一样，而状态和控制寄存器中有 3个专用寄存器，用来记录或控制 80286 的某些状态，包括状态标志寄存器 (F) 、指令指示器 (IP) 、机器状态字寄存器 (MSW) 。

• （ 1）指令指示器 IP。这个 16位的寄存器用来指出下一条要执行的指令偏移地址。

• （ 2）状态标志寄存器 F。 F寄存器用来记录算术或逻辑运算类指令操作结果的性质，在进行 I/O 操作时， I/O 所在的特权级，也由 F寄存器来记录。

• I/O 特权标志 IOPL( 第 12 、 13 位 )：用来指定 I/O 操作时处于0～ 3特权级中的哪一级。

• 嵌套任务标志 NT( 第 14 位 )：用来表示当前执行的任务是否嵌套在另一个任务内。当 NT=1 时，表示当前任务被嵌套于另一个任务中，执行完该任务后，要返回到原来的任务中去。

• （ 3）机器状态字寄存器 MSW 。 MSW 用来表示当前处理器所处的状态，目前只使用了它的低 4位，其中一位用来使 CPU 进入虚地址保护方式，其他三位则起控制协处理器接口作用，其中， PE为保护方式允许位，用来启动微处理器工作方式，当 PE=0 ，为实地址方式， PE=1 ，为虚地址方式。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

机器状态寄存器 MSW 功能表

• 当执行 RESET 后， MSW 被自动置成 FFF0H ，即将 80286 置成实地址方式。用 LMSW 和 SMSW 指令可在实地址方式装入和存储机器状态字存储器的内容。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80286 的实地址与虚地址保护方式

• 1. 80826 的实地址方式 80826 的实地址方式与 8086 工作方式基本相同。为了和 8086 兼容， 80826 的 24 根地址线中只有低 20位 A19～ A0有用，因此，在实地址方式可寻址空间为 1MB 。在实地址方式中， 80826 保留了两个固定的存储区域。在存储器高端0FFFF0H ～ 0FFFFFH 保留的是系统初始化区。在存储器低端 000000H ～ 0003FFH ，存放的是中断矢量表。

• 2. 80826 虚地址保护方式 80826 在实地址方式下操作只相当于一个快速的 8086 ，而在虚地址保护方式下操作才能充分发挥 80286 的作用。

• 在虚地址保护方式中， 80826 用实地址方式的功能和存储器管理、对虚拟存储器的支持以及对地址空间的保护合为一体，从而使 80826 能可靠地支持多用户系统。在虚地址保护方式中， 80826 的24 根地址线 A23～ A0全被用上，因此，可直接寻址的地址空间范围为 16MB 。 80826 通过集成在片内的保护机构，能给每个任务提供最大可达 1000MB 的虚拟存储空间。

• 虚拟地址保护方式的物理存储器也是由两部分组成的，即段基地址和段内偏移量。段基地址是 24位的，将段基地址和相应特征集合在一起形成一张表——描述符表，存放在存储器的某一区域。于是，在虚地址保护方式下各段寄存器的内容，不再是段基地址而是一个参数，用这个参数从描述符表中取出相应的描述符，就找到了段基地址，与 16位偏移量相加形成了所要寻址单元的物理地址。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

10.2 80386 的体系结构

• Intel 公司于 1984 年底推出高性能的 32位微处理器——Intel 80386 ，它是 80826 的扩充，从而形成由 8086 、 80186 、 80286 、 80386 组成的完整的 86系列。

• 80386 的最大特点是在 CPU 芯片上集成了一个存储器管理部件 (MMU) ，可对 246的虚拟存储空间和 4千兆字节 (232) 的物理存储空间进行分段和分页管理，段的最大空间为 4千兆字节。

• 80386 的时钟频率有 16MHz 和 20MHz 两种，每秒钟可持续执行三四百万条指令，性能为 80286 的三倍，已超过许多超级小型机的速度。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80386 的内部结构 • 80386 逻辑上由六个功能部件组成：总线接口部件、代码预取部件、指令译码部件、存储器管理部件、执行部件及控制部件。这六个功能部件采用流水线结构，这样可以同时处理多条指令，以减少程序实际执行时间。

• 总线接口部件完成在总线周期内对必要的信号线进行控制。在其他五个部件没有传送要求时，总线接口部件则执行从存储器预取指令的工作。

• 代码预取部件从存储器中以 4个字节为单位预先取出指令，存放在 16个字节的指令预取队列中。

• 指令译码部件从代码预取部件中的预取队列里按顺序取出指令并译码。

• 执行部件与别的部件协同完成指令的功能。• 存储器管理部件由分段部件和分页部件构成，分段部件将逻辑地

址转换为线性地址，芯片上有一个段描述符高速缓冲寄存器，其中存有当前段的段描述符，它可加快这种转换。分页部件将线性地址转换为物理地址，在芯片中还有页描述符高速缓冲寄存器。它存放着页描述符。分页部件把物理总线地址接到总线接口部件，以执行存储器访问或 I/O 访问。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80386 的内部结构框图

3 输入加法器描述符寄存器界限和属性 PLA

加法器页面超高速缓存控制和保持 PLA

请求特权

地址驱动器流水线 / 总线宽度控制器多路收发器

保护检测部件

移位地址加法器乘 / 除寄存器堆

译码和定序控制 ROM

指令译码已译码队列

预取器界限检测器 16B 指令队列

32

32

分段部件分页部件总线控制

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80386 寄存器组（ 1） • （ 1）通用寄存器 80386 有八个 32位的通用寄存器： EAX 、 E

BX 、 ECX 、 EDX 、 ESP 、 EBP 、 ESI 、 EDI 。为了与 8086 系列微处理器兼容，各寄存器的低 16位部分可作为 16位寄器存器使用，这时分别指定为 AX、 BX 、 CX 、 DX 、 SP 、 BP 、 SI 和 DI 。前四个寄器的低 16位又可分作高 8位和低 8位，作为 8位寄器使用。

• （ 2）段寄存器 80386 有六个 16位段寄存器： CS、 DS 、 SS 、ES 、 FS 和 GS 。其中 CS为代码段、 SS为堆栈段、其余为数据段。段寄存器主要在实地址方式时存放段基地址，在保护方式时，它作为保存段描述符的选择器。

• （ 3）专用寄存器 80386 有两个 32位专用寄存器：指令指针(EIP) 和标志寄存器 (EFLAGS) 。

• EIP 的低 16 位称为 IP，用于执行 8086 的指令。• EFLAGS 的低 16 位和 80286 的状态标志寄存器完全相同，新增加

的两个标志位在高 16位中。其中 VM 用于控制方式转移，当 VM=1时，从保护方式转换到虚拟 8086 方式；当 VM=0 时，恢复保护方式。 RF是恢复标志，当指令执行结束时， RF=0；执行过程中发生中断时， RF=1 。因此，在页变换后需检查 RF 标志，若 RF=1 ，则再执行该指令；若 RF=0 时，则从下一条指令开始执行。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80386 寄存器组（ 2）• （4）控制寄存器 80386 有四个 32位的控制寄存器：CR0～CR3。• CR0是机器状态寄存器，各位的含义如表3.2.1所示。 PG为分页允许

位，指示是否使用分页。EF、 EM、 MP位控制了与协处理器的接口，TS进行任务切换。PG、PE组合后设置操作方式，用来控制80386的工作方式。

• CR1是Intel公司的保留寄存器。• CR2是页故障线性地址寄存器，保存最后发生页故障的线性地址。• CR3是页目录地址寄存器，用来保存页表的基地址。 • （5）系统地址寄存器 80386 有四个系统地址寄存器： GDTR、 IDTR、

LDTR和 TR。• GDTR为全局描述符表寄存器，用来保存 GDT的 32位线性基地址和16

位界限值。IDTR为中断描述符表寄存器，用来保存IDT的 32位线性基地址和16位界限值。LDTR为局部描述符表寄存器，用来保存LDT的 16位选择器的值。TR为任务状态寄存器，用来保存TS的 16位选择器的值。这四个寄存器在保护方式时都可使用，但在实地址时只能访问 GDTR和 IDTR。

• （6）调试寄存器 80386 有八个32位调试寄存器 DR0～ DR7，用于调试功能。 DR0～ DR3设定四个断点线性地址。 DR6是调试状态寄存器，保存断点的当前状态， DR7是调试控制寄存器，设置断点并指示中断结果， DR4和 DR5保留，供 Intel 公司使用。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80386 工作方式

• 三种工作方式1. 实地址方式2. 保护虚地址方式3. 虚拟 8086 方式

• 实地址方式与虚拟 8086 方式的区别

任务模式寻址范围内存管理方式

实地址单任务，整个

CPU的方式整个系统 1M 分段

虚拟 8086 多任务，一个任

务的方式每个任务 1M 分段，分页

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

10.3 80486 的体系结构

• 80486 是 Intel 公司于 1989 年推出的 32位高档微处理器，它在 80386 的基础上作了一些改进。简单地说， 80486 芯片相当于一片 80386加上一片 80387(数学协处理器 )，再加上 8KB 的内片快速缓存 (Cache) 。

• 80486 完全拥有 80386 的所有功能，诸如页式存储管理、段式存储管理、 DEBUG功能，自测试功能、三种工作模式、多任务、流水线指令执行方式和 32位整数算术逻辑运算，等等。

• 80486 完全和 80386 兼容，目标码一级也兼容。在软件上， 80486 实际上和 80386 一样，区别主要表现在底层硬件实现上的不同。 80486 可以用于高档微机和工作站，它的属性能使它在 DOS 、OS/2 、 Windows和 UNIX 系统上得到广泛的应用。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80486 特点 • （ 1） 80486 在 Intel CPU 的历史上首次采用了 RISC技术，常用

指令仅需一个时钟周期便可完成。• （ 2） 80486 采用了突发总线 (Burst Bus) 同 RAM进行高速数据交换。

• 通常 CPU 同 RAM交换数据时，是取得一个地址，交换一个数据，再取得一个地址，交换一个数据，而采用突发总线后，每取得一个地址，则这个地址及其后地址的数据都一起进行交换。

• （ 3） 80486 CPU 将数学协处理器和 Cache及 Cache 控制器一起集成到片内，极大的提高了 CPU的处理速度。

• 随着 CPU 工作时钟的提高，一般动态 RAM芯片的存取速度相对较低，不能跟上快速 CPU 的速度，致使 CPU出现等待状态。为此，在 80386 系统中，采用在主机板上设置高速缓冲存贮器 (Cache RAM) 的方法，是 CPU在大多数情况下能够快速访问最近使用过的指令和数据，实现零等待，从而大大提高系统的性能。

• 由于以上特点，在相同的时钟频率下， 80486 CPU 的 ´处理速度一般比 80386快 2 ～ 3倍。即使是时钟频率为 25MHz 的 486SX-25 ，在运行 Word Perfect 5.1 、 Page Maker4.0 、 Microsoft 6.0 和 Auto CAD 11.0等 8 种典型应用程序时，其运行速度平均也是时钟频率为 40MHz 的 386DX-40 的 1.22倍。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

80486 内部结构 2X32DB

桶式移位器寄存器文件 ALU

分段部件描述符寄存器界限和属性 PLA

分页部件转换后援缓冲器

超高速缓存 8KB 超高速缓存

地址驱动器写缓冲器 4 X 80 数据总线收发器

总线控制请求定序器突发总线控制总线宽度控制超高速换存控制奇偶校验生成和控制

浮点部件浮点寄存器文件

控制和保护测试部件控制 ROM

指令译码

预取器 2 X 16B 指令队列

32AB

128

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

386/486 机的基本结构

微处理器 80386/80486

总线控制器

Cache 控制器 Cache 主存80387

(386 微机 )

扩展总线控制器

实时时钟 / 日历 CMOS RAM

ISA总线

CPU 局部总线

集成外围控制器

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

10.4 Pentium的体系结构

特点 :• 80x86 系列微处理器兼容• 32 位地址总线、 64位数据总线• RISC型超标量流水线 :U 浮点运算流水线 , 五级（指令预

取，指令译码，地址生成，执行指令，回写） ,V定点运算流水线

• 重新设计的高性能浮点运算器• 独立的指令 Cache 和数据 Cache• 增强的错误检测和报告功能• 分支指令预测• 常用的指令固化 :指令 MOV INC DEC PUSH POP JMP

CALL ADD NOP 等固化

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium的结构特点（ 1）

• RISC型 CPU 采用超标量微结构实现，有两条指令流水线，即 "U" 流水线和 "V" 流水线。 U 和 V 流水线都执行整数指令，但只有 U流水线执行浮点指令。

• 每条流水线在一个时钟内执行一条常用的指令，所以 Pentium在每个时钟可以执行两条指令，或在一个时钟内执行一条浮点指令。

• Pentium片上有两个独立的超高速缓存，即指令和数据超高速缓存。它们分别为 8KB ，是 80486 的两倍。

• 数据超高速缓存有两个端口，分别用于两条流水线。它有一个专用的转换后援缓存器（ TLB ），用来把线性地址转换成数据超高速缓存用的物理地址。

• 指令超高速缓存，转移目标缓冲器和预取缓冲器负责将原始指令送入 Pentium的执行部件。指令取自指令超高速缓存或外部总线。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium的结构特点（ 2）

• 转移地址由转移目标缓冲器予以记录。• 指令超高速缓存的 TLB 将线性地址转换成指令超高速缓存

用的物理地址。• 译码部件将预取的指令译码成 Pentium可以执行的指令。• 控制 ROM含有控制实现 Pentium体系结构必须执行的运算顺序微代码，控制 ROM 部件直接控制两条流水线。

• Pentium为了支持共享主存的多处理器系统。还改变了片上超高速缓存的主存改写方式。 80486 采用通写方式，而Pentium则改用回写方式，抑制了访问总线的使用次数

• Pentium 还通过总线监测是否更新了与该超高速缓存相同的数据内容。如果在自身的超高速缓存中有同一主存地址的内容，则使其无效，以保持系统的一致性。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium微处理器内部结构

分支目标缓冲器

代码Cache 8KB

TLB

指令指针

预取缓冲存储器指令译码部件

256 位

总

线

接

口

部

件

分页部件

64 位数据总线

预取地址

32 位地址总线

控制

控制部件

地址生成（ U 流水线

）

地址生成（ V 流水线

）

控制ROM

ALU（ U 流水线

）

ALU（ V 流水线

）

整数寄存器组

桶形移位器

数据 Cache 8KB

TLB

浮点部件控制

寄存器组

加法器

除法器

乘法器80 位

80位

分支检测和目标地址

64 位数据总线 32 位地

址总线

32 位32 位

32 位

32 位32 位

32 位

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

5 个部分：• 基本结构寄存器： 16个，通用，指令、标志、段• 系统级寄存器： 9 个，系统地址，控制• 调试寄存器： 8 个• 模型专用寄存器： 20个• 浮点寄存器： 18 个

Pentium寄存器

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

1 ．通用寄存器： EAX, EBX, ECX, EDX, ESI, EDI, EBP 、 ESP

2 ．专用寄存器： EIP 、 EFLAGS

• EFLAGS ： 17 个标志位，分三类：状态 9 个，控制 5 个，系统 3个

Pentium基本结构寄存器（ 1）

16 位通用寄存器高 16 位扩展32 位通用寄存器

16 位的 IP高 16 位扩展32 位指令指针寄存器 EIP

嵌套标志

I/O 特权位

恢复标志

虚拟 8086 模式

对齐检查

虚拟中断位

虚拟中断挂起位

标识位这部分同 8088

OF

31……22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

DF IF TF SF ZF AF CFPFIOPLNTRFVMACVIFVIPID保留

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium基本结构寄存器（ 2）

3. 段寄存器： CS、 DS 、 SS 、 ES 、 FS 、 GS

• 实地址方式下：段地址，段地址＊ 16＋偏移量＝物理地址• 保护方式下：段选择符，即段描述符的索引值。• 64 位段描述符寄存器用户不可见。

段寄存器段描述符寄存器

15 0 段基址段长属性

16位 CS 32位 20位 12位

SS

DS

ES

FS

GS

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium系统级寄存器（ 1）

1 ．系统地址寄存器

• GDT ：全局描述符表，操作系统使用的段描述符和各项任务公用的段描述符放在一起组成的表。整个系统一个。

• LDT ：局部描述符表，某项任务专用的所有的各种段描述符放在一起组成的表。每个任务各有一个。

• IDT ：中断描述符表，一种特殊的表，它把每个中断向量与段描述符联系在一起，包含中断服务程序入口地址和特性。整个系统一个。

• TR ：任务寄存器，保存当前正在执行的任务的状态。

47 线性基地址 16 15 段长 0

GDTR 32位 16位

IDTR

15选择符 0 63基地址 32 31段长 12 11属性 0

TR 16位 32位 20位 12位

LDTR

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium段描述符 • 段描述符： 8个字节，共 64 位• 段基址： 32位• 段长： 20位• 访问权（属性）： 12位• P ：存在位， P＝ 1 该段在物理存储器中，

P＝ 0不存在• DPL ：本段特权级， 2位，编码 00 ～ 11 ，共 4 级， 0最高

• S ：本段是代码段或数据段吗，S＝ 1 本段是代码段或数据段的描述符，S＝ 0不是，而是系统描述符。

• TYPE ：段描述符的类型， 3位，包括： E、 ED、 WE＝ 1 代码段描述符， E＝ 0数据段描述符ED ＝ 1数据段向下扩展，即偏移量应大于段长， ED ＝ 0数据

段向上扩展，即偏移量应小于、等于段长W＝ 1数据段允许写入， W＝ 0数据段可读不可写

• A ：访问标志， A＝ 1 该段被访问过， A＝ 0 该段未被访问过• G：段长单位， G ＝ 1 该段的段长以页面为单位，

G ＝ 0 该段的段长以字节为单位• D：本次寻址的操作数的位数（只用于代码段）， D ＝ 1默认值为 16 位

地址及 16 位或 8位数据， D ＝ 0默认值为 32位地址及 32 位或 8位数据• O及 U都为 0，系统保留，与以后 CPU 兼容。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium 描述符表结构

• Pentium以段为单位分配内存。• 描述符用于描述段的信息，由 8个字节组成。• 各个段的描述符作为一种数据结构，组合在一起，构成了描述符表。

• 描述符表的开始地址放在描述符表寄存器中，该首地址加上描述符表偏移量，就得到相应的描述符。

描述符偏移地址

= ×段选择符 8 段

…

…

物理存储器

开始地址

段长

属性

描述符

描述符

…

描述符

…

描述符 8字节

描述符表

开始地址

描述符表寄存器

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium系统级寄存器（ 2）

2 ．控制寄存器• 作用：保存全局性及其状态。

31 7 6 5 4 3 2 1 0MCE 0 PSE DE TSD VMEPVI保留，缺省为全 0 CR4

31 12 11 4 3 0

PWTPCD页目录基地址寄存器 CR3

页故障线性地址寄存器 CR2

31 0

保留 CR1

WP

31 30 29 18 17 16 5 4 3 2 1 0NE ET PEMPNWCDPG CR0

31 0

EMTSAM

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium控制寄存器 CR0

写保护

定位屏蔽

允许分页

禁止 Cache

不写贯穿

保护模式允许

浮点协处理器监控

模拟浮点协处理器

任务切换

处理器扩展类型

数值异常

WP

31 30 29 18 17 16 5 4 3 2 1 0

NEET PEMPNW

CDPG CR0EMTSAM

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学


禁止 Cache

页面写贯穿

31 12 11 4 3 0PWTPCD页目录基地址寄存器 CR3

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学


允许机器检查

页大小扩展位

调试扩充位

禁止定时标志

保护模式虚拟中断

虚拟 8086 模式扩展

31 7 6 5 4 3 2 1 0

MCE 0 PSE DE TSD VMEPVI保留，缺省为全 0 CR4

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium的工作模式

1. 实地址模式• 1MB 空间，分段管理，全在 0级2. 保护模式• 存储器采用虚拟地址空间、线性地址空间和物理地址空间

三种方式来描述• 虚拟地址空间 64TB （ 246）• 4 级管理，可以使用分页技术3. 虚拟 8086模式4. 系统管理模式（电源管理及为操作系统和正在运行的应

用程序提供安全）

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

• Pentium 有 3类地址空间：虚拟地址空间：编写程序的地址空间，对应为虚地址、逻辑地址主存地址空间：运行程序的地址空间，对应为实地址、物理地址

辅存地址空间：存放程序的地址空间，对应为辅存地址、磁盘地址

• 46 位虚地址→ 32 位物理地址段选择符→描述符表→描述符→段基址→偏移量→物理地

址• 描述符分类：

1．程序段描述符2 ．系统段描述符： TSS 、 LDT3 ．门描述符：控制程序转换，任务转换，确定转移目标程序入口。包括：调用门、任务门、中断门、陷阱门。

Pentium的存储管理

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium 程序转移方法

转移

段内（NEAR）：只改变 IP，检查段长

任务间

切换

任务内

转移段间

（FAR）

直接：用 TSS描述符

间接：用任务门

同一特权级：直接转移，

用段描述符

不同特权级：间接转移，用调用门

（调用），中断门/陷阱门（中断）

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

• 分页的管理对象是页，页是大小固定的存储块• 整个线性空间和物理空间都分成大小相同的页，每页 4KB ，这样， 32 位

的线性空间和物理空间中，低 12位为页内地址，高 20位为页面地址• 地址映象关系

物理页内偏移量（低 12位）＝线性页内偏移量（低 12位）物理页号（高 20位）＝ F［线性页号（高 20位）］

• Pentium采用二级页表结构：页目录表和页表

• 页描述符：描述页的信息， 4个字节，提供页面基址的高 20 位，低 12 位自然为 0（页的起始地址为页内偏移量为 0的地址）。

• 页表：保存页描述符• 页目录表：保存页表描述符（页表即页目录，所以又称页目录描述符）• CR3提供页目录表基址，页式寻址过程： CR3→页目录表→页表描述符→页表→页描述符→页面基址→偏移量→物理地址

Pentium的分页

32位线性地址 10位 10位 12位

页目录表索引页表索引页内地址

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium段页式结构寻址过程

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium的中断机制（ 1）

1. 中断描述符表 IDT （用于保护模式）• 描述符表长度： 8字节，每个表项对应一个中断类型号。• 表项类型：任务门、中断门、陷阱门。• 通过特征位 (位 b40～ b44) 区分不同类型。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学


• 描述符表长度： 8字节×256=2KB 。• 描述符表位置：中断描述符表寄存器 IDTR 指向。2.中断描述符指针• 指向中断描述符表中的中断描述符的指针。• 中断描述符指针 =IDT 基地址 +中断类型号 *8 。3. 中断门 /陷阱门• 内容：段选择符、属性和偏移量。• 中断门与陷阱门区别：（ 1）通过中断门处理时 EFLAG的 IF被清 0 。（ 2）中断门的优先级比陷阱门高，是面向外部硬件中

断的门。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学


• 中断服务子程序入口地址的获取

偏移属性选择符

中断门 /陷阱门

IDTRIDT中断类型号

n

×8

边界属性

基地址

段描述符

CS

GDT/LDT

线性地址

中断服务子程序

代码段基地址

偏移

EIP

CS段描述符缓冲器

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学


TSS选择符

任务门IDTRIDT

中断类型号n

×8

属性段限基址

TSS描述符

TR

GDT

线性地址

TSS

基址

TR描述符缓存器

4. 任务门• 内容： TSS选择符。• TSS获取方法如图• 优点：中断任务和被中断任务完全隔开。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium的 I/O 保护• I/O 保护在保护模式下有效，在实地址模式下无效。1.I/O 特权级 IOPL 保护• 保护通过比较当前任务的特权级 CPL 和标志寄存器的 IOPL

字段实现的。• 若 CPL<IOPL ，可执行 IN、 OUT 、 INS 、 OUTS 、 CLI 、 S

TI等敏感指令 (对 IOPL敏感 )；否则不行。• 每个任务都有自己的 IOPL ， 0级特权的过程可通过 POPF

和 IRET 指令修改任务的 IOPL 。 2.I/O 允许位映象保护• I/O 允许位映象用来修正 IOPL 对 I/O敏感指令的影响，允

许低特权的程序访问某些 I/O 端口。• I/O 允许位映象是一个位向量，每位对应一个端口的操作

权限 (0 表示允许 )。• 操作系统可通过改变任务 TSS 中的 I/O 允许映象来为某任

务分配端口。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

82815EP MCH 芯片

• 具有 32位系统总线， 66/100/133MHz 系统总线频率• 集成 SDRAM 控制器• 支持包含 4×AGP数据传送的 AGP 2.0• 符合 ACPI电源管理规范- Full-on （ S0 ，全开） - Stop Grant （ S1 ，停允许） - Suspend to RAM （ S3 ，挂起到 RAM ） - Suspend to Disk（ S4，挂起到磁盘）- Soft-off（ S5，软件关）

• 具有 APIC缓冲管理• 支持 82801AA （ ICH ）和 82801BA （ ICH2 ）两种芯片的桥电路

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

82801BA （ ICH2 ）芯片

• 支持 PCI2.2规范• 集成了 LAN （局域网）控制器• 集成了 IDE 控制器 ,支持 Ultra ATA/100/66/33• 集成了 USB 控制器，符合 USB1.1规范• 为音频和电话编码解码器设置的 AC’97链接• 集成了中断控制器• 基于 82C54 的时钟• 拥有 256 字节电池供电的 CMOS SRAM ，硬件实现世纪变换• 有两个级联的 8237DMA 控制器，支持 PC/PCI 和 LPC DMA• 允许连接像 Super I/O那样的传统的 ISA 和 X总线设备• 通过可选的外接 PCI-ISA桥来支持 ISA总线

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium中断系统硬件结构

82801BA

82815EP

PII/III CPU

PCI INTA

INTA

中断类型号

CP

U

总

线

INTR主 8259A从 8259A

IRQ

内部逻辑

两个 INTA#

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium II 微处理器

1. 特点• Pentium Pro核心 +MMX• 双独立总线结构

后端总线连接到 L2 Cache上前端总线 FSB 主要负责主存储器的信息传送操作

• 借鉴了 RISC 技术来实现传统的 x86 指令系统每一条 x86 操作都转换成简单的微操作

• 采用动态执行技术和寄存器重命名技术• 采用了最新的 Slot1 接口标准2. 动态执行技术• 多路分支预测

允许程序的几个分支流向同时在处理器中执行• 数据流分析

处理器分析几条指令的数据相关性和资源可用性以优化的执行顺序高效地处理这些指令

• 推测执行尽量保持多端口、多功能的执行部件始终为“忙”

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium II 的内部结构L2 Cache

后端总线

主存前端总线

总线接口单元 BIU L1 数据 Cache 16KB

L1 代码 Cache 16KB

指令预取单元 IFU

分支目标缓冲器 BTB

存储器排序缓冲器 MOB

x86 指令译码器译码器 0

译码器 1

译码器 2

寄存器别名表 RAT

指令重排缓冲器 ROB

保留站R

S

端口 4

微指令序列器 MIS

存储数据单元

端口 3 存储地址单元

端口 2 加载地址单元

端口 1 MMX 移位器MMX ALU

简单整数单元转移执行单元

端口 0 MMX ALUMMX 乘法器复杂整数单元复杂浮点单元简单浮点单元

结果总线

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium II 的控制寄存器物理地址扩展

页全局允许

性能计数器允许

PGEPCE

831 7 6 5 4 3 2 1 0

MCE PAE PSE DE TSD VMEPVI保留，缺省为全 0 CR4

31 12 11 4 3 0

PWTPCD页目录基地址寄存器 CR3

页故障线性地址寄存器 CR2

31 0

保留 CR1

WP

31 30 29 18 17 16 5 4 3 2 1 0

NE ET PEMPNWCDPG CR0

31 0

EMTSAM

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

南北桥结构的 Pentium II 微机

Pentium II处理器

Pentium II处理器

CPU 总线

82443BX（北桥）

主存

支持 SDRAM

66/100MHz2×AGP

总线图形设备

82371EB（ PIIX4E ）

（南桥）

ISA插槽

2 个 IDE 接口

2 个 USB 接口I/O

APIC

PCI 总线PCI插槽

系统 BIOS

ISA 总线

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

Pentium III 微处理器

• 增加了 70 条 SSE 指令 8 条内存连续数据流优先处理指令 50 条单指令多数据流浮点运算指令 12 条新的多媒体指令

• 增加了 8个 128 位单精度浮点数寄存器 • 首次内置序列号• 加快了前端总线

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

中心结构的 Pentium III 微机

键盘鼠标

串行

口并行

口

处理器

8XX 系列存储控制中心

中心高速接口

I/O 控制中心

固件中心

PCI槽

PCI 总线IDE驱动器

USB端口

AC’97 编码 Super I/OLPC I/F

AGP图形控制器主存储器

处理器

CPU 总线

LAN连接

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

微型计算机总线概述 • ISA （ Industry Standard Architecture ）是 IBM 公司为

286/AT 制定的总线工业标准，也称为 AT标准。• MCA （ Micro Chanal Architecture ）是 IBM 专为 PS/2 系

统开发的微通道总线结构。由于执行的许可证制，因此未能推广。

• EISA （ Extended Industry Standard Architecture ）是EISA集团为 32位 CPU 而设计的总线标准。

• VESA （ Video Electronics Standard Architecture ）是VESA 组织遵从 LOCAL BUS （局部总线）标准而设计的一种开放性总线（有 120多家公司参加）

• PCI （ Perpheral Component Interconnect ）是 SIG 集团推出的总线结构。 1992 年起，先后有 Intel 、 HP 、 IBM 、APPLE 、 DEC 、 COMPAQ、 NEC等厂家加盟重新组建。

• 新的总线接口是 AGP （ Accelerated Graphics Port 图形加速口）。它是针对个人电脑的 3D图像显示速度需要而开发的一个新型图像加速连接界面。它加强了三维图像数据的缓存，加速了图形的刷新速度，改善了图形镶嵌、阴影处理、纹理影射等 3D工作效果。 AGP会以 66Mhz 或 2X 时钟工作，传输速度为 528MB/S ， AGP界面类似 PCI ，但比 PCI短。

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

微型计算机总线比较

总线结构 ISA MCA EISA VESA （ VL）

PCI

最早推出时间 1985 1987 1988 1992 1993

最高工作频率 8Mhz 10 Mhz 8 Mhz 33 Mhz 33 Mhz

最大传输率 8MB/S

40 MB/S 33 MB/S 132 MB/S 132 MB/S

总线宽度 16 32 32 32 32/64

并行能力否否否具备具备

I/O过程对 CPU依赖

依赖依赖依赖否否

兼容性 / 互不兼容兼容 ISA / /

多媒体要求否难以适用否适应优秀

计算

机科

学与

技术

学院


CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

CO

MP

UTER

SC

IEN

CE A

ND

TEC

HN

OLO

GY

吉林

大学

请同学们按教材后的习题及时复习

第 10章结束

吉林大学远程教育学院

Documents

第 10 章 80X86 的最新技术发展