מכטרוניקהאלקטרוניקה ספרתית

2004/2005סתיו תשס"ה

Aד"ר אמיר שפירא

המחלקה להנדסת מכונותאוניברסיטת בן-גוריון בנגב

במערכות ספרתיות נהוג להשתמש בשתי רמות מתח המייצגות שני ". כדי לייצג אינפורמציה יותר מורכבת משני 1" ו- "0מצבים לוגיים "

" משתמשים בשיטת המשקלים הבינאריים.1" ו- "0מצבים "

הערה: בחיי היום- יום מקובלת השיטה העשרונית.

דוגמאות:

מעבר מבינארי לעשרוני -

ספרות(:16 ) 16בסיס הקסאדצימאלי – בסיס

ניתן לרשום מספרים גדולים בבסיס בינארי באופן מקוצר ע"י שימוש בבסיס הקסאדצימאלי

100123

2 9212020211001

16

D1333

D310111100

16101610

,

101010101010 15F14E13D12C11B10A

9876543210

,,,,,

,,,,,,,,,,

".1" או "0( – ספרה בינארית אחת "BITסיבית )

סיביות.8( – צירוף של BYTEבית )

קודים נוספים המשמשים במערכות ספרתיות:

– בקוד זה )ASCII )American Standard Code for Information Interchangeקוד סיביות לדוגמא:8כל סימן )לדוגמא אות( מיוצג ע"י מספר בן

– שיטה לייצוג מספרים עשרוניים בספרות בינאריות. בשיטה זו המבנה B.C.Dצופן סיביות לדוגמא:4העשרוני נשמר וכל ספרה עשרונית מיוצגת ע"י מספר בינארי בן

באמצעות שיטה זו קשה לבצע פעולות מתמטיות והיא בזבזנית בסיביות, אבל נוחה .Seven Segmentלצורך הצגה ספרתית של תוצאות לדוגמה באמצעות רכיב

2BCD75

10 111010101110101075 ,,

21610

21610

21610

010000104266B

010000014165A

010000004064

@

התקנים לוגיים בסיסיים

שתי קבוצות:

התקנים צירופיים: היציאה נקבעת ע"פ הכניסה הנוכחית בלבד.1(

התקני עקיבה: היציאה נקבעת ע"פ הכניסה הנוכחית וההיסטוריה של הכניסה )או 2(היציאה(

התקנים צרופים בסיסיים:

AY

00

11

AY

01

10

A Y=ABUFFER)חוצץ(

רמת המתח ביציאה שווה לרמת המתח בכניסה, מגביר

זרם.

Y = AA NOT)מהפך(

74HC32

ABY

000

010

100

111

ABY

001

011

101

110

ABY

000

011

101

111

Y = A BA

B

Y = A BA

B

A

BY = A + B

AND

" רק אם כל הכניסות 1המוצא ""1."

NAND

.ANDהיפוך של

OR

".1" אם אחת הכניסות "1המוצא "

74LS08

74HC04

ABC

001

010

100

110

ABC

000

011

101

110

ABC

001

010

100

111

A

BY = A + B

A

BY = A B = AB + AB

A

BY = A B = A B = AB + AB

XOR )Exclusive OR(

" רק אם הכניסות שונות זו 1המוצא "מזו.

NOR

.ORהיפוך של

(Exclusive NORמשווה לוגי )

" רק אם הכניסות שוות זו לזו.1המוצא "

כללים באלגברה בוליאנית

כללי ההיפוך

כלל השלילה הכפולה

כללי הכפילות

כללי האפס

כללי היחידה

כללי החילוף

XYYX

XYYX

XX1

1X1

0X0

XX0

XXX

XXX

XX

0XX

1XXכללי הקיבוץ

כללי הפילוג

כללי הצמצום

כללי דמורגן

ZYXZYX

ZYXZYX

YXYX

YXYX

YXYXX

YXYXX

XYXX

XYXX

ZXYXZYX

ZXYXZYX

ZYXZYX

ZYXZYX

שלבים תכנון מעגל לוגי:

הגדרת הבעיה במילים או ע"י טבלת אמת.1(

רישום ביטוי בוליאני.2(

פישוט הביטוי כך שיצריך רכיבים באופן 3(אופטימאלי )מספר שערים, סוגי שערים(.

שרטוט מעגל.4(

מימוש פונקציה מתוך טבלת אמת

ABCY

0000

0011

0101

0110

1001

1010

1100

1111

סכום של מכפלות

מסכמים את כל המצבים שהתוצאה שלהם "1."

CBACBACBA

CBCBACBCBA

CBACBACBACBAY

Y = A B CAB C

" אם מספר אי זוגי של כניסות שווים 1היציאה שווה ""1."

:Multiplexer (mux)מרבב –

מערכת צירופית הבוררת מבוא נתונים אחד מבין מספר מבואות ומעבירה למוצא את ערכו.

דוגמא: מרבב 14

S1S0Y

00D0

01D1

10D2

11D3

14 מרב

ב

D0Y

D1

D3

D2

S1

S0 מבואותברירה

מבואות נתונים

מוצא

74151

14מימוש מרבב באמצעות שערים לוגיים

S0

)S0( )S0( )S1( )S1(

S1

D0

D1

D2

D3

Y

:Demultiplexer (demux)מפלג –

מערכת צירופית המנתבת מבוא נתונים אחד, ומעבירה את ערכו לאחד מתוך מספר מוצאים.

דוגמא: מפלג 41

S1S0Y0Y1Y2Y3

00D000

010D00

1000D0

11000D

41מפלג

Y0

D

Y1

Y3

Y2

S1

S0 מבואותברירה

מבוא נתונים

מוצאים

D0D1D2D3Y0Y1

100000

010001

001010

000111

: Encoderמקודד –

מערכת צירופית בה המוצאים תלויים בכניסות על פי קוד מסוים.

24דוגמא: מקודד )מספר( בינארי

Y0

Y1D3

D0

מבואות

)רק מבוא אחד שווה "1)"

מוצא – מספר 24בינארי

מקודד D2בינארי

D1

D1D0Y0Y1Y2Y3

001000

010100

100010

110001

: Decoderמפענח –

מערכת צירופית המבצעת פענוח של מידע מוצפן.

42דוגמא: מפענח )מספר( בינארי

D0

D1

Y3

Y0 מוצאים

)רק מוצא אחד שווה

"1 )"

מבוא –

מספר בינארי

מפענח בינארי

Y2

Y1

42

קיימים גם סוגים נוספים של מפענחים, סוג נפוץ הוא מפענח תצוגת שבעת מקטעים

Seven Segment Decoder.

התצוגה מורכבת משבעה מקטעים ישרים )לדים או גביש נוזלי(. לכל מקטע יש מבוא (, רמה לוגית אפס במבוא של מקטע מסוים תגרום למקטע a-gמתאים )מסומן באות

" תשאיר את המקטע כבוי )פעיל בנמוך( כדי להציג את 1להאיר ואילו רמה לוגית " לתצוגת שבעת מקטעים.BCDהספרות העשרוניות משתמשים במפענח מצופן

5 או 3לדוגמא: הצגת הספרות

D3D2D1D0abcdefg

00110000110

01010100100

D3

D0מבוא בצופן BCD

BCD to 7-SEG. display decoder 7447

D2

D1

abcdefg

abcdefg

a

b

c

d

e

fg

a

b

c

d

g

a

c

d

fg

SRQQ

00Q0Q0

0101

1010

11NANA

התקני עקיבה

היציאה נקבעת ע"פ הכניסה הנוכחית וההיסטוריה של הכניסה )או היציאה(.

מבנה כללי:

( – יחידת זיכרון המסוגלת לאכסן סיבית אחת:Flip-lopדלגלג )

SRדלגלד

מערכת צירופית

התקן זיכרון

כניסה יציאה

Q0 ,Q0מצב קודם –

S – Set

R – Reset

NA – Not Available מצב אסור )אחריו

היציאה לא מוגדרת(

סימול

S

QR

Q

ע"י שימוש SRמימוש דלגלד NOTS ו- NANDבשערי

R

Q

t

t

t

שמירת מצב

דוגמא: דיאגראמת זמנים

S)k( S

Q)k(

Q)k(

RR)k(

Q

QR

QR

בדיקה:

kQkQ

kQ

kQ

kRkQkSkRkQkSkQ

101kQ :0S 0,R

0001kQ :0S 1,R

1111kQ :1S 0,R

)()(1

שימוש אופייני של דלגלגים הוא ביטול רטט של לחצנים מכאניים:

on

S Q

R

A

B off

5V

5V

בעקבות השימוש בדלגלג הרטט של המפסק ברגע הניתוק וברגע הסגירה אינו , מצב היציאה off ולא ב- onלא ב- . )כאשר המפסק במצב ביניים,Qמשפיע על

נשמר(

off on

Q

A

B

Dדלגלג

CLKDQ

0xQ0

100

111

CLK

D

Q

t

t

t

שמירת מצב

סימול:

אז הדלגלג שומר על מצבו.’CLK=‘0כאשר

אז מצב היציאה זהה למצב ’CLK=‘1כאשר הכניסה.

D

Q

Q

CLK

7474

Latchרגיסטר- איחסון או

סיביות(, מקווי הנתונים שערכם בהמשך יכול 8 אחד )=byte המאחסן ICזהו רכיב להשתנות.

C D

Q

C D

Q

D7D0

Q0

Q7

Enable

קווי נתונים

מעבד זעיר

74374

5V

(Shift Registerאוגר הזזה )

serial line זהו רגיסטר המשמש לאיחסון סיביות המגיעות בצורה טורית דרך

( RS232)לדוגמא

CP

D0 Q0

CP

D1 Q1

CP

D7 Q7

SI

Clock

5V

74175

V

tT 2T 3T 4T 5T 6T 7T 8T

לדוגמא

byte 01001101מייצג את ה

הגיעה ראשונה

הגיעה אחרונה

סיגנל שעון הנקרא Tמניחים שהצד השולח והמקבל מאזינים לגל ריבועי בעל זמן מחזור

. מערכת סינכרוניתהפולסים משודרים ונקלטים עפ"י קצב השעון וזו נקראת

מעברי שעון חיוביים )"עליות" 8 דרושים Di-1 מעביר נתון לדלגלג Diכל "עליית" שעון דלגלג שעון שכדי לטעון נתון.

דוגמא

. רוצים לאחסן את ה byte כאשר מסתיים שידור ה 1הצד המשדר מחזיק קו נוסף, העולה ל-byte ב Latch 8 כדי לאפשרT שניות לקריאת ה byte .הבא שמגיע

Shift Register

74175

Octal Latch

74374

Output byte

input

Clock

End of Byte

Enable

ניתן לשנות את מספר המצבים של מונה בינרי )גודל מחזור המניה(.

במקרה זה בחרנו לאפס דרך מבוא הטעינה ולא דרך מבוא האיפוס כי מבוא

( CPהטעינה הוא סינכרוני )מתוזמן שעון CP מתוזמן לפי 0 ל- 9לכן המעבר מ-

Q2Q1Q0נשא

0000

0001

0010

0011

0100

0101

0110

0111

1000

g1

g2

בדרך כלל למונים יש גם מבואות טעינה, מבוא איפוס ומבוא אפשור מניה.

דרוש BCDדוגמא: נניח שלצורך עבודה עם קוד 9 מצבים )סופר עד 10מונה בינרי בעל

ומתאפס(

Load D3 D3 D3 D3

Q3 Q2 Q1 Q0CLR

CP

CECO

מבוא אפשו

ר מניה

‘1’נשא מוצא

‘0’ ‘0’ ‘0’ ‘0’

מבוא איפוס אסינכרוני ‘1’

מבוא טעינה סינכרוני

מוצאי המונה

מבואות טעינה

מונה

מונה הוא רכיב אשר סופר את דפקי השעון המוזנים אליו ומציג את תוצאת המניה )בדרך כלל בצופן בינרי(.

74LS93

זיהוי הספרה

)1001(2=)9(10

555הרכיב

משמש לבניה של מעגלי זמן, שני שימושיו העיקריים הם:

– באופן כללי הרכיב נמצא במצב היציב, כאשר ניתן אות דרבון הרכיב חד יציבעובר למצב הלא יציב למשך פרק זמן מוגדר מראש וחוזר למצב היציב. מעגל זה

מאפשר ליצור פולס אחד באורך רצוי.

– שני מצבים לא יציבים, הרכיב שוהה בכל מצב פרק זמן מוגדר מראש אל יציבומחליף מצב. מעגל זה משמש כמתנד.

הדקים(:8מבנה הרכיב )

S

RQ

5 KΩ

5 KΩ

5 KΩ

Q1

(3)A2

A1

(4)(8)

(6)

(5)

(2)

(7)

(1)

מתח סף threshold

מתח בקרה control voltage

דרבון trigger

GNDאדמה

VCC

איפוס reset

מוצא output

פריקה discharge

ע"ש 555הרכיב נקרא שלושת הנגדים

הפנימיים

( מיועדת לאיפוס 4רגל )הדלגלג

יכול Q1הטרנזיסטור להיות באחד משני

מצבים: ’Q=‘0רוויה – כאשר

’Q=‘1קטעון – כאשר

הוא למנוע מרעשים המתפתחים על הדק זה 5תפקיד הקבל המחובר להדק כדי למנוע איפוס VCC( מחובר בקביעות ל- 4להשפיעה על פעולת המגל. הדק )

קובעים את משך הזמן שבו היציאה תהיה R,Cהדלגלג דרך מבוא האיפוס. הרכיבים ( יורד ל- 2במצב הלא יציב. הדרבון )מסמן מעבר למצב לא יציב( מתבצע כאשר הדק )

()1/3(VCC )גדול מ- ’1‘, ביתר הזמן הדק זה צריך להיות במצב ’0‘

חד יציב

S

RQ

5 KΩ

5 KΩ

5 KΩ

Q1

(3)A2

A1

(4)(8)

(6)

(5)

(2)

(7)

(1)

R

C

0.01μF

VCC

Out

(2/3)VCC

(1/3)VCCדרבון

Q1 לכן הטרנזיסטור ’Q=‘1במצב היציב ו- ’S=‘0ברוויה, הקבל לא יכול להטען,

R=‘1’.

משנה R, ’0‘כאשר אות הדירבון יורד ל- Q1, הטרנזיסטור ’Q=‘0, לכן ’1‘מצב ל-

בקטעון והקבל מתחיל להטען.

חוזר R, ’1‘כאשר אות הדירבון חוזר ל- ומוצא הדלגלג לא משתנה.’0‘להיות

VCC(2/3)כאשר המתח על הקבל מגיע ל-

S לכן ’1‘ הופך להיות Q=‘1’ , ברוויה והקבל פורק מהר Q1הטרנזיסטור

את המתח דרך הטרנזיסטור לאדמה.

חוזר להיות Sבגלל הפריקה של הקבל ‘0’ ,Q והטרנזיסטור ’1‘ נשאר Q1 נשאר

ברוויה.

3LnRCV32V

0VLnRC

VV

VVLnRCT

CCCC

CC

T

0

S

R

Q

t

t

t

trigger

t

VC )6(

t

T

(2/3)VCC

VCC

אל יציב

S

RQ

5 KΩ

5 KΩ

5 KΩ

Q1

(3)A2

A1

(4)(8)

(6)

(5)

(2)

(7)

(1)

R1

C

0.01μF

VCC

Out

(2/3)VCC

(1/3)VCCR2

, ’’R=‘1’, S=‘0’, Q=‘0ברגע הפעלת המעגל המתח על הקבל הוא אפס, לכן . כאשר המתח על הקבל עובר R1+R2 בקטעון והקבל נטען דרך Q1הטרנזיסטור

(1/3)VCC אז R=‘0’, S=‘0’ -ו Q 0‘ ממשיך להיות’.

כאשר המתח על הקבל עובר את -(2/3)VCC אז R=‘0’, S=‘1’,

Q=‘1’’ הטרנזיסטור ,Q1 ברוויה .R1והקבל מתפרק דרך

כאשר המתח על הקבל יורד ,’R=‘0 אז VCC(2/3)מתחת ל-

S=‘0’ -ו Q -1‘ נשאר ב’.

כאשר המתח על הקבל יורד ,’R=‘1 אז VCC(1/3)מתחת ל-

S=‘0’, Q=‘0’’ הטרנזיסטור ,Q1 ברוויה והקבל שוב נטען דרך

R1+R2.

כאשר המתח על הקבל עובר את -(1/3)VCC אז R=‘0’, S=‘0’ -ו ,Q

.’0‘נשאר ב-

וחוזר חלילה.

S

R

Q

t

t

t

VC )6(

t

T2

(2/3)VCC

(1/3)VCC

T1

21

1CC

CC12

21CCCC

CCCC211

TTT

2LnCRV310

V320LnCRT

2LnCRRV32V

V31VLnCRRT