第 21 章触发器和时序逻辑电路

下一页返回上一页退出章目录

第第 2121 章触发器和时序逻辑电路章触发器和时序逻辑电路21.121.1 双稳态触发器双稳态触发器21.221.2 寄存器寄存器21.321.3 计数器计数器21.4 55521.4 555 定时器及其应用定时器及其应用21.5 21.5 应用举例应用举例


本章要求本章要求1. 1. 掌握掌握 RR －－ SS 、、 JJ －－ KK 、、 DD 触发器的逻辑功触发器的逻辑功

能及能及不同结构触发器的动作特点不同结构触发器的动作特点 ;;2. 2. 掌握寄存器、移位寄存器、二进制计数器、掌握寄存器、移位寄存器、二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑十进制计数器的逻辑功能，会分析时序逻辑电路电路 ;;3. 3. 学会使用本章所介绍的各种集成电路学会使用本章所介绍的各种集成电路 ;;4. 4. 了解集成定时器及由它组成的单稳态了解集成定时器及由它组成的单稳态触发器器和多谐振荡器的工作原理和多谐振荡器的工作原理。

第第 2121 章触发器和时序逻辑电路章触发器和时序逻辑电路


电路的输出状态不仅取决于电路的输出状态不仅取决于当时当时的输入信号，的输入信号，而且与电路而且与电路原来的状态有关，当输入信号消失后，有关，当输入信号消失后，电路状态仍维持不变电路状态仍维持不变。这种。这种具有存贮记忆功能具有存贮记忆功能的电的电路称为时序逻辑电路。路称为时序逻辑电路。

时序逻辑电路的特点：时序逻辑电路的特点：

下面介绍双稳态触发器双稳态触发器，它是构成时序电路的它是构成时序电路的基本逻辑单元。基本逻辑单元。


21.121.1 双稳态触发器双稳态触发器

特点：特点： 1. 1. 有有两个稳定状态两个稳定状态“ 0” 态态和“ 1” 态； 2. 能根据输入信号将触发器置成能根据输入信号将触发器置成““ 0”0” 或或““ 1”1” 态态； 3. 3. 输入信号消失后，被置成的输入信号消失后，被置成的“ 0” 或“ 1” 态能态能保存保存下来，即具有记忆功能。下来，即具有记忆功能。

双稳态触发器：双稳态触发器：是一种具有记忆功能是一种具有记忆功能的逻辑单元电路，它能储存的逻辑单元电路，它能储存一位二进制码。一位二进制码。


&

QQ QQ

G1 & G2

SSDD RRDD

21.1.1 21.1.1 RR －－ SS 触发器触发器

两互补输出端1. 1. 基本基本 RR －－ S S 触发器触发器

两输入端

正常情况下，正常情况下，两输出端的状态两输出端的状态保持相反。通常保持相反。通常以以 QQ 端的逻辑电端的逻辑电平表示触发器的平表示触发器的状态，即状态，即 QQ=1=1 ，，QQ=0=0 时，称为时，称为““ 1”1”态；反之为态；反之为““ 0”0”态。态。

反馈线


触发器输出与输入的逻辑关系

1 0

001

设触发器原态为“ 1” 态。

翻转为“ 0” 态

(1) SD=1 ， RD = 0

11 00

1100

&

QQ QQ

G1 & G2

SSDD RRDD


设原态为“ 0”态

1 00

00 11

11

11 0

触发器保持“ 0” 态不变

复位

00

结论 : 不论触发器原来为何种状态，当 SD=1 ， RD=0 时，将使触发器置“ 0” 或称为复位。

&

QQ QQ

G1 & G2

SSDD RRDD


00 11


00 11

11

11

00

0翻转为“ 1”态

(2) SD=0 ， RD = 1

&

QQ QQ

G1 & G2

SSDD RRDD



0 11

11 0000

00 1


置位

11

结论 : 不论触发器原来为何种状态，当 SD=0 ， RD=1 时，将使触发器置“ 1” 或称为置位。

&

QQ QQ

G1 & G2

SSDD RRDD


11 11


00 11

00

00

11

1保持为“ 0”态

(3) SD=1 ， RD = 1

&

QQ QQ

G1 & G2

SSDD RRDD



1 11

11 0000

00 1


11

当 SD=1 ， RD=1 时，触发器保持原来的状态，即触发器具有保持、记忆功能。

&

QQ QQ

G1 & G2

SSDD RRDD


&

QQ QQ

G1 & G2

SSDD RRDD

1 1

0 01 1

1

1 1 1 1

0

若 G1 先翻转，则触发器为“ 0” 态

“1” 态(4) SD=0 ， RD = 0

当信号 SD= RD = 0同时变为 1 时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“ 1”态，也可能是“ 0” 态，不能根据输入信号确定。

1 0

若先翻转若先翻转


基本基本 RR －－ SS 触发器状态表触发器状态表逻辑符号

RRDD(Reset Direct)-(Reset Direct)- 直接置“直接置“ 0”0” 端端 (( 复位复位端端 ))SSDD(Set Direct)-(Set Direct)- 直接置“直接置“ 1”1” 端端 (( 置位置位端端 ))

Q Q

SD RD

SD RD Q

1 0 0 置 0

0 1 1 置 1

1 1 不变保持0 0 同时变 1 后不确定

功能

低电平有效低电平有效


2. 2. 可控可控 RSRS 触发触发器器

基本 R-S 触发器

导引电路 & G4

S R

& G3

CP

& G1 & G2

SD RD

Q Q

时钟脉冲时钟脉冲


当 CP=0 时

0

1 1

RR ，， SS 输入状输入状态态不起作用。不起作用。触发器状态不变触发器状态不变

1 1

& G1 & G2

SD RD

Q Q

& G4

S R

& G3

CP

SSDD ，， RRD D 用于预置用于预置触发器的初始状态，触发器的初始状态，工作过程中应处于工作过程中应处于高电平，对电路工作高电平，对电路工作状态无影响。状态无影响。

被封锁被封锁

被封锁被封锁


当 CP = 1 时

1打开

触发器状态由触发器状态由 RR ，，SS 输入状态决定。输入状态决定。

1 1

打开打开

触发器的翻转触发器的翻转时刻受时刻受 CC 控制控制（（ CPCP 高电平高电平时翻转），时翻转），而而触发器的状态触发器的状态由由 RR ，， SS 的状的状态决定。态决定。

& G1 & G2

SD RD

Q Q

& G4

S R

& G3

CP


当 CP = 1 时

1打开打开

(1) S=0, R=0

0 0

1 1

触发器保持原态

触发器状态由 R ，S 输入状态决定。

1 1打开打开

& G1 & G2

SD RD

Q Q

& G4

S R

& G3

CP


1 10

1 0

10(2) S = 0, R= 1

触发器置“ 0”

(3) S =1, R= 0

触发器置“ 1”

1 1

& G1 & G2

SD RD

Q Q

& G4

S R

& G3

CP


11 1

00

11

1 1

0

若先翻若先翻若先翻若先翻

Q=1Q=0

1 1

(4) S =1, R= 1

当时钟由 1 变 0 后触发器状态不定 11

& G1 & G2

SD RD

Q Q

& G4

S R

& G3

CP


可控可控 RSRS 状态表状态表

0 0

S R

0 1 01 0 1

1 1 不定

Qn+1

Qn

QQnn—— 时钟到来前触发器的状态时钟到来前触发器的状态Qn+1— 时钟到来后触发器的状态

逻辑符号Q Q

S RCPSD RDCPCP 高电平时触发器状态由高电平时触发器状态由 RR 、、 SS 确确定定

跳转


例：例：画出可控画出可控 RR －－ SS 触发器的输出波形触发器的输出波形

RR

SS

CPCP

不定

不定

可控可控 RR －－ SS 状态状态表表

CPCP 高电平时触发高电平时触发器状态由器状态由 RR 、、 SS 确确

定定

Q

Q

00

1

0 0

S R

0 1 0

1 0 11 1 不定

Qn+1

Qn


存在问题：存在问题：时钟脉冲不能过宽，否则出现空翻现时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻象，即在一个时钟脉冲期间触发器翻转一次以上。转一次以上。

CP

克服办法：采用克服办法：采用 JKJK 触发器或触发器或 DD 触发器触发器

0 0

S R

0 1 0 1 0 1 1 1 不定

Qn+1

Qn

Q=S

Q=R


21.1.2 21.1.2 主从主从 JKJK 触发器触发器1.1. 电路结构电路结构

从触发器

主触发器

反反馈馈线线

CP

CP

KQR

QJS

1

互补时钟控制主、从触发器不能同时翻转

RS C从触发器

Q Q

Q Q

SD RD

R C主触发器

Q

J K

Q

S


2. 2. 工作原理工作原理

主触发器打开打开

主触发器状态状态由由 JJ 、、 KK 决定，决定，接收信号并暂存。接收信号并暂存。

从触发器封锁从触发器封锁

从触发器从触发器状态状态保持不变。保持不变。

01

CPCP

CP0

1

1

RS C从触发器

Q Q

Q Q

SD RD

R C主触发器

Q

J K

Q

S


1

0状态保持不变状态保持不变

从触发器的状态从触发器的状态取决于主触发器，取决于主触发器，并保持主、从状态并保持主、从状态一致，因此称之为一致，因此称之为主从触发器。主从触发器。

从触发器从触发器打开打开

主触发器封锁

0C 01

CP0

10

1

RS 从触发器

Q Q

Q Q

SD RD

R

Q

J K

Q

S

CP

主触发器


01

0

CP 高电平时触发器接收信号并暂存 ( 即主触发器状态由 J 、 K 决定，从触发器状态保持不变）。

要求 CP 高电平期间J 、 K 的状态保持不变。

CP 下降沿 ( ) 触发器翻转 ( 主、从触发器状态一致 ) 。

CP 低电平时 , 主触发器封锁 , J 、K 不起作用

1

RS 从触发器

Q Q

Q Q

SD RD

R

Q

J K

Q

S

CP

主触发器

0

1

CP


0

1

CP01

0

分析分析 JKJK 触发器触发器的逻辑功能的逻辑功能

(1)J=1, K=1 设触发器原态为“ 0”态


1 1 01

1 0

1 0

1 00 1

主从状主从状态一致态一致

状态不变状态不变0

1

1

RS 从触发器

Q Q

Q Q

SD RD

R

Q

J K

Q

S

CP

主触发器

状态不变状态不变


CP

01

0

1 0

设触发器原态为“ 1”态

为“？”状态

J=1, K=1 时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。

(1) J=1, K=1

跳转

1

RS 从触发器

Q Q

Q Q

SD RD

R

Q

J K

Q

S

CP

主触发器


0

1

CP

01

0

(2) J=0 ， K=1

设触发器原态为“ 1” 态


0 1 10

0 1

0 1

0 11 0

0

1


为“？”态

1

RS 从触发器

Q Q

Q Q

SD RD

R

Q

J K

Q

S

CP

主触发器


0

1

CP

01

0

(3) J=1 ， K=0



1 0 01

1 0

1 0

1 00 1

0

1


为“？”态

RS 从触发器

Q Q

Q Q

SD RD

1R

Q

J K

Q

S

CP

从触发器


CP

01

0

(4) J=0 ， K=0


保持原态

0 0 01

0 0

0 1

保持原态保持原态

保持原态保持原态

RS C从触发器

Q Q

Q Q

SD RD

1R C

Q

J K

Q

S

CP

从触发器


CP

01

0

0 1结论：结论：

nQJS

nKQR

CP 高电平时主触发器状态由 J 、 K决定，从触发器状态不变。

CP 下降沿 ( ) 触发器翻转 ( 主、从触发器状态一致）。

RS 从触发器

Q Q

Q Q

SD RD

1R

Q

J K

Q

S

CP

从触发器


3. 3. JKJK 触发器的逻辑功能触发器的逻辑功能nQJS nKQR

Qn

1

0

0

1

1

1 0

0

Qn

0 1

JJ KK QQn n QQn+1 n+1

0 00 0

0 1 0 1

1 01 0

1 11 1

JKJK 触发器状态表触发器状态表0 1

0 1

0 1

0 1

CP 高电平时，主触发器状态由 J 、K 决定，从触发器状态不变。 CP 下降沿 ( )触发器翻转 ( 主、从触发器状态一致）。

0 0 0 1 001 0 11

QQn+1n+1

QQnn

SS '' RR '


J K Qn+1

0 0 Qn

0 1 0

1 0 1

1 1 Qn

JKJK 触发器状态表触发器状态表

(( 保持功能保持功能 ))

(( 置“置“ 0”0” 功能功能 ))

(( 置“置“ 1”1” 功能功能 ))

( 计数功能计数功能 )

CC 下降沿触发翻转下降沿触发翻转SSDD 、、 RRDD 为直接置为直接置 11 、置、置 0 0 端，不受时钟控制，端，不受时钟控制，低电平有效，低电平有效，触发器工作时 SD 、 RD 应接高电平。

逻辑符号逻辑符号

CP

Q

J KSD RD

Q


例： JK 触发器工作波形

CP

J

K

Q

下降沿触发翻转


基本 R-S 触发器

导引电路

& G2& G1

Q Q

SD RD

& G3 & G4

& G5 & G6

CP

D

21.1.3 21.1.3 维持阻塞维持阻塞 DD 触发器触发器1.1. 电路结构电路结构

反馈线跳转


& G2& G1

Q Q

SD RD

& G3 & G4

& G5 & G6

CP

D

21.1.3 21.1.3 维持阻塞维持阻塞 D D 触发器触发器2.2. 逻辑功能逻辑功能

01

（（ 11 ）） DD = 0= 0

1

触发器状态不变触发器状态不变

0

当当 CP CP = 0= 0 时时1 1

0当当 CPCP= 1= 1时时

0

1

0 1

触发器置“触发器置“ 0”0”

封锁封锁

在在 CPCP= 1= 1 期间，期间，触发器保持“触发器保持“ 0”0” 不不变变


& G2& G1

Q Q

SD RD

& G3 & G4

& G5 & G6

CPP

D

21.1.3 21.1.3 维持阻塞维持阻塞 DD 触发器触发器2.2. 逻辑功能逻辑功能

01

（（ 11 ）） DD = 1= 1

0

触发器状态不变触发器状态不变

1

当当 CPCP= 0= 0时时 1 1

1当当 CPCP= 1= 1时时

0

1

1 0

触发器置“触发器置“ 1”1”

封锁封锁

在在 CPCP= 1= 1 期间，期间，触发器保持“触发器保持“ 1”1” 不不变变

封锁封锁


DD 触发器状态表触发器状态表D Qn+1

01

01

上升沿触上升沿触发翻转发翻转

逻辑符号D CP

Q Q

RDSD

CPCP 上升沿前接收信上升沿前接收信号，号，上降沿时触发器上降沿时触发器翻转，翻转， ( ( 其其 QQ 的状态的状态与与 DD 状态一致；但状态一致；但 QQ的状态总比的状态总比 DD 的状态的状态变化晚一步，即变化晚一步，即 Qn+1

=Dn ；上升沿后输入上升沿后输入 DD 不再起作用，触发不再起作用，触发器状态保持。器状态保持。即即 (( 不不会空翻会空翻 ))

结论：结论：


例：例： DD 触发器工作波形图触发器工作波形图

CP

D

Q

上升沿触发翻转上升沿触发翻转


21.1.4 21.1.4 触发器逻辑功能的转触发器逻辑功能的转换换

1. 1. 将将 JKJK 触发器转换为触发器转换为 DD 触发器触发器当当 J=DJ=D ，， KK==DD时，两触发器状态时，两触发器状态相同相同DD 触发器状态表触发器状态表

D Qn+1

01

01

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn


D

1

CP

Q

J KSD RD

Q

仍为下降沿触发翻转


2. 2. 将将 JKJK 触发器转换为触发器转换为 TT 触发器触发器

T

CP

Q

J KSD RD

QTT 触发器状态表触发器状态表T T QQn+1n+1

00

11

QQnn

QQnn

( 保持功能 )

( 计数功能 )

J K Qn+1

0 0 Qn

0 1 0 1 0 1 1 1 Qn


当当 J=KJ=K 时，两触时，两触发器状态相同发器状态相同


3. 3. 将将 DD 触发器转换为触发器转换为 TT´́ 触发器触发器

T 触发器仅具有计数功能触发器仅具有计数功能

即要求来一个即要求来一个 CPCP ，，触发器就翻转一次。触发器就翻转一次。

CP

Q

D=Q DD 触发器状态表触发器状态表D Qn+1

01

01

CP

Q Q

D


21.221.2 寄存器寄存器寄存器是数字系统常用的逻辑部件，它用来存放寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放发器只能存放一位二进制数，存放 nn 位二进制时，位二进制时，要要 nn 个触发器。个触发器。

按功能分数码寄存器数码寄存器

移位寄存器移位寄存器


RD

QDFF0

d0

Q0

QDFF1

d1

Q1

d2

QDFF2

Q2

QDFF3

d3

Q3

21.2.1 21.2.1 数码寄存器数码寄存器仅有寄存数码的功能仅有寄存数码的功能。。

清零

寄存指令

通常由通常由 DD 触发器或触发器或 R-SR-S 触发器组成触发器组成

并行输入方式并行输入方式

0 000

1 101

寄存数码寄存数码

1 101

触发器状态不变


RDSD

d3

RDSD

d2

RDSD

d1

RDSD

d0

1

0

清零

11 00

寄存指令寄存指令

&

Q0

&

Q1

&

Q2

&

Q3

取数指令取数指令

11 00

并行输出方式并行输出方式

& & & &

Q QQ Q00 00

00 11

状态保持不变状态保持不变

1 0 1 0

1 1 1 1


21.2.2 21.2.2 移位寄存器移位寄存器

不仅能不仅能寄存寄存数码，还有数码，还有移位移位的功能。的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。所寄存的数据就向左或向右顺序移动一位。

按移位方式分类按移位方式分类单向移位寄存器单向移位寄存器

双向移位寄存器双向移位寄存器


寄存数码寄存数码

1.1. 单向移位寄存器单向移位寄存器

清零

D

1

移位脉冲

2 3 4

1011

1

Q

Q3 Q1Q2

RD

0 0 0 00 0 0 1

0 0 1 00

1 00 1 110 1 00 1

1011100111

Q

J

KFF0

Q1

Q

J

KFF2

Q

J

KFF1

Q

J

KFF3

数据依次向左移动，称左移寄存数据依次向左移动，称左移寄存器，输入方式为串行输入。器，输入方式为串行输入。

QQQ

从高位向低位依次输入

数码输入


1 1 1000 1 011 0 011 0 00

输出

再输入四个移再输入四个移位脉冲，位脉冲， 10111011由高位至低位由高位至低位依次从依次从 QQ33 端输端输出。出。

串行输出方式串行输出方式

清零

D1011

1

Q

Q3 Q1Q2

RD

1011100111

Q

J

KFF0

Q1

Q

J

KFF2

Q

J

KFF2

Q

J

KFF3

QQQ

5

移位脉冲

7 86

数码输入


左移寄存器波形图1 2 3 4 5 6 7 8

CP1 1 1

1

00

1

1

D

Q0

Q3

Q2

Q1

1 1 100待存

数据

10111011 存入寄存器存入寄存器0

111

从从 QQ33 取出取出


四位左移移位寄存器状态表四位左移移位寄存器状态表

0 0 0 11

2

3

移位脉冲 Q2 Q1 Q0 移位过程Q3 寄存数码 D

0 0 1 1 10 0 0 0 清零1 10 左移一位

0 0 1 0 1 1 左移二位0 1 0 1 1 左移三位1 0 1 14 左移四位

1

0

1

并行输出再继续输入四个移位脉冲再继续输入四个移位脉冲 ,, 从从 QQ33 端串行输出端串行输出 10111011 数码数码

动画右移移位寄存器右移移位寄存器


1 清零

0

寄存指令寄存指令

并行输入并行输入

串行输出串行输出D

Q2

SD

RD

d2

&

F2Q1

SD

RD

d1

&

F1Q0

SD

RD

d0

&

F0D D

Q3

SD

RD

d3

&

F3D

串行输入串行输入

移位脉冲移位脉冲

DCP

2.2. 并行、串行输入并行、串行输入 //串行输出寄存器串行输出寄存器


寄存器分类寄存器分类并行输入并行输入 // 并行输出并行输出

串行输入串行输入 // 并行输出并行输出

并行输入并行输入 // 串行输出串行输出

串行输入串行输入 // 串行输出串行输出

FF3 FF1 FF0

d0d1d2d3

Q0Q1Q2Q3

FF2

d

Q0Q1Q2Q3

FF3 FF1 FF0FF2

d0d1d2d3

Q3

FF3 FF1 FF0FF2

Q3

dFF3 FF1 FF0FF2


3. 3. 双向移位寄存器：双向移位寄存器：既能左移也能右移。

D

Q2

D

Q1

D

Q0

>1&

1 1

>1&

>1&

.

RD

CP

S

左移输入

待输数据由低位至高位依次输入

待输数据由高位至低位依次输入

1 0 1

右移输入

移位控制端

0 0 0

0 0 0

& && &&&

010


右移串行输入

左移串行输入

UCC Q0 Q1 Q2 Q3 S1 S0 CP16 15 14 13 12 11 10 9

1 3 4 5 6 7 82

D0 D1 D2 D3DSR DSL RD GND

74LS194

并行输入


0

1

1

1

1

0 0

0 1

1 01 1

直接清零 ( 异步 )保持右移 ( 从 Q0 向右移动 )

左移 ( 从 Q3 向左移动 ) 并行输入

RD CP S1 S0 功能

74LS19474LS194 功能表功能表

UCC Q0 Q1 Q2 Q3 S1 S0CP16 15 14 13 12 11 10 9

74LS194

1 3 4 5 6 7 82

D0 D1 D2 D3DSR DSL RD GND


21.321.3 计数器计数器计数器是数字电路和计算机中广泛应用的一种逻计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。频、时序控制等。

分类分类

加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器

((按计数功能按计数功能 ))

异步计数器异步计数器同步计数器同步计数器 ((按计数脉冲引入方式按计数脉冲引入方式 ))

二二进制计数器进制计数器十十进制计数器进制计数器

NN 进制计数器进制计数器((按计数制按计数制 ))


21.3.1 21.3.1 二进制计数二进制计数器器按二进制的规律累计脉冲个数，它也是构成其按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成它进制计数器的基础。要构成 nn 位二进制计数器，位二进制计数器，需用需用 nn 个具有计数功能的触发器。个具有计数功能的触发器。

1. 1. 异步二进制加法计数器异步二进制加法计数器

异步计数器：计数脉冲异步计数器：计数脉冲 CC 不是同时加到各位触发器不是同时加到各位触发器。。最低位触发器由计数脉冲触发翻转，其他各位触发最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后前级触发器翻转后 ,,后级触发器才能翻转。后级触发器才能翻转。


二进制数 Q2 Q1 Q0

0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0

脉冲数(CP)

二进制加法计数器状态表二进制加法计数器状态表从状态表可看出：从状态表可看出：最低位触发器来最低位触发器来一个脉冲就翻转一个脉冲就翻转一次，一次，每个触发每个触发器由器由 11 变为变为 0 0 时，时，要产生进位信号要产生进位信号 ,,

这个进位信号应这个进位信号应使相邻的高位触使相邻的高位触发器翻转。发器翻转。


10

10

当当 JJ 、、 KK=1=1 时，具有计数功能，每时，具有计数功能，每来一个脉冲触发器就翻转一次来一个脉冲触发器就翻转一次 ..

清零

RD

Q

J

K

Q

Q0

FF0

Q

J

K

Q

Q1

FF1

Q

J

K

Q

Q2

FF2

CP

计数脉冲

三位异步二进制加法计数器

在电路图中 J 、Ｋ悬空表示 J 、 K=1

下降沿下降沿触发翻转触发翻转

每来一个每来一个 CPCP翻转一次翻转一次

当相邻低位触发器由 1 变 0 时翻转


异步二进制加法器工作波形

22 分频分频

44 分频分频

88 分频分频

每个触发器翻转的时间有先后，与计数脉冲不同步

CP

1 2 3 4 5 6 7 8

Q0

Q1

Q2


用用 DD 触发器构成三位二进制异步加法器触发器构成三位二进制异步加法器

？？

22 、若构成减法计数器、若构成减法计数器 CPCP又如何连接？又如何连接？

思考1 、各触发器 CP 应如何连接？

各各 DD 触发器已接成触发器已接成 TT´́ 触发器，即具有计数功能触发器，即具有计数功能

CP

清零清零RD

Q

DQ

Q0

F0Q

DQ

Q1

FF1Q

DQ

Q2

FF2


2. 2. 同步二进制加法计数器同步二进制加法计数器

异步二进制加法计数器线路联接简单。异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。各触发器是逐级翻转，因而工作速度较慢。

同步计数器：同步计数器：计数脉冲同时接到各位触发器，各触计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。发器状态的变换与计数脉冲同步。

同步计数器由于各触发器同步翻转，因此工作速度同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。快。但接线较复杂。同步计数器组成原则同步计数器组成原则 :: 根据翻转条件根据翻转条件 ,, 确定触发器级间连接方式—找确定触发器级间连接方式—找出出 JJ 、、 KK 输入端的联接方式。输入端的联接方式。


二进制数 Q2 Q1 Q0

0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0

脉冲数(CP)

二进制加法计数器状态表二进制加法计数器状态表

从状态表可看出：从状态表可看出：最低位触发器最低位触发器 FFFF00

每来一个脉冲就翻每来一个脉冲就翻转一次；转一次；FFFF11 ：当：当 QQ00=1=1 时，时，再来一个脉冲则翻再来一个脉冲则翻转一次；转一次；FFFF22 ：当：当 QQ00==QQ11= 1= 1

时，再来一个脉冲时，再来一个脉冲则翻转一次。则翻转一次。


计数脉冲数

二进制数十进制数Q3 Q2 Q1 Q0

012345678

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0

0 12345678

计数脉冲数

二进制数十进制数Q3 Q2 Q1 Q0

9 10 11 12 13 14 15

1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

9 101112131415

16 0 0 0 0 0

四位二进制加法计数器的状态表


四位二进制同步加法计数器级间连接的逻辑关系四位二进制同步加法计数器级间连接的逻辑关系

由由 JJ 、、 KK 端逻辑表达式，可得出四位同步二进制计端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。数器的逻辑电路。

触发器翻转条件触发器翻转条件 JJ 、、 KK 端逻辑表达式端逻辑表达式JJ 、、 KK 端逻辑表达端逻辑表达式式

FF0 每输入一 C 翻一次FF1

FF2

FF3

J0 =K0 =1

Q0 =1 J1 =K1 = Q0

Q1 = Q0 = 1 J2 =K2 = Q1 Q0

Q2 = Q1 = Q0 = 1 J3 =K3= Q2 Q1 Q0

J0 =K0 =1

J1 =K1 = Q0

J2 =K2 = Q1 Q0

J3 =K3 = Q2 Q1 Q0

（加法）（加法）（减法）（减法）


计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看 J 、 K 的状态。

Q

Q

FF3

Q

Q

FF2

Q

Q

FF1Q

Q

FF0

Q3Q2 Q0

Q1

DR

CP

J

K

J

K

J

K

J

K

由主从型 JK 触发器组成的同步四位二进制加法计数器

最低位触发器最低位触发器 FFFF00 每一个脉冲就每一个脉冲就翻转一次；翻转一次；FFFF11 ：当：当 QQ00=1=1 时，时，再来一个脉冲则再来一个脉冲则翻转一次；翻转一次；FFFF22 ：当：当 QQ11==QQ00= = 11 时，再来一个时，再来一个脉冲则翻转一次。脉冲则翻转一次。FFFF33 ：：当 Q2=Q1 = Q0=1 时再来一个时钟 FFFF33 翻转。


74LS161型四位同步二进制计数器(a) 外引线排列图； (b) 逻辑符号

A0

A1

A3

A2

UCC:16 GND:8

EPETCPLDRD

3456 11

121314

15

Q0

Q3

Q1

Q2

RCO

74LS161

710291

A0

1

CP 2

3

4

RCO

5

A3 6

EP 7

GND 8 9

11

10

12

13

14

15

16 +UCC

74LS

161

LD

A1

A2

ET

Q0

Q3

Q1

Q2

RD

(a) (b)


0

1

1

1

1

1 1

0 0

RD CP EP ET

表表 21.3.4 74LS16121.3.4 74LS161 型型同步二进制计数器的功能功能表表

0

1

1

1

LD

输入输入输出输出Q3 Q2 Q1 Q0A3 A2 A1 A0

d3 d2 d1 d0

d3 d2 d1 d0

计数保持保持

0 0 0 0


例例 :: 分析图示逻辑电路的逻辑功能分析图示逻辑电路的逻辑功能 ,,说明其用说明其用处。处。设初始状态为“ 设初始状态为“ 000”000” 。。

RD

Q

J

K

Q

Q0

FF0

Q

J

K

Q

Q1

FF1

Q

J

K

Q

Q2

FF2

CP

计数脉冲


解：解： 1. 1. 写出写出各触发器各触发器 JJ 、、 KK 端和端和 CPCP 端的逻辑表达端的逻辑表达式式

CP0= CP K0 =1 J0 =Q2

K1 =1 J1 =1 CP1= Q0

J2=Q0Q1 K2 =1 CP2= CP

RD

Q

J

K

Q

Q0

FF0

Q

J

K

Q

Q1

FF1

Q

J

K

Q

Q2

FF2

CP

计数脉冲


解：当初始状态为“解：当初始状态为“ 000”000” 时，时，各触发器各触发器 JJ 、、 KK 端和端和 CC 端的电平端的电平为为

CP0= CP=0 K0 =1 J0 =Q2=1

K1 =1 J1 =1 CP1= Q0=0

J2=Q0Q1=0 K2 =1 CP2= CP=0

RD

Q

J

K

Q

Q0

FF0

Q

J

K

Q

Q1

FF1

Q

J

K

Q

Q2

FF2

CP

计数脉冲


0 1 1 1 1 1

CPCP JJ22==QQ00QQ11 KK2 2 =1=1 JJ1 1 = = KK1 1 =1=1 KK0 0 =1=1 JJ0 0 ==QQ22 QQ2 2 QQ1 1 QQ00

0 1 1 1 1 1

0 1 1 1 1 1

1 1 1 1 1 1

0 1 1 1 0 1

0 1 1 1 1 10 0 0 01 0 0 12 0 1 0

3 0 1 1

4 1 0 0

5 0 0 0

由表可知，经由表可知，经 55 个脉冲循环一次，个脉冲循环一次，为五进制计数器。为五进制计数器。

2.2.列写状态转换表，分析其状态转换过程列写状态转换表，分析其状态转换过程

CP1= Q0

由于计数脉冲没有同时加到各位触发器上，所以由于计数脉冲没有同时加到各位触发器上，所以为为异步计数器异步计数器。。


异步五进制计数器工作波形异步五进制计数器工作波形

CP

1 2 3 4 5

Q0

Q1

Q2


21.3.2 21.3.2 十进制计数器十进制计数器

十进制计数器：十进制计数器：计数规律：“逢十进一”。它是用计数规律：“逢十进一”。它是用四位二进制四位二进制数数表示对应的表示对应的十进制数十进制数，所以又称为二，所以又称为二 -- 十进制计十进制计数器。数器。四位二进制可以表示十六种状态，为了表示十四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用哪六种状态，有不同的安排，这里仅介绍广泛使用 84218421 编码的十进制计数器。编码的十进制计数器。1. 同步十进制计数器十进制计数器


十进制加法计数器状态表十进制加法计数器状态表二进制数

Q3 Q2 Q1 Q0

脉冲数(CP)

十进制数

012345678910

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0

01234567890


RD

Q

J

K

QFF0

Q

J

K

QFF1

CP

计数脉冲

Q

J

K

QFF2

Q

J

K

Q

Q3

FF3

Q2 Q1 Q0

十进制同步加法计数器十进制同步加法计数器


Q0

Q1

Q2

Q3

CP

1 2 3 4 5 6 7 8 9 10

十进制计数器工作波形十进制计数器工作波形常用 74LS160型同步十进制加法计数器 , 其外引脚排列及功能表与 74LS161型计数器相同。


2. 2. 异步十进制计数器异步十进制计数器(1) 74LS290(1) 74LS290 型二型二 -- 五五 --十进制计数器十进制计数器

Q1

RD

CP0

&R02

R01S91 S92

&

Q

J

K

QFF1

Q

J

K

QFF2

Q2

Q

J

K

QFF3

Q3

RDRDRD

SD SD

CP1

Q0

Q

J

K

QFF0


逻辑功能及外引线排列逻辑功能及外引线排列

110

1 0

清零0 00 0

（（ 11 ）） RR01 01 、、 RR02 02 ：：置“置“ 0”0” 输入端输入端

逻辑功能逻辑功能

Q1

RD

CP0

&R02

R01S91 S92

&

Q

J

K

QFF1

Q

J

K

QFF2

Q2

Q

J

K

QFF3

Q3

RDRDRD

SD SD

CP1

Q0

Q

J

K

QFF0



0

置“ 9”1 10 0

（（ 11 ）） SS91 91 、、 SS92 92 ：：置“置“ 9”9” 输入端输入端

逻辑功能逻辑功能

1 1

Q1

RD

CP0

&R02

R01S91 S92

&

Q

J

K

QFF1

Q

J

K

QFF2

Q2

Q

J

K

QFF3

Q3

RDRDRD

SD SD

CP1

Q0

Q

J

K

QFF0



计数功能计数功能

00

1 1

Q1

RD

CP0

&R02

R01S91 S92

&

Q

J

K

QFF1

Q

J

K

QFF2

Q2

Q

J

K

QFF3

Q3

RDRDRD

SD SD

CP1

Q0

Q

J

K

QFF0


00

1 1

输入脉冲

输出二进制

输入脉冲

输出五进制

Q1

RD

CP0

&R02

R01S91 S92

&

Q

J

K

QFF1

Q

J

K

QFF2

Q2

Q

J

K

QFF3

Q3

RDRDRD

SD SD

CP1

Q0

Q

J

K

QFF0


00

1 1

输入脉冲

输出十进制

Q1

RD

CP0

&R02

R01S91 S92

&

Q

J

K

QFF1

Q

J

K

QFF2

Q2

Q

J

K

QFF3

Q3

RDRDRD

SD SD

CP1

Q0

Q

J

K

QFF0


74LS29074LS290 型计数器功能表型计数器功能表

输入输出Q2Q3R01 S92S91

R02 Q1 Q0

1 1 01 1 0

1 1

0 0 000 0 001 0 10

R01

S92S91

R02 有任一为“ 0”有任一为“ 0”

计数计数

清零清零

置置 99


输入计数脉冲

84218421 异步十进制计数器异步十进制计数器

十分频输出( 进位输出 )

计数状态

计数器输出

(2) 74LS290(2) 74LS290 的应用的应用

S91 N

74LS290

S92 Q2 Q1 N

UCC R01 R02 CP0CP1Q0 Q3

地外引线排列图外引线排列图

1 7

814

S92

S91

Q3 Q0Q2 Q1

R01

R02 CP1 CP0


输入输入脉冲脉冲

十分频输出十分频输出

54215421 异步十进制计数器异步十进制计数器

Q1

Q2

Q3

Q0

CP1 2 3 4 5 6 7 8 9 10

工作波形

S92

S91

Q0 Q3Q1 Q2

R01

R02 CP1 CP0


S92

S91

Q3 Q0Q2 Q1

R01

R02 CP1 CP0

五进制输出

计数脉冲输入

异步五进制计数器异步五进制计数器

CP

1 2 3 4 5

Q1

Q2

Q3

工作波形


如何构成如何构成 NN 进制计数器进制计数器

反馈置“反馈置“ 0”0” 法：法：当满足一定的条件时，利用计当满足一定的条件时，利用计数器的复位端强迫计数器清零数器的复位端强迫计数器清零 , , 重新开始新一轮计数。重新开始新一轮计数。利用反馈置“利用反馈置“ 0”0” 法可用已有的计数器得出小于法可用已有的计数器得出小于原进制的计数器。原进制的计数器。例：用一片例：用一片 74LS29074LS290 可构成十进制计数器，如将可构成十进制计数器，如将十进制计数器适当改接十进制计数器适当改接 , , 利用其清零端进行反馈清零，利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。则可得出十以内的任意进制计数器。


用一片用一片 74LS29074LS290 构成十以内的任意进制计数器构成十以内的任意进制计数器例：六进制计数器例：六进制计数器

六六种种状状态态

二进制数二进制数Q3 Q2 Q1 Q0

脉冲数脉冲数(CP)(CP)

十进制数十进制数

012345678910

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0

01234567890


例：六进制计数器

六种状态当状态当状态 01100110 （（ 66 ））出出

现时，将现时，将 QQ22=1=1 ，， QQ11=1 =1

送到复位端送到复位端 RR0101 和和 RR0202 ，，使计数器立即清零使计数器立即清零。状态。状态 01100110 仅瞬间存在。仅瞬间存在。

74LS29074LS290 为异步为异步清零的计数器清零的计数器

反馈置“反馈置“ 0”0”实现方法实现方法 ::

Q3 Q2 Q1 Q0

0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0


1 1

11

六进制计数器六进制计数器

S92

S91

Q3 Q0Q2 Q1

R01

R02 CP1 CP0

计数脉冲计数脉冲

计数器清零

七进制计数器七进制计数器

当出现当出现 01100110 （（ 66 ））时，时，应应立即使立即使计数器清计数器清零，重新开始新一轮计零，重新开始新一轮计数。数。

当出现当出现 0111(7)0111(7) 时，时，计数器计数器立即立即清零，重清零，重新开始新一轮计数。新开始新一轮计数。

S92

S91

Q3 Q0Q2 Q1

R01

R02 CP1 CP0

计数脉冲计数脉冲

计数器清零

&

.


二片二片 74LS29074LS290 构成构成 100100 以内的计数器以内的计数器例例 11 ：二十四进制计数器：二十四进制计数器

二十四分频输出二十四分频输出

..0010(2)0010(2)

0100(4)

S92

S91

Q3 Q0Q2 Q1

R01

R02 CP1 CP0

计数脉冲

S92

S91

Q3 Q0Q2 Q1

R01

R02 CP1 CP0

十位个位

两位十进制计数器两位十进制计数器 (100(100 进制进制 ))


例 2: 六十进制计数器

Q3 Q2 Q1 Q0

S9(1) S9(2) R0(1) R0(2)CP1

CP0 个位

Q3 Q2 Q1 Q0

S9(1) S9(2) R0(1) R0(2)

CP0

CP1

十位

个位为十进制，十位为六进制。个位的最高位 Q3

接十位的 CP0 ，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后 Q3 由 1 变为 0 ，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为 0000 。


有两个二有两个二 --五五 -- 十进制计数器，十进制计数器，高电平清零高电平清零

74LS39074LS390 外引线排列图外引线排列图

1

16

8

9UCC

1Q21Q11RD 1Q0 1Q3 地1CP0

2Q32Q2 2Q12Q0 2RD2CP0 2CP1

1CP1


十位十位 0100(4)0100(4)

个位个位0110(6)0110(6)

计数脉冲

十位个位

两位十进制计数器（两位十进制计数器（ 100100 进进制）制）

例：用一片例：用一片 74LS39074LS390 构成四十六进制计数器构成四十六进制计数器

&

1Q3 1Q01Q2 1Q1

1RD

1CP1 1CP0

2Q3 2Q02Q2 2Q1

2RD

2CP1 2CP0


D (DOWN) — 减法脉冲输入端U(UP) — 加法脉冲输入端L(LOAD) — 置数端

CO — 进位端BO — 借位

端C(CLR) — 清零端

74LS19274LS192 外引线排列图外引线排列图

1

16

8

9UCC

Q2UQ1 Q0 Q3 地D1

LBOCP CO

D

74LS19274LS192

D0 D2 D3


74LS19274LS192 功能表功能表

1 1 0 1 1 0 加加计数计数

0 0 0 0 DD00~~DD33 置数置数

1 1 1 0 1 1 1 0 保持保持

1 1 1 0 1 0 减计数减计数

1 1 清零清零

UU D D LOAD LOAD CLRCLR DD00~~DD3 3 功能功能

十进制同步加十进制同步加 / / 减计数器减计数器


21.3.4 21.3.4 环行计数器环行计数器

工作原理：工作原理：

Q1D

F1Q2D

F2Q3D

F3

Q0D

F0

CP

先将计数器置为先将计数器置为 Q3 Q2 Q1 Q0=1000

而后每来一个而后每来一个 CC ，其各触发器状态依次右移一位。，其各触发器状态依次右移一位。即：即：1000 0100 0010 0001


环行计数器工作波形环行计数器工作波形

CP

1 2 3 4

Q2

Q1

Q0

Q3

环行计数环行计数器可作为器可作为顺序脉冲顺序脉冲发生器。发生器。


21.3.5 21.3.5 环行分配器环行分配器

K0 = Q2 J0 =Q2

J1 =Q0

J2 =Q1

K1 =Q0

K2 =Q1

Q0Q1Q2

CP

Q

J

K

Q

FF2

Q0Q1Q2

Q

J

K

Q

FF1

Q

J

K

Q

FF0


环行分配器工作波形环行分配器工作波形

Q2

Q1

Q0

CP

1 2 3 4 5 6 7 8

Q0

Q1

Q2

可产生相移为的顺序脉冲。


21.4 55521.4 555 定时器及其应用定时器及其应用 555555 定时器是一种将模拟电路和数字电路集成于定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。谐振荡器和施密特触发器等多种电路。 555555 定时器定时器在工业控制、定时、检测、报警等方面有广泛应用。在工业控制、定时、检测、报警等方面有广泛应用。21.4.1 55521.4.1 555 定时器的结构及工作原理定时器的结构及工作原理

1. 1. 分压器：分压器：由三个等值电阻构成由三个等值电阻构成2. 2. 比较器：比较器：由电压比较器由电压比较器 C1C1 和和 C2C2 构构成成3. 3. R-SR-S 触发器触发器4. 4. 放电开关管放电开关管 TT


VA

VB

输出端输出端

电压电压控制端控制端高电平高电平触发端触发端

低电平低电平触发端触发端

放电端放电端

复位端复位端UCC

分压器分压器比较器比较器 RR--SS 触发器触发器

放电管放电管调转

地

+ +C1

+ +C2

Q

QRD

SD

5kΩ

5kΩ

5kΩT

22

44

5

66

77

88

33

11


<2/3 UCC <1/3 UCC 1 0

>2/3 UCC >1/3 UCC 0 1

<2/3 UCC >1/3 UCC 1 1

>2/3 UCC <1/3 UCC 0 0

RD SDV6 V2

比较结果比较结果

1/3 UCC不允许

2/3 UCC

+ +C1

+ +C2

.5KΩ

5KΩ

5KΩ

VA

VB

UCC

RD

SD

5

6

2


VV66 VV22

<2/3 <2/3 UUCCCC <1/3 <1/3 UUCCCC

>2/3 >2/3 UUCCCC >1/3 >1/3 UUCCCC

<2/3 <2/3 UUCCCC >1/3 >1/3 UUCCCC

QQ TT

11

00

保持保持

导通导通截止截止

保持保持

综上所述，综上所述， 555 功能表为：功能表为：

Q

QRD

SD

T输出输出

RRDD SSDD

11 00

1100

11 11

QQ TT

11

00

保持保持导通导通截止截止

保持保持


1. 1. 由由 555555 定时器组成的多谐振荡器定时器组成的多谐振荡器多谐振荡器多谐振荡器是一种无稳态触发器，接通电源后，不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。多谐振荡器多谐振荡器是一种常用的脉冲波形发生器 , 触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。

21.4.2 21.4.2 定时器电路的应用定时器电路的应用


UCC

+ +C1

+ +C2

QQRD

SD

.

.

5KΩ

5KΩ

5KΩ

VA

VB

T

1

32

4

56

7

8 ( 复位端 )

(地 )

uO

1. 1. 由由 555555 定时器组成的多谐振荡定时器组成的多谐振荡器器接通电源

通电前通电前uuCC=0=0

0

1

11

0

0

>2/3 UCC

RD=1

SD=0uC

R1

R2

.+

–

C充电

C放电

1

<1/3 UCC


485627 1

3

+UCC

uOuC.

C

R1

R2

tp1 tp2

2/3UCC

1/3UCC

RD=1

SD=0Q=1

Q=0 T截止

Q=0

Q=1 T 导通

RD=0SD=1

ttp1p1 =(=(RR11++RR22))CC ln2=0.7( ln2=0.7(RR11++RR22))CCttp2p2 ==RR22CC ln2=0.7 ln2=0.7RR22CC

TT==ttp1p1++ttp2p2 =0.7(=0.7(RR11+2+2RR22))CC

接通电源

C充电

C放电uC

tO

uO

tO


例：例：多谐振荡器构成水位监控报警电路多谐振荡器构成水位监控报警电路

水位正常情况下，电容 C 被短接 , 扬声器不发音；水位下降到探测器以下时，多谐振荡器开始工作，扬声器发出报警。

.

uC

.

+UCC

48762

1

3

C

R1

R2

5

+


21.4.2 21.4.2 定时器电路的应用定时器电路的应用

单稳态单稳态触发器只有一个只有一个稳定状态稳定状态。在未加触发脉冲前，电路处于稳定状态；在触发脉冲作用下，电路由稳定状态翻转为暂稳定状态，停留一段时间后，电路又自动返回稳定状态。暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。

2. 2. 由由 555555 定时器组成的单稳态触发器定时器组成的单稳态触发器

单稳态触发器一般用做定时、整形及延时。


uc

R1

+U+UCCCC

ui

UUCCCC

+

+C1

+ +C2

QQRD

SD

5KΩ

5KΩ

5KΩ

VA

VB

T

1

3

48 ( 复位端 )

uO

65

2

7

2. 2. 由由 555555 定时器组成的单稳态触发定时器组成的单稳态触发器器

(地 )

接通电源

>2/3 UCC

0

1 1 0

1

Q=0

导通

1 稳定状态稳定状态



(地 )

1

1 0

1

Q=1

截止

暂稳状态暂稳状态

0 0

0

1

< 1/3 UCC

uc

R1

+U+UCCCC

ui

UUCCCC

+

+C1

+ +C2

QQRD

SD

5KΩ

5KΩ

5KΩ

VA

VB

T

1

3

48 ( 复位端 )

uO

65

2

7


uc

R1

+U+UCCCC

ui

UUCCCC

+

+C1

+ +C2

QQRD

SD

5KΩ

5KΩ

5KΩ

VA

VB

T

1

3

48 ( 复位端 )

uO

65

2

7


(地 )

>2/3 UCC

1

0 1

0

Q=1

0

1 01

1

0

稳定状态稳定状态

Q=0


(>1/3UCC)

Q=0

Q=1

T 导通， C通过 T放电 ,uC 0

接通电源

RD=0SD=1 保持“ 0”

态

RD=1SD=1

+UCC

4856

2

7 1

3

.

.

uC C

ui

uO

R

0.01μ F

上升到 2/3 UCC

ui

tuC

tuO

t


ui

tuC

tuO

t

暂稳态

tp

tp =RC ln3=1.1RC

2/3UCC

Q=1

Q=0T截止C充电

RD=0SD=1

Q=0

Q=1

因此暂稳态的长短取决于 RC 时间常数

RD=1SD=0

+UCC

4856

2

7 1

3

.

.

uC C

ui

uO

R

0.01μ F


例例 11 ：：单稳态触发器构成定时检测单稳态触发器构成定时检测

&ui uB

uA

uo

ui

t

uB

t

uo

t

uA

t


例例 22 ：：单稳态触发器单稳态触发器构成构成短时用照明灯

4 8

1

6

2

3

5

7uO

ui

+UCC

S

R

C

ui

t

uo

ttp

若若 SS未按下未按下 , , 则则 uuii = 1 = 1

若若 SS按下按下 , , 则则 uuii = 0 = 0


uO

按一下

按钮 S

未按 0

KT 的线圈

不通电

KT 的触点断开

灯

灭1 通电闭合亮

灯亮的时间为：灯亮的时间为：ttp p = 1.1 = 1.1 R CR C

4 8

1

6

2

3

5

7uO

ui

+UCC

CSKT

KT

D1

D2

R

~


21.521.5 应用举例应用举例21.5.121.5.1 优先裁决电路优先裁决电路

&

&

&

>1

&

&

&

LED1

150

150

LED2

+U

A1

A2

R

S

RD

RD

SD

SD

Q

Q

Q

Q


&

&

&

>1

&

&

&

LED1

150

150

LED2

+U

A1

A2

R

S

RD

RD

SD

SD

Q

Q

Q

Q

工作原理：工作原理：开始比赛时，按下复位开关 S 。

0

0

1

不亮不亮

不亮不亮

1

1

0

0

未比赛时 A1 ， A2 为“ 0” 复位开关 S断开。


&

&

&

>1

&

&

&

LED1

150

150

LED2

+U

A1

A2

R

S

RD

RD

SD

SD

Q

Q

Q

Q

工作原理：工作原理：

0

0

不亮不亮

不亮不亮

1

10

01

优先优先到达到达

0

1

1

亮亮

0

0

0

1

封锁封锁封锁封锁

保持不变


21.5.2 四人抢答电路

CT74LS175

1

2

3

4

5

6

7

8

16

15

14

13

12

11

10

9

D1

D2 D3

D4

Q1

Q3Q2

Q4

1Q

2Q3Q

4Q

DR

GND CP

UCC

CT74LS175外引线排列图

　　四人抢答电路的主要器件是 CT74LS175 型四上升沿 D 触发器，其外引线排列图如右图，它的清零端和时钟脉冲 CP 是四个 D 触发器共用的。

DR

　　抢答前先清零 , Q4 ~ Q1 均为 0,

相应的发光二极管 LED 都不亮； ~ 均为 1, 与非门 G1 的输出为 0 ，扬声器不响。同时， G2 输出为 1 ，将 G3 打开，时钟脉冲 C

P 经过 G3 进入 D 触发器的 CP

端。此时，由于 S1 ~ S4 均未按下 ,

D1 ~ D4 均为 0, 所以触发器的状态不变。

1Q 4Q

工作原理：


21.5.2 21.5.2 四人抢答电路四人抢答电路

4300LED

CRD

1Q1Q

&G1

74LS175

S1

41M

+5V

S2

S3

S4

&G3

&G2

+5V

8

3DG10010K

C

1D

2D

3D

4D

2Q

4Q4Q

3Q3Q2Q

工作原理：抢答前清“ 0”0

0

0

0

截止截止0


若 S1 首先被按下 ,D1 和 Q1 均变为1, 相应的发光二极管亮；变为 0, G1 的输出为 1,

扬声器响。同时 , G

2

输出为 0, 将 G3

封闭 , 时钟脉冲 CP便不能经过 G3

进入 D 触发器。由于没有时钟脉冲 , 因此 , 再按其它按钮 , 就不起作用了 , 触发器的状态不会改变。

1Q

4300LED

CRD

1Q1Q

&G1

74LS175

S1

41M

+5V

S2

S3

S4

&G3

&G2

+5V8

3DG10010K

C

1D

2D

3D

4D

2Q

4Q4Q

3Q3Q2Q

抢答开始，若 S1 先被按下

1

0

0

0

亮亮

0

1导通导通

响响

0封锁封锁

1


21.5.3 数字钟电路由三部分组成 : 1. 标准秒脉冲发生电路这部分电路由石英晶体振荡器和六级十分频器组成。

显示 (时 )

译码

时计数器 (24 进制 )

显示 (分 )

译码

分计数器 (60 进制 )

显示 ( 秒 )

译码

秒计数器 (60 进制 )

&

&

&

& &+5 V

校“时”S2

&

&

&

石英晶体振荡器 1

整形

106 Hz 105 Hz 104 Hz103 Hz102 Hz 10 Hz 1 Hz

1s六级十分频器

& &+5 V

校“分”S1

G1

G2

G3


2. 2. 时、分、秒计数、译码、显示电路时、分、秒计数、译码、显示电路这部分电路包括两个六十进制计数器、一个二十四进制计数器以及相应的译码显示器。

3. 3. 时、分校准电路时、分校准电路以校 “分” 电路为例来说明。 (1) 在正常计时时，与非门 G1 的一个输入端为 1 ，

将它打开，使秒计数器输出的分脉冲加到 G1 的另一个输入端，并经 G3 进入分计数器，而此时 G2 有一个输入端为 0 ，因此被封闭，校准用的秒脉冲进不去。 (2) 在校 “分” 时，按下开关 S1 ，情况与 (1)相反， G1 被封闭， G2 打开，标准秒脉冲直接进入分计数器，进行快速校“分”。

时校准电路的工作原理与分校准电路相同。

Documents

第 21 章 触发器和时序逻辑电路

第 21 章触发器和时序逻辑电路