Дидактический и методический материал по теме Архитектура ПК

Архитектура ПКДидактический и методический материал

Методический материал

Лекция 1

1. Аналоговые, цифровые и гибридные вычислительные машины.

Вычислительная машина (ВМ) – физическая система (устройство, комплекс устройств), предназначенная для механизации/автоматизации процесса вычислений или алгоритмизации переработки информации. Информация в ВМ может представляться в непрерывном, дискретном, комбинированном виде. В зависимости от этого различают:

Аналоговые вычислительные машины (АВМ) Цифровые вычислительные машины (ЦВМ) Гибридные вычислительные машины (ГВМ)

В АВМ используются физические величины (угол поворота), в ЦВМ информация представлена в виде кода, а в ГВМ сочетаются особенности АВМ и ЦВМ. Достоинства ГВМ:

Быстродействие параллельно работающих узлов Способность решать целые классы задач неалгоритмическим путем

Достоинства ЦВМ:

Высокая точность вычислений Способность к выполнению логических операций – вычисление с заданной

последовательностью действий

Конспект лекций по Архитектуре ПК

2. Структура блока выборки и декодирования процессоров семейства P6. Назначение составных элементов блока.

Блок выборки и декодирования содержит семь стадий. Блок выборки строк загружает из КЭШа команд целые 32-байтные строки. Они

загружаются всегда, когда буфер блока не заполнен. Процессом выбора строк управляет блок выработки следующего значения IP.

Поскольку в наборе команд содержатся команды разной длины и различного формата в следующем блоке, декодере длины команд, производится первичный анализ последовательности бит, результатом которого являются отдельные команды. Этот блок может удерживать до 30 команд. В последовательности команд такой длины, как правило, встречается несколько условных переходов, не все из которых правильно прогнозируются, поэтому обработка такого большого количества команд особого смысла не имеет.

Блок выравнивания команд выполняет предварительную подготовку команд к декодированию.

Декодирование состоит в превращении каждой команды в одну или несколько микрокоманд. Простые команды, например, перемещение из одного регистра в другой, преобразуются в одну микрооперацию. Несколько особо сложных команд требуют более четырёх микроопераций и используют ПЗУ микрокода для упорядочения микроопераций. Блок декодирования команд тройной: две части предназначены для простых команд, а третий обрабатывает остальные команды. На выходе получается последовательность микрокоманд. Каждая микрокоманда содержит код микрооперации, два входных и один выходной регистр.

На следующей стадии формируется очередь микрокоманд и производится прогнозирование ветвления.

Архитектура P6 поддерживает подмену (распределение) регистров. Реальные регистры, заданные, в командах могут быть заменены в микрооперациях любым из 40 внутренних временных регистров. Наконец, микрооперации заносятся в буфер команд со скоростью три микрооперации за цикл. Сюда же собираются операнды, если таковые имеются в наличии.


3. Отображение IP-адресов на локальные адреса в сетях TCP/IP.

NAT (от англ. Network Address Translation — «преобразование сетевых адресов») представляет собой стандарт IETF (Internet Engineering Task Force — рабочая группа разработки технологий интернета), с помощью которого несколько компьютеров или устройств частной сети (с частными адресами из таких диапазонов, как 10.x.x.x, 192.168.x.x, 172.x.x.x) могут совместно пользоваться одним адресом IPv4, обеспечивающим выход в глобальную сеть. Основная причина растущей популярности NAT связана со все более обостряющимся дефицитом адресов протокола IPv4 — текущего протокола интернета.

NAT применяется в шлюзовых устройствах, образующих границу между общедоступной средой интернета и частной локальной сетью. Когда IP-пакет из частной сети проходит через шлюз, NAT преобразует частный IP-адрес и номер порта в общий IP-адрес и номер порта; все это строго отслеживается с тем, чтобы преобразования адресов не влияли на ход отдельных сеансов. Средство общего доступа к подключению интернета в различных операционных системах, а также многие шлюзы интернета активно используют NAT, особенно для соединения с широкополосными сетями, например, через линию DSL или кабельные модемы. Масштабы применения NAT быстро растут — компьютеры все чаще объединяются в домашние или небольшие офисные сети, совместно использующие одно подключение к интернету. Также NAT может использоваться для сокрытия IP-адресов локальной сети.

Более технически точное определение: NAT — это механизм в сетях, позволяющий преобразовывать IP-адреса транзитных пакетов. Механизм NAT определён в RFC 1631. Преобразование адресов методом NAT может производиться почти любым маршрутизирующим устройством — маршрутизатором, сервером доступа, межсетевым экраном. Суть механизма состоит в замене обратного (source) адреса при прохождении пакета в одну строну и обратной замене адреса назначения (destination) в ответном пакете. Наряду с адресами source/destination могут также заменяться номера портов source/destination.

Существует 3 базовых концепции трансляции адресов - статическая (Static Network Address Translation), динамическая (Dynamic Address Translation), Masquerading (NAPT, PAT).

Возможные проблемы при использовании NAT

Если коротко — использование NAT может привести к «разрушению» многих видов сетевых взаимодействий, таких, например, как коллективные компьютерные игры, общение в реальном масштабе времени и другие службы однорангового уровня, получающие все более широкое распространение в домашних и небольших офисных сетях. Приложения указанного типа перестанут работать, если будут применять частные адреса в общедоступном интернете или одновременно обращаться к одному номеру порта. Приложение должно использовать общий адрес и в каждом сеансе — уникальный номер порта. Крупные организации могут позволить себе держать в штате опытных ИТ-специалистов, умеющих настраивать корпоративные приложения для работы с NAT, однако небольшие компании и тем более индивидуальные пользователи, как правило, не имеют такой возможности. Технология UPnP NAT Traversal (прохождение через NAT с использованием UPnP) позволяет автоматически разрешать многие проблемы, возникающие при взаимодействии NAT с приложениями, и потому является идеальным решением для предприятий малого бизнеса и индивидуальных пользователей. Подытожим недостатки и преимущества:

Недостатки

1. Не все протоколы могут «преодолеть» NAT. Некоторые (например, IPSec) не в состоянии работать, если на пути между взаимодействующими хостами есть трансляция адресов. Некоторые межсетевые экраны, осуществляющие трансляцию IP-адресов, могут исправить этот недостаток, соответствующим образом заменяя IP-адреса не только в заголовках IP, но и на более высоких уровнях (например, в командах протоколов FTP или H.323).

2. Из-за трансляции адресов «много в один» появляются дополнительные сложности с идентификацией пользователей. Необходимо хранить полные логи трансляций.

Преимущества

NAT выполняет две важных функции. 1. Позволяет сэкономить IP-адреса, транслировав несколько внутренних IP-адресов в

один внешний публичный IP-адрес (или в несколько, но меньше, чем внутренних). 2. Позволяет предотвратить или ограничить обращение снаружи ко внутренним

хостам, оставляя возможность обращения изнутри наружу. При инициации соединения изнутри сети создаётся трансляция. Ответные пакеты, поступающие снаружи, соответствуют созданной трансляции и поэтому пропускаются. Если для пакетов, поступающих снаружи, соответствующей трансляции не существует (а она может быть созданной при инициации соединения или статической), они не пропускаются.

Практика

4. Какое число получится в регистре AX после выполнения следующих команд:MOV AX, 7534HOR AX, 0101H

Ответ:

5. Конвейеризованный процессор имеет следующую структуру:

Все блоки процессора работают синхронно и способны выполнять за один цикл одну команду. На вход процессора подаются программы двух типов. Программы первого типа имеют линейную структуру, то есть не содержат команд передачи управления. В программах второго типа каждая пятая команда является командой передачи управления. Оценить, во сколько раз (или на сколько процентов) пропускная способность процессора при выполнении программы второго типа будет ниже, чем при выполнении программы первого типа.

Ответ:

Лекция 2

1. Поколения вычислительных машин.

0 поколение: Механические и электро-механические устройства

1 поколение: Ламповые машины

2 поколение: ВМ на транзисторах

3 поколение: ВМ на интегральных схемах

4 поколение: ВМ на больших и сверхбольших интегральных схемах


1. Ранние приспособления и устройства для счёта 2. 1801: появление перфокарт 3. 1835 – 1900-е: первые программируемые машины 4. 1930-е — 1960-е: настольные калькуляторы 5. Появление аналоговых вычислителей в предвоенные годы 6. Первые электромеханические цифровые компьютеры

1. Z-серия Конрада Цузе 2. Американские разработки 3. Британский «Колосс» 4. «ЭНИАК»

7. Первое поколение компьютеров с архитектурой Фон-Неймана 8. 1950-е – начало 1960-х: второе поколение 9. Третье и четвёртое поколение 10. Пятое поколение 11. Персональный компьютер

2. Структура процессоров семейства P6.

Архитектура процессора P6 является трёхходовой (three-way) суперскалярной конвейеризованной. Трёхходовая суперскалярная архитектура означает, что при помощи техники параллельной обработки данных процессор может, в среднем, декодировать, диспетчеризовать и полностью выполнить три команды за цикл. Для достижения такой пропускной способности процессоры используют расщеплённый 12-стадийный конвейер,

поддерживающий исполнение с изменением последовательности команд.

Для обеспечения постоянного поступления команд и данных в конвейер, исполняющий команды, архитектура процессоров P6 содержит двухуровневый кэш.

Кэш первого уровня предусматривает 8-килобайтный кэш команд и 8-килобайтный кэш данных, оба тесно связанные с конвейером.

Кэш второго уровня представляет собою статическое ОЗУ объёмом 256, 512 или 1024 килобайт, сопряжённое с ядром процессора посредством 64-битной шины кэш-памяти, работающей на полной скорости таймера.

Центральным моментом архитектуры процессоров P6 является механизм исполнения с изменением последовательности команд, называемый динамическим исполнением. Динамическое исполнение включает три концепции обработки данных:

Глубокое предсказание ветвлений позволяет процессору декодировать команды из необходимой ветви, поддерживая конвейер команд полным.

Динамический анализ потоков данных требует анализа в реальном времени потока данных через процессор, чтобы определить зависимости и обнаружить возможности для исполнения с изменением последовательности команд. Ядро исполнения с изменением последовательности команд может следить за многими командами и выполнять эти команды в порядке, оптимизирующем использование различных исполнительных узлов процессора, обеспечивая, в то же время, целостность данных.

Умозрительное (speculative) выполнение означает способность процессора выполнять команды, находящиеся вне условной ветви, которая ещё не разрешена, и, в конечном счёте, получать результаты такие же, как и при исходной последовательности выполнения команд. Для обеспечения возможности умозрительного выполнения, архитектура P6 разъединяет диспетчеризацию и выполнение команд от связывания, или объединения результатов. Ядро исполнения с изменением последовательности команд использует анализ потока данных для всех доступных команд в накопителе команд (instruction pool) и сохранения результатов во временных регистрах. Блок возврата затем осуществляет линейный поиск выполненных команд в накопителе команд, которые не имеют зависимостей по данным с другими командами или неразрешённых ветвей. Когда выполненная команда обнаруживается, блок возврата помещает результаты этой команды в памяти или регистры в порядке, требуемом программой, и изымает команды из накопителя команд.


3. Структура IP-адреса.

IP-адрес (aй-пи адрес, сокращение от англ. Internet Protocol Address) — уникальный идентификатор (адрес) устройства (обычно компьютера), подключённого к локальной сети или интернету.

IP-адрес представляет собой 32-битовое (по версии IPv4) или 128-битовое (по версии IPv6) двоичное число. Удобной формой записи IP-адреса (IPv4) является запись в виде четырёх десятичных чисел (от 0 до 255), разделённых точками, например, 192.168.0.1. (или 128.10.2.30 — традиционная десятичная форма представления адреса, а 10000000 00001010 00000010 00011110 — двоичная форма представления этого же адреса).

IP-адреса представляют собой основной тип адресов, на основании которых сетевой уровень протокола IP передаёт пакеты между сетями. IP-адрес назначается администратором во время конфигурирования компьютеров и маршрутизаторов.

IP-адрес состоит из двух частей: номера сети и номера узла. В случае изолированной сети её адрес может быть выбран администратором из специально зарезервированных для таких сетей блоков адресов (192.168.0.0/16, 172.16.0.0/12 или 10.0.0.0/8). Если же сеть должна работать как составная часть Интернета, то адрес сети выдаётся провайдером либо pегиональным интернет-регистратором (Regional Internet Registry, RIR). Всего существует пять RIR: ARIN, обслуживающий Северную Америку; APNIC, обслуживающий страны Юго-Восточной Азии; AfriNIC, обслуживающий страны Африки; LACNIC, обслуживающий страны Южной Америки и бассейна Карибского моря; и RIPE NCC, обслуживающий Европу, Центральную Азию, Ближний Восток. Региональные регистраторы получают номера автономных систем и большие блоки адресов у ICANN, а затем выдают номера автономных систем и блоки адресов меньшего размера локальным интернет-регистраторам (Local Internet Registries, LIR), обычно являющихся крупными провайдерами.

Номер узла в протоколе IP назначается независимо от локального адреса узла. Маршрутизатор по определению входит сразу в несколько сетей. Поэтому каждый порт маршрутизатора имеет собственный IP-адрес. Конечный узел также может входить в несколько IP-сетей. В этом случае компьютер должен иметь несколько IP-адресов, по числу сетевых связей. Таким образом, IP-адрес характеризует не отдельный компьютер или маршрутизатор, а одно сетевое соединение.

IP-адрес называют динамическим, если он назначается автоматически при подключении устройства к сети и используется в течение ограниченного промежутка времени, как правило, до завершения сеанса подключения.

Какая часть адреса относится к номеру сети, а какая — к номеру узла, определяется значениями первых бит адреса. Значения этих бит являются также признаками того, к какому классу относится тот или иной IP-адрес.

На рисунке показана структура IP-адреса разных классов.

Практика

4. Какое число получится в регистре AX после выполнения следующих команд:MOV AX, 7534HAND AX, 0101H

Ответ:


Все блоки процессора работают синхронно и способны выполнять за один цикл одну команду. На вход процессора подаются программы двух типов. Программы первого типа имеют линейную структуру, то есть не содержат команд передачи управления. В программах второго типа каждая десятая команда является командой передачи управления. Оценить, во сколько раз (или на сколько процентов) пропускная способность процессора при выполнении программы второго типа будет ниже, чем при выполнении программы первого типа.

Ответ:

Лекция 3

1. Архитектура фон Неймана.

Наличие жёстко заданного набора исполняемых команд и программ было характерной чертой первых компьютерных систем. Сегодня подобный дизайн применяют с целью упрощения конструкции вычислительного устройства. Так, настольные калькуляторы, в принципе, являются устройствами с фиксированным набором выполняемых программ. Их можно использовать для математических расчётов, но невозможно применить для обработки текста и компьютерных игр, для просмотра графических изображений или видео. Изменение встроенной программы для такого рода устройств требует практически полной их переделки, и в большинстве случаев невозможно. Впрочем, перепрограммирование ранних компьютерных систем всё-таки выполнялось, однако требовало огромного объёма ручной работы по подготовке новой документации, перекоммутации и перестройки блоков и устройств и т. п.

Всё изменила идея хранения компьютерных программ в общей памяти. Ко времени её появления использование архитектур, основанных на наборах исполняемых инструкций и представление вычислительного процесса, как процесса выполнения инструкций, записанных в программе, чрезвычайно увеличило гибкость вычислительных систем в плане обработки данных. Один и тот же подход к расмотрению данных и инструкций сделал лёгкой задачу изменения самих программ.

Машина фон Неймана состояла из пяти основных частей (см. рис.): памяти, арифметико-логического устройства (АЛУ), устройства управления, а также устройств ввода и вывода. Внутри АЛУ находился особый внутренний регистр, так называемый аккумулятор. Типичная команда добавляла слово из памяти к значению в аккумуляторе или сохраняла содержимое аккумулятора в памяти.


2. Структура блока исполнения процессоров семейства P6. Назначение составных элементов блока.

Данный блок устанавливает очерёдность и выполняет микрооперации, разрешает взаимозависимости и конфликты ресурсов. Хотя за один цикл декодируется только три команды, блок исполнения может принять за один цикл пять команд, по одной через каждый порт. Микрооперации могут выполняться не по порядку. Когда команда готова к выполнению и необходимый узел блока исполнения свободен, она может начать выполняться даже вне очереди. Если несколько микрокоманд пригодны к исполнению и

должны выполняться одним и тем же узлом, выбирается важнейшая из них, и именно она запускается следующей. Например, выполнение переходов считается важнее арифметического действия, ибо переход влияет на работу всех узлов процессора. Блок

исполнения состоит из так называемой резервации и функциональных блоков.


3. Технология Ethernet: основные характеристики, доступ к разделяемой среде, возникновение и разрешение коллизий.

Существует три варианта этой сети: classic Ethernet, fast Ethernet и gigabit Ethernet, 10 Гигабит Ethernet. Скорость передачи данных в них составляет 10 Мбит, 100 Мбит, 1 Гбит и 10 Гбит соответственно. Каждая машина в сети Ethernet содержит специальную микросхему Ethernet, обычно на съёмной плате. Соединение между машинами электрическое.

Метод управления доступом — множественный доступ с контролем несущей и обнаружением столкновений (CSMA/CD, Carrier Sense Multiply Access with Collision Detection). Обнаружение коллизий используется для улучшения производительности CSMA с помощью прерывания передачи сразу после обнаружения коллизии и снижения вероятности второй коллизии во время повторной передачи.

Методы обнаружения коллизий зависят от используемого оборудования, но на электрических шинах, таких как Ethernet, коллизии могут быть обнаружены сравнением передаваемой и получаемой информации. Если она различается, то другая передача накладывается на текущую (возникла коллизия) и передача прерывается немедленно. Посылается jam signal, что вызывает задержку передачи всех передатчиков на произвольный интервал времени, снижая вероятность коллизии во время повторной попытки. CSMA/CD — протокол второго уровня в модели OSI.

jam signal в телекоммуникациях — сигнал с битовым шаблоном, отправленным станцией, чтобы информировать остальные станции о том, что они не должны осуществлять передачу.

Фрейм — конечный фрагмент данных, подлежащий передаче в системе связи. Как правило, фрейм имеет заранее определённый чёткий, документированный формат.

Практика

4. Какое число получится в регистре AX после выполнения следующих команд:MOV AX, 1234HNOT AX

Ответ:



Ответ:

Конспект 1

1. Многоуровневая организация вычислительных машин.

Обозначим посредством Я0 язык, который образуют встроенные машинные команды. Новый язык, более удобный для человека, чем Я0, обозначим Я1.

Первый способ выполнения программы, написанной на языке Я1, — замена каждой команды эквивалентным набором команд языка Я0. В этом случае машина выполняет новую программу, написанную на языке Я0, вместо старой программы, написанной на Я1. Данный способ называется трансляцией, а программа, переводящая программы с языка Я1 на язык Я0 — транслятором.

Второй способ — написание программы на языке Я0, которая берёт программы, написанные на языке Я1, в качестве входных данных, рассматривает каждую команду по очереди и сразу выполняет эквивалентный набор команд языка Я0. Этот способ, не требующий составления новой программы на языке Я0, называется интерпретацией, а программа, осуществляющая интерпретацию, называется интерпретатором.

Различие между трансляцией и интерпретацией состоит в том, что при трансляции вся программа на языке Я1 преобразуется в программу на языке Я0, исходная программа отбрасывается, новая программа загружается в память ЭЦВМ и выполняется. При интерпретации же каждая команда программы на языке Я1 переводится на язык Я0 и сразу же выполняется. Здесь не создаётся новая программа на языке Я0, а происходит

последовательная перекодировка и выполнение команд. Чтобы трансляцию или интерпретацию можно было осуществить без больших трудностей, языки Я0 и Я1 не

должны сильно различаться. Это значит, что язык Я1 хотя и удобнее для программиста, чем Я0, но всё равно недостаточно удобен. Очевидный выход из положения — создание ещё одного языка Я2, более ориентированного на человека и менее — на реальную машину, чем Я1. Программы, написанные на языке Я2, могут либо транслироваться на язык Я1, либо выполняться интерпретатором, написанным на языке Я1.

В общем случае, команды различных уровней могут пересекаться. Изобретение ряда языков, каждый из которых более удобен для программиста, чем предыдущий, продолжается до тех пор, пока не дойдут до удобоваримого языка. Каждый такой язык использует своего предшественника или предшественников как основу, поэтому вычислительную систему и саму ЭЦВМ можно рассматривать в виде ряда виртуальных машин, или уровней, как их обычно называют в данном контексте. Прикладные программы для виртуальной машины Мn можно писать и не зная о более низких уровнях. Но для того, чтобы понять, как работает ВС, нужно изучить все уровни.

Современные многоуровневые системы


2. Явный параллелизм в процессоре.

Explicit parallelism (явная параллельность) несколько функциональных устройств поиск зависимостей между командами производит не процессор, а компилятор команды упакованы в связки и указана возможность параллельного исполнения

http://www.hp.ru/integrity/review/

3. Сетевые технологии канального уровня: назначение, методы доступа к разделяемой среде.

Сетевые концентраторы в сетях Ethernet впервые начали применять для упрощения поиска неполадок и ремонта.

Следующим шагом в развитии сетей Ethernet было появление коммутаторов. Коммутатор содержит высокоскоростную плату backplane (дословно: объединительная плата или панель), к которой подсоединяются канальные карты. К канальным картам подсоединяются сети Ethernet, причём к одной канальной карте может быть подсоединено несколько сетей одного исполнения, а разные канальные карты могут работать с сетями разных вариантов. Таким образом организовывается взаимодействие сетей classic, fast и gigabit Ethernet.

Когда пакет поступает в канальную карту, он сохраняется там в буфере, пока канальная карта не получит доступ к backplane. Если к каждой канальной карте подсоединена только одна сеть содержащая одну машину, конфликтных ситуаций быть не может (хотя пакет всё равно может потеряться из-за переполнения буфера канальной карты). В таком исполнении сеть Ethernet имеет производительность в несколько раз меньшую, чем сети межсоединений систем с массовым параллелизмом, но стоят существенно дешевле.

При большом количестве канальных карт backplane не справляется с нагрузкой, поэтому приходится ограничивать количество канальных карт, подсоединяя к каждой из них по несколько сетей, содержащих не по одной машине. Вследствие этого возникают конфликты, ещё более снижающие производительность. Но отношение цена/производительность у таких сетей всё равно ниже, чем у сетей межсоединений систем с массовым параллелизмом.

Практика

4. Какое число получится в регистре AL после выполнения следующих команд:MOV AL, 43HAND AL, 11H

Ответ:


Все блоки процессора работают синхронно. Каждый из блоков исполнения способен выполнять за один цикл одну команду. Каждый из остальных блоков способен выполнять за один цикл две команды. На вход процессора подаются программы двух типов.


Программы первого типа имеют линейную структуру, то есть не содержат команд передачи управления. В программах второго типа каждая десятая команда является командой передачи управления. Оценить, во сколько раз (или на сколько процентов) пропускная способность процессора при выполнении программы второго типа будет ниже, чем при выполнении программы первого типа.

Ответ:

Конспект 2

1. Структура процессора, его место в компьютере.

Простая ЭЦВМ состоит из: центрального процессора (ЦП)- предназначен для выполнения программ,

находящихся в первичной памяти. Он состоит из блока управления, АЛУ, регистров и других компонентов.

o Блок управления (БУ) отвечает за вызов команд из памяти и определение их типа

o АЛУ выполняет арифметические и логические операции o Регистры представляют собой элементы памяти, находящиеся внутри ЦП

или другого устройства. Они предназначены для хранения промежуточных результатов и некоторых команд управления и имеют наибольшую в ЭЦВМ скорость чтения и записи. Регистры могут быть многофункциональными или иметь какое-либо специальное назначение. АЛУ имеет свои внутренние регистры, над содержимым которых непосредственно и производятся операции.

первичной и вторичной памяти устройств ввода и вывода и др.

Компоненты ЭЦВМ соединены между собой шиной, представляющей собой набор параллельных проводников, по которым передаются адреса, данные и сигналы управления. Шины бывают внешними, связывающими различные устройства, и внутренними — внутри одного устройства.


2. Спекулятивное (умозрительное, speculative) выполнение команд.

Умозрительное (speculative) выполнение означает способность процессора выполнять команды, находящиеся вне условной ветви, которая ещё не разрешена, и, в конечном счёте, получать результаты такие же, как и при исходной последовательности выполнения команд. Для обеспечения возможности умозрительного выполнения, архитектура P6 разъединяет диспетчеризацию и выполнение команд от связывания, или объединения результатов. Ядро исполнения с изменением последовательности команд использует анализ потока данных для всех доступных команд в накопителе команд (instruction pool) и сохранения результатов во временных регистрах. Блок возврата затем осуществляет линейный поиск выполненных команд в накопителе команд, которые не имеют зависимостей по данным с другими командами или неразрешённых ветвей. Когда выполненная команда обнаруживается, блок возврата помещает результаты этой команды

в памяти или регистры в порядке, требуемом программой, и изымает команды из накопителя команд.


3. Сетевые физические каналы. (*)

Практика

4. Какое число получится в регистре AL после выполнения следующих команд:MOV AL, 43HOR AL, 11H

Ответ:


Все блоки процессора работают синхронно. Каждый из блоков исполнения способен выполнять за один цикл одну команду. Каждый из остальных блоков способен выполнять за один цикл две команды. На вход процессора подаются программы двух типов. Программы первого типа имеют линейную структуру, то есть не содержат команд передачи управления. В программах второго типа каждая десятая команда является командой передачи управления. Оценить, во сколько раз (или на сколько процентов) пропускная способность процессора при выполнении программы второго типа будет ниже, чем при выполнении программы первого типа.

Ответ:

Конспект 3

1. Основные этапы выполнения команд процессором.

ЦП выполняет каждую команду за несколько шагов. Очень укрупнёно можно выделить следующие:

1. вызов очередной команды из памяти и перенесение её в регистр команд; 2. определение типа вызванной команды; 3. выборка операндов из памяти или регистров процессора и перенесение их в

регистры АЛУ; 4. выполнение команды; 5. запись результата в регистры процессора или оперативную память. Шаги 3-5

выполняются трактом данных (см. рис.).


2. Предикация в процессоре.

Predication (предикация) команды из разных ветвей условного ветвления снабжаются предикатными полями

(полями условий) и запускаются параллельно

неправильные ветви игнорируются http://www.hp.ru/integrity/review/

3. Модель OSI, назначение её уровней.

Сетевая модель OSI (англ. Open Systems Interconnection Reference Model — модель взаимодействия открытых систем) — абстрактная модель для сетевых коммуникаций и разработки сетевых протоколов. Представляет уровневый подход к сети. Каждый уровень обслуживает свою часть процесса взаимодействия.

Модель состоит из 7-ми уровней, расположенных вертикально друг над другом. Каждый уровень может взаимодействовать только со своими соседями и выполнять отведённые только ему функции:

Прикладной уровень (Application layer) - верхний (7-й) уровень модели, обеспечивает взаимодействие сети и пользователя. Уровень разрешает приложениям пользователя доступ к сетевым службам, таким как обработчик запросов к базам данных, доступ к файлам, пересылке электронной почты. Также отвечает за передачу служебной информации, предоставляет приложениям информацию об ошибках и формирует запросы к уровню представления.

Уровень представления (Presentation layer) - этот уровень отвечает за преобразование протоколов и кодирование/декодирование данных. Запросы приложений, полученные с уровня приложений, он преобразует в формат для передачи по сети, а полученные из сети данные преобразует в формат, понятный приложениям. На этом уровне может осуществляться сжатие/распаковка или кодирование/раскодирование данных, а также перенаправление запросов другому сетевому ресурсу, если они не могут быть обработаны локально.

Сеансовый уровень (Session layer) - отвечает за поддержание сеанса связи, позволяя приложениям взаимодействовать между собой длительное время. Уровень управляет созданием/завершением сеанса, обменом информацией, синхронизацией задач, определением права на передачу данных и поддержанием сеанса в периоды неактивности приложений. Синхронизация передачи обеспечивается помещением в поток данных контрольных точек, начиная с которых возобновляется процесс при нарушении взаимодействия.

Транспортный уровень (Transport layer) - 4-й уровень модели, предназначен для доставки данных без ошибок, потерь и дублирования в той последовательности, как они были переданы. При этом неважно, какие данные передаются, откуда и куда, то есть он предоставляет сам механизм передачи. Блоки данных он разделяет на фрагменты, размер которых зависит от протокола, короткие объединяет в один, длинные разбивает. Протоколы этого уровня предназначены для взаимодействия типа точка-точка.

Сетевой уровень (Network layer) - 3-й уровень, предназначен для определения пути передачи данных. Отвечает за трансляцию логических адресов и имён в физические, определение кратчайших маршрутов, коммутацию и маршрутизацию пакетов, отслеживание неполадок и заторов в сети. На этом уровне работает такое сетевое устройство, как маршрутизатор.

Канальный уровень (Data Link layer) - этот уровень предназначен для обеспечения взаимодействия сетей на физическом уровне и контроля за ошибками, которые могут возникнуть. Полученные с физического уровня данные он упаковывает в кадры данных, проверяет на целостность, если нужно исправляет ошибки и отправляет на сетевой уровень. Канальный уровень может взаимодействовать с одним или несколькими физическими уровнями, контролируя


и управляя этим взаимодействием. Спецификация IEEE 802 разделяет этот уровень на 2 подуровня

o MAC (Media Access Control) регулирует доступ к разделяемой физической среде

o LLC (Logical Link Control) обеспечивает обслуживание сетевого уровня. На этом уровне работают коммутаторы, мосты и сетевые адаптеры.

Физический уровень (Physical layer) - cамый нижний уровень модели, предназначен непосредственно для передачи потока данных. Осуществляет передачу электрических или оптических сигналов в кабель и соответственно их приём и преобразование в биты данных в соответствии с методами кодирования цифровых сигналов. Другими словами, осуществляет интерфейс между сетевым носителем и сетевым устройством. На этом уровне работают концентраторы и повторители (ретрансляторы) сигнала.

Уровни взаимодействуют сверху вниз и снизу вверх посредством интерфейсов и могут еще взаимодействовать с таким же уровнем другой системы с помощью протоколов.

Википедия:Модель OSI

Практика

4. Какое число получится в регистре AL после выполнения следующих команд:MOV AL, 12HNOT AL

Ответ:



Ответ:

1. Интерпретация команд в процессоре. (*)

см. Билет 19.1

2. Структура программ для процессоров Intel. Сегменты и процедуры. (*)

3. Кэширование: назначение, метод сквозного кэширования.

В данном случае термин кеш-память используется для обозначения кеш-памяти, находящейся между регистрами центрального процессора (ЦП) и оперативной памятью (ОЗУ). Кеш-память может давать значительный выигрыш в производительности, потому

http://ru.wikipedia.org/wiki/%D0%9C%D0%BE%D0%B4%D0%B5%D0%BB%D1%8C_OSI

что в настоящее время тактовая частота ОЗУ на порядок меньше тактовой частоты ЦП. Тактовая частота для кеш-памяти обычно всего лишь в два раза меньше, чем у ЦП. При записи данных выигрыш можно получить только ценой снижения надёжности. Поэтому в различных приложениях может быть выбрана та или иная политика записи кеш-памяти.

Существуют две основные политики записи кеш-памяти — сквозная запись (write-through) и отложенная запись (write-back)(кэширование обратной записью).

сквозная запись подразумевает, что при изменении содержимого ячейки памяти, запись происходит синхронно и в кеш и в основную память.

отложенная запись (кэширование обратной записью)подразумевает, что можно отложить момент записи данных в основную память, а записать их только в кеш. Производительность, по сравнению со сквозной записью, повышается, но это может поставить под угрозу целостность данных в основной памяти, поскольку программный или аппаратный сбой может привести к тому, что данные так и не будут переписаны из кеша в основную память. Кроме того, в случае кеширования оперативной памяти, когда используются два и более процессоров, нужно обеспечивать согласованность данных в разных кешах.

Практика

4. Какое число получится в регистре AL после выполнения следующих команд:MOV AL, 58HADD AL, 02H

Ответ:



Ответ:

1. Основные режимы работы процессоров семейства IA-32.

Процессоры семейства IA-32 могут работать в одном из трёх основных режимов: реальной адресации - повторяет работу процессора Intel 8086 с добавлением

некоторых новых возможностей, например, команд перехода в другие режимы работы. Режим реальной адресации используется, например, в MS DOS, а также в системах Windows 95 и 98 при загрузке в режиме эмуляции MS DOS, когда приложению, написанному для MS DOS необходимо предоставить полный контроль над аппаратным обеспечением ЭВМ. При выполнении инициализации по сигналу «сброс» все процессоры семейства IA-32 переходят в данный режим. После этого операционная система может переключить процессор в требуемый

режим работы. В данном режиме работы процессор может обращаться только к первому мегабайту памяти, адреса которого находятся в диапазоне от 0 до 220-1. При этом процессор работает в однозадачном режиме. Любой программе, которую процессор выполняет в данный момент, разрешён доступ без ограничений к любым областям памяти, находящимся в пределах первого мегабайта.

защищённом - является основным режимом работы, в котором для программиста доступны все команды, режимы адресации и возможности процессора. Режим является многозадачным. Каждому процессу выделяется одна или несколько изолированных областей памяти, называемых сегментами. Размер сегмента может быть до 4 Гбайт. Во время выполнения программы процессор отслеживает все её обращения к памяти и ограничивает попытки обращения за пределы выделенных программе сегментов. В защищённом режиме работают такие операционные системы, как MS Windows, UNIX, Linux.

эмуляции процессора 8086 - является разновидностью защищённого режима. При работе в данном режиме процессор может непосредственно выполнять программы, написанные для режима реальной адресации процессора Intel 8086. Для каждой задачи создаётся собственная виртуальная машина, которой выделяется изолированная область памяти размером 1 Мбайт, и полностью эмулируется работа процессора 80x86 в режиме реальной адресации. Например, в операционной системе MS Windows виртуальная машина процессора 8086 создаётся каждый раз при запуске пользователем окна командного интерпретатора (сеанса MS DOS). Таким образом, становится возможным запуск программ, написанных для MS DOS, в безопасном многозадачном окружении. Программа, выполняющаяся в данном режиме не может повредить другие программы, выполняющиеся на ЭВМ одновременно с ней.

управления системой - предоставляет операционной системе механизм выполнения таких функций, как перевод ПЭВМ в режим энергосбережения и восстановления системы после этого.


2. Система команд процессоров семейства IA-32. Основные типы команд. Примеры.

Командой языка ассемблера называется оператор программы, который транслируется в машинную команду.

Синтаксис команды:

[метка:] мнемоника операнд(ы) [;комментарий]

Метка помечает в программе участок кода или данных. В процессе трансляции ассемблер определяет адрес каждого оператора. Этот адрес назначается метке, размещённой перед данным оператором. Метка при команде должна заканчиваться двоеточием. Все остальные метки не должны заканчиваться двоеточием. Мнемоника команды является условным обозначением команды процессора. Различные команды содержат от нуля до трёх операндов. Текст, начинающийся точкой с запятой и до конца строки, считается комментарием и игнорируется ассемблером. Некоторые ассемблеры допускают другие обозначения комментариев, определяемые специальными директивами. MOV AX, 0101010101010101BAND AX, 0000000011111111B

3. Сети межсоединений: основные элементы, качественные характеристики.

Практика

4. Найти число, которое получится в регистре AX после выполнения следующих команд:MOV AX, 0101010101010101BAND AX, 0000000011111111B

Ответ:



Дидактический материал

1. Регистры общего назначения процессоров семейства IA-32.

Регистры общего назначения: EAX, EBX, ECX, EDX, EBP, ESP, ESI, EDI — являются 32-разрядными и используются, в основном, для выполнения арифметических и логических действий и пересылки данных. Правила образования названий (точка заменяет одну из букв «A», «B», «C» или «D»):

E.X, 32 бита .X, 16 бит .H, 8 бит .L, 8 бит

16-разрядные части регистров общего назначения имеют то же самое назначение, что и соответственные им 32-разрядные, поэтому в дальнейшем они отдельно рассматриваться не будут. Регистры BP, SP, SI и DI используются, как правило, только в программах, использующих режим реальной адресации.

Особенности использования регистров общего назначения следующие:

Регистр AX называется аккумулятором, а регистр EAX — расширенным аккумулятором. Эти регистры, равно как AH и AL, обычно связаны с выполнением арифметических команд. Содержимое регистра EAX (AX) используется при выполнении команд умножения и деления.

Регистр ECX используется процессором в качестве счётчика цикла.

Регистр ESP называется расширенным указателем стека (extended stack pointer). С его помощью происходит обращение к данным, хранящимся в стеке. Данный регистр обычно не используется для других целей.

Регистры ESI и EDI называются расширенным индексом источника данных (extended source index) и расширенным индексом получателя данных (extended destination index) соответственно. Обычно они используются в командах высокоскоростной пересылки данных из одного участка памяти в другой.

Регистр EBP используется трансляторами языков программирования высокого уровня для обращения к параметрам функций и для ссылок на локальные переменные, размещённые в стеке.


2. Шина PCI.

Стандарт на шину PCI определяет: физические параметры (например, разъёмы и разводку сигнальных линий); электрические параметры (например, напряжения); логическую модель (например, типы циклов шины, адресацию на шине);

Спецификация шины PCI

частота шины — 33,33 МГц или 66,66 МГц, передача синхронная разрядность шины — 32 или 64 бита, шина мультиплексированная (адрес и данные

передаются по одним и тем же линиям) пиковая пропускная способность для 32-разрядного варианта, работающего на

частоте 33,33 МГц — 133 Мб в секунду разрядность шины — 32 или 64 бита адресное пространство памяти — 32 бита (4 Гигабайта) адресное пространство портов ввода-вывода — 32 бита (4 Гигабайта) конфигурационное адресное пространство (для одной функции) 256 байт напряжение 3,3 или 5 вольт

3. Системы типа ОКМД.

Эти системы распадаются на два вида: Mассивно-параллельные процессоры В массивно-параллельной системе

содержится один БУ и несколько обрабатывающих элементов. Каждый

обрабатывающий элемент, как правило, содержит АЛУ и локальную память. БУ рассылает команды, которые выполняются всеми обрабатывающими элементами одновременно, но каждый из них использует свои данные. В первой ЭВМ данного типа — ILLIAC IV (см. рис.)— каждый обрабатывающий элемент использовал данные из своей собственной памяти, а загрузка данных происходила во время инициализации. Хотя все массивно-параллельные системы соответствуют этой модели, они могут отличаться друг от друга множеством особенностей.

Первый вопрос — это структура обрабатывающего элемента. Она может быть от однобитного АЛУ до устройства, выполняющего операции с плавающей точкой. Тип

обрабатывающего элемента зависит от назначения ЭВМ: операции с плавающей точкой нужны для инженерных расчётов, но бесполезны при поиске данных.

Второй вопрос — локальная автономия обрабатывающего элемента. БУ выдаёт команду, но во многих массивно-параллельных системах на основе локальных данных решает, выполнять ему эту команду, или нет. Эта особенность придаёт процессору значительную гибкость.

Третий вопрос — связь элементов друг с другом. Этот вопрос приобретает принципиальную сложность в системах типа МКМД, поэтому подробно он разбирается именно там. Здесь чаще всего применяются прямоугольные решётки, которые просты в конструировании, изготовлении, легко программируются при решении задач с матрицами и обеспечивают масштабируемость системы.

Bекторные процессоры Системы этого типа весьма популярны на рынке, а ЭВМ Сеймура Крея доминировали в научной сфере десятилетиями. Теоретически, тракт данных векторного процессора выглядит так же, как и тракт скалярного процессора, только регистры и АЛУ в нём векторные. На практике векторные ЭВМ редко строятся по такой схеме по экономическим причинам: векторное АЛУ, которое, по сути, является комплектом из 64 скалярных АЛУ, слишком дорого стоит. Поэтому векторные процессоры обычно сочетают векторные регистры с конвейеризованными АЛУ.


Практика

4. Найти число, которое получится в регистре AX после выполнения следующих команд:MOV AX, 0101010101010101BNOT AX

Ответ:


Все блоки процессора работают синхронно и способны выполнять за один цикл одну команду. На вход процессора подаются программы двух типов. Программы первого типа имеют линейную структуру, то есть не содержат команд передачи управления. В программах второго типа каждая шестая команда является командой передачи управления. Оценить, во сколько раз (или на сколько процентов) пропускная способность процессора при выполнении программы второго типа будет ниже, чем при выполнении программы первого типа.

1. Сегментные регистры процессоров семейства IA-32.

Сегментные регистры: CS, DS, ES, FS, GS и SS — являются 16-разрядными и используются в качестве базовых при обращении к заранее распределённым областям оперативной памяти — сегментам.

Существует три типа сегментов и, соответственно, сегментных регистров:

кода (code segment, регистр CS), в них хранятся команды процессора, то есть машинный код программы;

данных (data segment, регистры DS, ES, FS и GS), в них, как видно из названия, хранятся данные;

стека (stack segment, регистр SS)


2. Шина USB.

USB (англ. Universal Serial Bus) — универсальная последовательная шина, предназначенная для периферийных устройств.

Шина USB представляет собой последовательный интерфейс передачи данных для среднескоростных и низкоскоростных периферийных устройств. Для высокоскоростных устройств лучше применять FireWire.

USB-кабель представляет собой две витые пары: по одной паре происходит передача данных в каждом направлении (дифференциальное включение), а другая пара используется для питания периферийного устройства (+5 В). Благодаря встроенным линиям питания, обеспечивающим ток до 500 мА, USB часто позволяет применять устройства без собственного блока питания (если эти устройства потребляют ток силой не более 500 мА).

К одному контроллеру шины USB можно подсоединить до 127 устройств через цепочку концентраторов (они используют топологию "звезда").

USB 1.1

Технические характеристики: высокая скорость обмена — 12 Мбит/с максимальная длина кабеля для высокой скорости обмена — 3 м низкая скорость обмена — 1,5 Мбит/с максимальная длина кабеля для низкой скорости обмена — 5 м максимальное количество подключённых устройств (включая размножители) —

127 возможно подключение устройств с различными скоростями обмена напряжение питания для периферийных устройств — 5 В максимальный ток потребления на одно устройство — 500 мA

USB 2.0

USB 2.0 отличается от USB 1.1 только большей скоростью и небольшими измененниями в протоколе передачи данных для режима Hi-speed (480Мбит/сек). Существуют три скорости работы устройств USB 2.0 :

Low-speed 10—1500 Кбит/c (используется для интерактивных устройств: Клавиатуры, мыши, джойстики)

Full-speed 0,5—12 Мбит/s (аудио/видео устройства) Hi-speed 25—480 Мбит/s (видео устройства, устройства хранения информации)

Documents

Дидактический и методический материал по теме Архитектура ПК