امروزي هاي معماري

: امين محمد کننده تهيه

راستگو

معماري بر CISC مروريدر نخستين پردازنده ها سعي مي شد تا جاي ممکن از فرمان هاي پيچيدهتري ●

: استفاده شود زيرا

تفاوت سرعت ميان حافظه اصلي ئ حافظه درون پردازنده باعث ميشد که ●. فرمان هاي درون پردازنده بسيار سريعتر اجرا شوند

زحمت توسعه ( Microprogramming) با فراهم شدن امکان ريز برنامه نويسي●. دادن مجموعه فرمان ها کمتر شد

فرمان هاي بزرگتر و پيچيده تر متتن برنامه اسمبلي را کوچک ميکرد و هزينه ●. ها با کاهش فضاي مورد نياز و کاهش زمان آماده سازي برنامه کمتر ميشد

اين اميدواري وجود داشت که بتوان ميان زبانهاي سطح باال و زبان ماشين ●.پل زد

ضرورت حفظ سازگاري با نسل هاي پيشين استفاده از فرمان هاي ●.پيچيده تر را ايجاب ميکرد

پيچيده بودن فرمان هاي پردازنده دليلي بود براي توان پردازش زياد ●.کامپيوتر

RISC معماري

: در سه پروژه تحقيقاتي شکل گرفته است RISC بنياد و ريشه●IBM801 و پردازنده RISC برکلي( Berkeley RISC Processor ) و(Stanford Mips Processor )استنفورد MIPS پردازنده

ساده سازي منطق الزم براي پياده سازي RISC ايده اساسي در●يک پردازنده بوده که قادر به اجراي فقط دستورها و مدهاي آدرس

. دهي ساده دارددر يک سيکل RISC از نظر ايده ال همگي دستورهاي پردازنده●

اجرا ميشوند اما در تجربه هاي عملي برخي دستورات به سيکلهاي ساعت بيشتري نياز داريم. برخي از پردازنده هاي معروفي که بر

: بنا شده اند عبارتند از RISC پايه معماري●Sun’s Sparc, SCI’s MIPS, HP’s PA-RISC,DEC’s ALPHA

ها پردازنده ريز هاي خانواده

ها پردازنده ريز هاي خانواده

clock) خانواده هاي مختلف پردازنده ها را ميتوان بر حسب سرعت ساعت●

rate )و تعداد سيکل در هر دستورالعمل( cpi )تقسيم کرد.با پيشرفت تکنولوژي اندازه سرعت پردازنده افزايش يافته است در حالي ●

. پايين نگاه داشته شود CPI که سعي بر اين بوده که مقداردر IBM390وVAX /8600 و M68040 و i486 پردازنده هايي مانند اينتل●

. شناخته شده اند CISC خانوادهاي قرار ميگيرند که به عنوان معماري SPARC, MIPS R3000,IBM,مانند اينتل RISC پردازنده هاي●

RS/6000,i860 پردازنده هاي سوپر اسکالر هستند RISC زير کالس خاصي از پردازنده هاي●

که اجراي چند دستور را در يک سيکل ساعت به صورت همزمان امکانپذير .ميسازند

VILW (Very Long Instruction از تعداد زيادي واحد عملياتي واحد عملياتي●

Word)معماريهاي VLIW يک پردازنده CPI به نسبت سوپر اسکالر استفاده ميکنند از اينرو●

.بسيار کمتر از سوپر اسکالر ميباشد

RISC معماري

به گوش ميرسد نخستين چيزي که به ذهن ميرسد کاهش تعداد CISC همينکه واژه

پشتيباني ميکند و در نتيجه کاهش پيچيدگي تراشه بنابراين CPU دستوراتي است که

ممکن است که دستورهاي مستقل سريعتر اجرا شوند و يک بهره مناسب با کارايي

.در هنگام اجراي يک وظيفه در قياس با يک معماري با دستورهاي بيشتر حاصل گرددمحدود سازي تعداد دستور ها در تراشه بوده است تا هر يک بتوانند RISC هدف اوليه

ترانزيستورهاي اختصاص يافته براي اجراي يک دستور را در هر سيکل فراهم سازند. امروزي غالبا RISC اما با بررسي منابع تکنيکي درخواهيم يافت که تراشه هاي

CISC هايداراي مجموعه دستورات پيچيده تر و غني تري نسبت به پرازندهاز دستورات بيشتري نسبت به پنتيوم power-PC 601 ميباشد به طور مثال

.محسوب ميشود RISC يک تراشه۶۰۱استفاده ميکند . اما تراشه :بدين گونه اند RISC در واقع خصوصيات اصلي

.داراي ثباتهاي همه منظوره بيشتري هستند RISC ريزپردازنده هاي●.از دستوراتي با طول يکسان بهره ميگيرند RISC ريزپردازنده هاي●. کارايي مميز شناور را بهبود بخشيده اند RISC ريزپردازنده هاي●

اسکالر سوپر معماري

پردازنده بايد از مرز يک فرمان در يک پالس بگذرد در ●

:به طور کلي بازنگري کنيم RSIK نتيجه بايد در ايدهپردازنده بايد بتواند چندين فرمان را در هر تپش بارگذاري و ●

.رمزگشايي کندفرمان هاي انشعاب و در نتيجه پرش هاي شرطي تا جاي ممکن ●

.نبايد مانع اجراي فرمان هاي ديگر گردنداهميت زيادي دارد در RISC وابستگي داده ها که در پردازنده هاي●

پردازنده هاي سوپر اسکالر بسيار بيشتر روي ميدهد بنابراين بايد آثار جانبي آن را برطرف کرده يا دست کم به حداقل رساند. اين

به آن معني است که پردازنده سوپر اسکالر بايد نتايج را مرتب . کند تا محاسبات درست ادامه پيدا کند

MIPS R10000 ، Alpha چند نمونه از معماري سوپراسکالر●.و پنتيوم ميباشند 21164

اسکالر سوپر معماري توصيف

هنگام طراحي معماري سوپر اسکالر بايد به نکات زير توجه ●

: داشت روش هايي براي واکشي چندين فرمان در هر تپش الزم است●روش هايي براي تشخيص وابستگي هاي مجازي يا واقعي ميان محتويات ●

.ثبات ها و همچنين کارکردهايي براي جلوگيري از آثار جانبي الزم استشيوه هايي براي آغاز اجراي چندين فرمان به طور موازي●منابع الزم براي فراهم شدن امکان اجراي چند فرمان به طور همزمان●بايد load/store هاي pipeline همزمان load/store اجراي چندين فرمان●

.در درجه نخست حافظه را به ثبات ها مرتبط کنندروش هايي براي تشخيص ترتيب درست اجرا و به ويژه ترتيب درست ●

محتويات حافظه

پردازنده سوپر اسکالر گرچه نميتواند ترتيب فرمان ها را حفظ کند اما ●.نتايج را به ترتيب درست آماده ميکند

موازي اجراي و وابستگي

پردازنده در صورتي به يک فرمان ميرسد که فرمان پيش از آن را اجرا کرده ●

باشد يا اينکه يک فرمان پرش پردازنده را به ناحيه خاصي از حافظه ببرد.

پردازنده بايد هنگام اجراي موازي هردوي اين وابستگي ها را در نظر داشته

.باشد.براي حل اين مشکل بلوک اصلي را تعريف ميکنيم

Basic )برنامه اسمبلي را ميتوان به چند بلوک اصلي تقسيم کرد يک بلوک اصلي

Block ) بيشترين شمار فرمان هاي پشت سر هم و بدون فرمان انشعاب )به

استثنا آخرين فرمان( و بدون فرمان پرش ) به جز اولين فرمان( است . اين

بلوک هميشه به طور کامل پيموده ميشود به اين ترتيب پردازنده ميتواند يک

بلوک اصلي را به طور موازي اجرا کند بنابراين بلوک اصلي قسمتي است که

کامپايلرها و معماري سوپر اسکالر کامال روي آن متمرکز ميشوند با يکپارچه

کردن چند بلوک اصلي براي نممونه با اجراي يکباره فرمان هاي انشعاب

ميتوان موازي سازي را افزايش داد. اگر در اجرا هيچ استثنايي رخ ندهد

را تصحيح کند. بنابراين ميان pipeline پردازنده بايد همه محتويات و نتايج

.معماري سوپر اسکالر و ساختمان کامپايلر ارتباط بسيار تنگاتنگي وجود دارد

اسکالر سوپر پردازنده يک معماري ريز توصيف

واکشي فرمان و رمز گشايي اوليه●

رمز گشايي فرمان نام گذاري دوباره و ●

ارسال

●Instruction Issueing و اجراي موازي

مديريت ارجاع به حافظه●

commit مرحله●

از کلي اسکالر pipeline نماي سوپر در

اوليه رمزگشايي و فرمان

اوليه رمزگشايي و فرمان

,predecode در پردازنده چندين عمل ديگر را در خود دارد که واحد هاي fetch مرحله●

Instruction catche, Intruction Buffer در آنها نقش دارند .●Instruction catche در پردازنده هاي سوپر اسکالر غير قابل چشم پوشي است . واحد

predecode اطالعات کنترلي الزم را توليد ميکند. به کمک اين اطالعات ميتوان در هر

. ذخيره نمود cache را سريعتر ارزش دهي کرده و در pipeline شرايطي مراحل بعدي

Instruction Buffer که ميتوان آن را از طراحي حذف کرد به عنوان حافظه موقت براي

Cache Misses گرفته تا ذخيره سازي فرمان هاي درون پردازنده به کار ميرود .اين

.بافر فرمان هايي را در خود دارد که مرحله واکشي آنها به پايان رسيده باشداگر دقيق تر نگاه کنيم ميبينيم که مرحله واکشي فرمان يک بلوک از فرمان را واکشي ●

ميکند چون به دليل موازي بودن اجرا بايد چند فرمان حاضر باشد. چگونگي بارگذاري يک

چون هيچ فرمان بلوک کامل دست کم تا بارگذاري يک بلوک اصلي ادامه دارد

انشعابي در آن وجود ندارد. در اين وضعيت عدد درون شمارنده برنامه در

ازاي يک واحد افزايش مي يابد. در يک بلوک ممکن است پرش هاي غير

Cache Miss شرطي وجود داشته باشد که البته باعث عدم برخورد به

.ميشود

اوليه رمزگشايي و فرمان

براي پرش هاي شرطي بايد شيوه ديگري به کار برد چون اين پرش ها باعث

تاخير ميشوند بازدهي کلي در يک سيستم سوپراسکالر به زمان و عمليات

الزم براي پيش بيني جهت وابستگي زيادي دارد. هنگام برخورد به فرمان هاي

:انشعاب مراحل زير انجام ميگيردشناسايي فرمان پرش شرطي●)تشخيص جهت پرش )پيش بيني●محاسبه آدرس مقصد پرش●ادامه اجراي واکشي فرمان با محتويات تازه شمارنده برنامه●

با ترجمه مناسب برنامه به زبان ماشين تشخيص فرمان شرطي بسيار ساده

ميشود. بقيه کار به عهده واحد رمزگشايي اوليه و بيت هاي اطالعاتي درون

ساده ترين راه پيش بيني جهت پرش از روي اطالعات بافر است.

کامپايلر يا به کمک اطالعات اکتسابي است

ارسال , و دوباره نامگذاري فرمان رمزگشايي

در مرحله بعدي پردازنده فرمان ها را از بافر به درون ●

خود آورده و آنها را رمزگشايي ميکند.سپس وابستگي

داده هاي آنها را بررسي کرده و آنها را به واحدهاي

.سخت افزاري آزاد ميسپارد

Instruction Issueing اجراي و

موازي پس از آماده کردن همه اطالعات الزم براي اجراي فرمان به مرحله بعدي●

pipeline ميرسيم . در اين مرحله فرمان ها در اختيار منابع سخت افزاي قرار

ميگيرند. در اينجا پنجره اجرا که قلب پردازنده هاي سوپراسکالر به شمار

هنگام اجرا بررسي ميکند Instruction Issueing ميرود آغاز ميشود. مرحله

عدد صحيح آماده اند يا نه . ALU که آيا همه داده ها و منابع الزم براي اجراي

حالت آرماني آن است که وقتي اجراي فرمان آغاز ميشود همه منابع الزم

.فراهم باشنداز راه هاي گوناگوني Instruction Issue پياده سازي ساختمان●

:ممکن است که از ميان آنها به سه روش مي پردازيمشيوه تک صفي●شيوه چند صفي●شيوه ايستگاه هاي رزرو●

حافظه به ارجاع مديريت

به RISC پردازنده هاي سوپراسکالر هم از اين ايده که در طراحي●

اجازه Load/Store کار ميرود و در آن تنها به فرمان هاي

دسترسي به حافظه داده ميشود استفاده ميکنند چون در اين شيوه

ارجاع به حافظه بسيار کنترل شده است و بهينه سازي را ساده تر

ارجاع به حافظه بدون محاسبات RISC ميکند. اما در معماري

چهارمرحله اي انجام ميگيرد. زياد pipeline اضافي و از طريق يک

.انجام محاسبات اضافي را ايجاب ميکند pipeline شدن مراحلپردازنده هاي سوپراسکالر از نظر دسترسي به حافظه محدوديت ●

سخت گير و خط pipeline چنداني ندارند فرمان ها ديگر در يک

کشي شده که براي هر مرحله عمل خاصي دارد اجرا نميشود.

محدود شدن فرمان هايي که به حافظه دسترسي دارند به فرمان

.ما را از بسياري از دردسرها رها کرده است Load/Store هاي

Commit مرحله

مهمترين ويژگي پردازنده هاي سوپراسکالر اجراي موازي فرمان ها در آنها است. اما ●

پردازنده بايد نتايجي که از اين رهگذر به دست مي آورد را به ترتيب درست ذخيره کند

بيشتر ميشود. از همين رو out of order ضرورت اين کار به دليل اجراي يک باره يا

پردازنده بايد پيوسته در يک وضعيت دقيق و مشخص باشد. اين نکته به ويژه در دو حالت

بسيار با اهميت است: هنگامي که پردازنده سوپراسکالر به يک درخواست وقفه رسيدگي

: ميکند يا از آن برميگردد براي اين کار از دو روش استفاده ميشوداستفاده ميکند که در آنها وضعيت پيشين پردازنده ( checkpoints) شيوه نخست از نقاط آزمون●

نام دارد.به اين HistoryBuffer پس از به هنگام رساني ذخيره ميشود .محل ذخيره سازي اين اطالعات

بايد تنها وضعيت درست Commit ترتيب در هر لحظه آمار دقيقي حتي از گذشته پردازنده داريم. مرحله

.پاک کند HistoryBuffer را بازسازي کرده و اطالعات اضافي را ازدارد و از همين رو بر شيوه نخست ترجيح Record Buffer شيوه دوم ارتباط تنگاتنگي با●

داده ميشود. در اين وضعيت ماشين به دو قسمت تقسيم ميشود. هر فرماني که اجرا

ميشود وضعيت فيزيکي را تغيير ميدهد . اما وضعيت معماري پردازنده به ترتيب فرمان

نقاط مبهم را روشن Record Buffer ها تعريف ميشود. در اين مورد الزم است که يک

بعدا اين وضعيت را در وضعيت معماري و وضعيت فيزيکي Commitکند. در حاليکه مرحله

ثبت ميشود و اعمال Register File در Record Buffer پياده ميکند محتويات ثبات ها از

Store انجام ميشوند. براي اين کار اطالعات ديگري مانند عدد شمارنده برنامه، شرايط

.اضافه ميشوند Record Buffer وقفه و ... به

پنتيوم معماري

از آنجا که پيش از پرداختن به معماري هايي همچون ●

الزم است پيش زمينه هايي داشته باشيم اين بحث را با IVپنتيوم

آغاز ميکنيم و تا معماري پنتيوم قدم به قدم پيش 8086معماري

ميرويم

8086معماري

8086معماري

در حد نظريه بود بنابراين تعجبي RSIK 8086در زمان ساخت ●

. از آب درآمد CISC يک پردازنده۸۰۸۶ندارد که از ۱MB=2 20 بيتي است از اينرو ميتواند تا ۲۰داراي آدرس 8086●

.حافظه را آدرس دهي کند به دو بخش مجزا تقسيم ميگردد . اين بخش ها 8086ميکروي ●

و واحد اجرا( Bus Interface Unit )واحد ارتباط گذرگاه

(Execution Unit )نام دارند.دستورالعمل ها را واکشي ميکند. داده ها را از پورت ها BIU واحد●

مينويسد. I/O و حافظه ميخواند و آنها را در حافظه و پورتهايواکشي شده اند BIU دستورالعملها را که اخيرا توسط EU واحد

را 8086ميکرو BIU مستقل هستند . واحد EU و BIU. اجرا ميکند.به دنياي بيرون متصل ميسازد

پنتيوم معماري

بدين ● ميگرفت بهره اسکالر سوپر معماري از که بود اي پردازنده اولين پنتيوم

لوله خط دو از گيري بهره با که سازي V و U معني پياده را ۲امکان دستورالعمل

. حافظه ميکرد فراهم ساعت چرخه هر : Cache در ها دستورالعمل شد دوبرابر اوليه

قسمت دو به ها داده حافظه ۸و شدند تقسيم نوآوري cache کيلوبايتي با داده

نويسي بيني ( Back writer )کامل پيش براي انشعاب مجتمع جدول گرديدو موثرتر

گرفت قرار استفاده مورد ساعت هاي چرخه ساختار در .انشعابسال ● سري 1995در پردازنده اين p6 اولين گرديدو معرفي مجزا لوله خط سه با

. Pentium-pro پردازنده هاي پردازنده فرد به منحصر ويژگي داشت تبديل p6 نام

شبيه X86 دستورالعمل داخلي دستورهاي ناميده RISC به ريزعمليات که بود

روي. , عمليات بيقاعده کدهاي مانند محدوديتها از بسياري از پردازنده اين ميشدند

- ) - که ) بالفصل عملوندهاي طول بودن متغير و حافظه ثبات صحيح اعداد تبديل

هاي دستورالعمل سري . X86 مختص به- آدرس گذرگاه ميکرد دوري بيتي ۳۶است

. تا دهي آدرس که است يافته ميسازد 64توسعه امکانپذير را بايت .گيگامعماري III پنتيوم● ويژگي IA-32 با عرضه ( Streaming SIMD Extention ) و بازار به

ثباتهاي. از استفاده پردازنده اين هاي ويژگي از مميز 128شپ بکارگيري بيتيعمليات و ساده دقت با فشرده SIMD اعشاري عملوندهاي ( packed operand)با

.ميباشد

هاي پردازنده p6 عملکرد

نياز CPU پردازش کامل هر دستورالعمل به تعداد محدودي چرخه ساعت●

دارد. پس ميتوان هر پردازش را به چند مرحله تقسيم کرد و هنگامي که دستورالعمل

اول مرحله اول را به پايان رساند دستورالعمل دوم را وارد اين مرحله کرد اين همان

مشهور است .در اين pipeline و پنتيوم به80486چيزي است که در پردازنده هاي

پردازنده ها يک استاندارد پايپ الين پنج مرحله اي مورد استفاده قرار ميگرفت. سوپر

معرفي شد مراحل قبلي را به قطعات p6 پايپ الين که در سري پردازنده هاي

کوچکتري تقسيم ميکند. اين مراحل کوچکتر باعث کار کمتر سيستم ميشوند و در نهايت

منطق سخت افزار ساده تر خواهد شد. فاصله زماني بين ورود مجموعه فعاليتها وارد

کردن تعدادي ورودي و نمايان شدن سيگنالهاي نتايج بر روي شماي خروجي به نام تاخير

ناميده ميشود .با کاهش تاخير انتشار ميتوان به جاي ( prooagation delay)انتشار

( ميکرون بهره جست )کاهش حجم پردازنده0.13 ميکرون از تکنولوژي 0.18تکنولوژي سوپر پايپ الين داراي يک نقطه ضعف اساسي است بدين مغهوم که در هنگام پياده ●

سازي عملياتي و انشعابها نياز به خالي بودن خط لوله دارد و هرچه تعداد مراحل بيشتر باشدعمل خالي سازي زمان بيشتري طول ميکشد و بعضي اوقات اين مساله باعث

کاهش قابل توجه کارايي ميشو

هاي پردازنده p6 عملکرد

انشعاب بيني پيش

توسط واحد واکشي دستورات بر مبناي IP محاسبه آدرس●

و با استفاده از Branch Target Buffer اطالعات به دست آمده از

BHB بيتهاي وقايع انشعابي Branch HistoryBits که توسط واحد

integer توليد ميشوند صورت ميگرد. هدف عمده از پيش بيني

انشعاب ها به حداقل رساندن زمان بيکاري خط لوله و فراهم آوردن

.جريان پيوسته اي از دستورها در داخل آن ميباشدبراي پيش بيني يک انشعاب پردازنده از الگوريتم خاصي استفاده ●

ميکند.در صورتي که پيش بيني صحيح باشد پياده سازي باکمي تاخير و حتي بدون آن ادامه مي يابد. در غير اينصورت دستوري که قسمتي از آن انجام شده پاک ميگردد و به جاي آن يک دستور با آدرس صحيح از حافظه انتخاب و سپس رمزگشايي شده و اجرا ميگردد و اين باعث

.افت کارايي سيستم با توجه به تعداد مراحل پايپ الين خواهد شد

پنتيوم IV پرازنده

محدوديت فرکانس ساعت IVعلت اصلي ارائه پردازنده پنتيوم●

بود که آنهم به دليل طوالني بودن خط p6 پردازنده هاي خانواده

لوله دوازده مرحله اي آنها بود.اين پردازنده ها قادر نبودند با

دست 1GH ميکرون به فرکانسي بيش از 0.18استفاده از فناوري

يابند. و اين ناکارآمدي دليل عمده صرف نظر کردن از پردازنده

.بود 1.13GHZبا سرعت III پنتيوم Hyper کمپاني اينتل اقدام به توسعه پروژه اي بنام خط لوله آميخته●

pipelining مرحله کرد۲۰خط لوله اي با هدف اصلي روش پايپ الين فراهم آوردن جريان پيوسته اي از ●

ريزعمل ها بدون وجود هرگونه تاخير بود و اينتل براي فراهم سازي را netburst کار بدون توقف چنين پايپ الين طوالني معماري

.معرفي کرد

پنتيوم از کلي IV نمايي

NetBurst معماري

که توسط اينتل توسعه يافته است عالوه بر دارا بودن Netburst ريزمعماري●

داراي ويژگيهاي منحصر به فردي p6 تمامي مشخصات پردازنده هاي خانواده

:نيز ميباشدکمينه ساختن تاثيرات پيش بيني هاي نادرست انشعاب●SSE2 دستورهاي●انواع داده هاي جديد●

انشعاب نادرست هاي بيني پيش تاثيرات ساختن کمينه

پيوستگي کارها در معماري خط لوله آميخته زماني قابل درک خواهد بود که امکان ●

اجراي خارج از نوبت و اجراي دستورها وجود داشته باشد. در چنين شرايطي پردازنده

از الگوريتم داخلي پيشگويي انشعاب استفاده ميکند که در برخي شرايط پيش بيني

صحيحي را به دست نميدهد. براي بهينه سازي اين روش راهکارهاي زير پيشنهاد شده

:استاست که اطالعات بيشتري را در مورد پرش هاي branch Target Buffer ۴پردازنده داراي ●

.در خودش نگاه ميدارد p6 قبلي نسبت به.از الگوريتم پيش بيني انشعاب پيشرفته تري استفاده ميکند●کاهش تعداد دستورهايي که براي پياده سازي يک وظيفه الزم هستند●تعداد زيادي از برنامه ها عمليات تکراري زيادي را بر روي داده هاي پر حجم اجرا ميکنند و اين داده ●

چه ها مقادير کوچکي را به نمايش ميگذارند)معموال چند بيت( بنابراين تدابيري براي فشرده سازي هر

بيشتر اينگونه داده ها بايد اتخاذ گرديد و عملياتي نيز براي اجراي اين مجموعه داده ها

. گفته ميشود SIMD بايد توسعه مي يافت . به اينگونه عمليات دستور جديد ۱۴۴تعلق دارند و دربردارنده SSE2 شامل نسل دوم اين دستورهاست که به IV پنتيوم●

.ميباشند

SSE2 دستورهاي

SSE2 دستورهاي

:SSE2 دستورهاي●مهمترين ويژگي مثبت اين SSE2 استفاده از دستورات●

پردازنده ميباشد.اين مجموعه جديد دستورالعمل ها از قالب

پشتيباني ميکنند و ( packed )جديدي از داده هاي فشرده شده

بيتي۱۲۸بدين وسيله سبب افزايش سرعت پردازش عمليات

SIMD integer خواهند شد. عالوه بر اين اين خصوصيت باعث

افزايش توانايي پردازش توانايي پردازش مميز شناور با دقت

بيتي صحيح خواهد ۱۲۸مضاعف و چندين نوع داده از عمليات

کار XMM شد. تمامي اين نوع داده هاي جديد ميتوانند با ثباتهاي

.کنند

جديد هاي داده انواع

جديد هاي داده انواع

در بردارد نشان SSE2 شکل باال شش نوع داده جديد را که●

رده هستند: مميز شناور ۳ميدهد. اين شش نوع جديد شامل

۶۴ کلمه اي ۴ بيتي , عدد صحيح ۱۲۸با دقت مضاعف فشرده

نوع فشرده مميز شناور بيتي ۱۲ نوع داده صحيح ۴بيتي و

IEEEسبب ميشود که دو قالب مميز شناور با دقت مضاعف

چهارکلمه اي به شکل فشرده ۲بيتي در يک قالب شامل 46

بيتي چهار کلمه اي قادر به ۶۴قرار بگيرند. نوع صحيح

.ذخيره سازي مقادير با عالمت و بدون عالمت ميباشد چهارکلمه ۲ بيتي ميتوانند شامل ۱۲۸انواع داده هاي صحيح ●

۲ بايت صحيح در ۱۶ کلمه باشند. در واقع ۸اي و همچنين .چهارکلمه اي فشرده شده اند