实验四 七段数码管静态驱动及 可逆加减法集成计数器的应用

一、实验目的

二、实验设备及用具

1 、七段数码管及其译码驱动显示 ;

1 、数字逻辑实验箱 一台；2 、双踪示波器 一台；3 、万用表 一只；

4 、 74LS00 、 74LS47 、 74LS48 、 74LS193 、共阳共阴数码管

3 、掌握使用 MSI 计数器设计任意模计数器的方法。2 、掌握 MSI 计数器和分频器的逻辑功能及使用方法 ;

74LS193 ：双时钟 4 位同步加 / 减可逆计数器

※ CP+ ：加法计数时钟输入端，上升沿有效，在进行减法计数时应长期处于高电平；※ CP- ：减法计数时钟输入端，上升沿有效，在进行加法计数时应长期处于高电平。※ LD ：异步预置控制端，低电平有效， LD =0 时， QA 、QB 、 QC 、 QD 分别为 A 、 B 、 C 、 D 的数据。

※ QA 、 QB 、 QC 、 QD ：计数器输出端，状态为 0000~1111 ，QD 为最高位， QA 为最低位。

※ RD ：异步清零端，高电平有效， QA 、 QB 、 QC 、 QD 清零。 ※ BCO ：借位输出端，用来作 n 位级联使用，

借位信号为负脉冲。 CCO ：进位输出端，用来作 n 位级联使用，

进位信号为负脉冲。

※ A、 B、 C、 D ：预置数据输入端。

RD

LD

CP+

CP-

BCO

CCO

74LS47 ：共阳驱动译码器 74LS48 ：共阴驱动译码器 P75

A3 A2 A1 A0

abcdefg

dp

abcdefgdp

a（ ）示意图 b（ ）共阴结构 c（ ）共阳结构

a

b

c

d

e

f g

dpcom com

10-12 图 数码管结构、示意图

实验要求：（ 1 ）计数顺序为 00 、 59 、 58 、 57……01 、 00 、 59…… ；（ 2 ）直接由实验箱输出 1Hz 的输出作为 60 进制计数器的时钟；（ 3 ）计数结果由实验箱的数码管（共阴、共阳数码管各一个）显示。

BI/

RB

O4

RB

I5

LT

3

A0

7A

11

A2

2A

36

a13

b12

c11

d10

e9

f15

g14

U1 74LS47

BI/

RB

O4

RB

I5

LT

3

A0

7A

11

A2

2A

36

a13

b12

c11

d10

e9

f15

g14

U0 74LS48

RD

14

CP+

5

CP-

4

LD

11

CC

O12

BC

O13

A15

QA

3

B1

QB

2

C10

QC

6

D9

QD

7

U2 74LS193

RD

14

CP+

5

CP-

4

LD

11

CC

O12

BC

O13

A15

QA

3

B1

QB

2

C10

QC

6

D9

QD

7

U3 74LS193

a

bf

c

g

de

a b c d e f g dp

dp

DS1

¸öλ

a

bf

c

g

de

a b c d e f g dp

dp

DS0

ʮλ

个位

十位

实验五 具有上电 / 手动清零功能的时钟显示一、元器件：

74LS00 、 74LS90 （ 2 个）、 74LS193 （ 2 个）0.1u 电容、电阻（阻值自行计算）

二、设计要求（ 1 ）时钟为 24 小时制，共四位计数器显示（含两位小时、两位分钟）；（ 2 ）有“上电清零”电路，即计数器电源通电时，四位计数器输出为零，接着按正常顺序开始计数；（ 3 ）有“手动清零”电路，即由“开关”或“按键”控制计数器电路清零；（ 4 ）“上电清零”及“手动清零”能协调工作；（ 5 ）计数器时钟由实验箱调出 1HZ 的信号提供；输出由实验箱的 BCD 码显示模块显示，即计数器输出不需要译码。