Upload
warren-lucas
View
138
Download
0
Embed Size (px)
DESCRIPTION
一、实验目的. 实验三 七段数码管静态驱动及 加法集成计数器的应用. 1 、掌握 MSI 计数器和分频器的逻辑功能及使用方法 ;. 2 、掌握使用 MSI 计数器设计任意模计数器的方法。. 二、实验设备及用具. 1 、数字逻辑实验箱 一台;. 2 、双踪示波器 一台;. 3 、万用表 一只;. 4 、 74LS00 ( 1 片)、 74LS90 ( 2 片) CD4040 ( 1 片). 1 、计数器是数字电路中应用最广泛的功能部件;. 2 、用于计数、分频、定时、产生序列信号及数据处理;. - PowerPoint PPT Presentation
Citation preview
实验三 七段数码管静态驱动及 加法集成计数器的应用
一、实验目的
二、实验设备及用具
1 、掌握 MSI 计数器和分频器的逻辑功能及使用方法 ;
2 、掌握使用 MSI 计数器设计任意模计数器的方法。
1 、数字逻辑实验箱 一台;2 、双踪示波器 一台;3 、万用表 一只;
4 、 74LS00 ( 1 片)、 74LS90 ( 2 片) CD4040 ( 1片)
三、实验的基本原理 1 、计数器是数字电路中应用最广泛的功能部件;2 、用于计数、分频、定时、产生序列信号及数据处理;
3 、灵活使用中规模集成计数器的“清零端”、“置一端”及“进位 / 借位端”可以级联出任意进制计数器,其方法有置零法(复位法)和置数法(置位法)。
R0(1)CPB NCR0(2) R9(1)VCC
CPA
R9(2)
QANC GNDQD QCQB
21 43 65
8
7
10 913 1214 11
(a) 74LS90引脚图
4 、 74LS90 :二-五-十进制异步计数器
※ CPB :二~五进制计数/分频器时钟输入端,下降沿有效 ;
※ CPA :二进制计数分频器和十进制计数器时钟输入端,下降沿有效 ;
※ QA 、 QB 、 QC 、 QD :计数器/分频器输出端 ;
※RO(1) 、 RO(2) :异步清零复位端。两端同为高电平时有效,计数器清零。在计数过程中此两端至少有一端为低电平。
※ R9(1) 、 R9(2) :异步置 9 端,两端同为高电平时有效,计数器输出置 9 。在计数过程中此两端至少有一端为低电平。
74LS90 引脚使用说明:
输 入 输 出功 能清0 置9 时钟
R 0(2)R0(1) R 9(1) R 9(2) CPA CPB
QD QC QB QA
QD QC QB QA 输出8421BCD码
二进制计数
1 10
0
1 10
0
0
× 0
0
0
11
1 1
0 0 0 0
1 0 0 1
清0
置9
QA
QD
QA 输出 QD QC QB 输出
QA QD QC QB输出5421BCD码不变
五进制计数十进制计数十进制计数保持
↓↓
↓↓
表9-7 74LS90功能表
×
××
××
×
×
×
××
×
8421十进制计数时序表R
0(1
)2
R0
(2)
3
R9
(1)
6
R9
(2)
7
CKA14
QA
12
CKB1
QB
9
QC
8
QD
11
U1 74LS90 ¼ÆÊýʱÖÓÊäÈë
8421¼ÆÊýÊä³ö
5421五 -十进制计数时序表R
0(1
)2
R0(
2)
3
R9(
1)
6
R9(
2)
7
CKA 14
QA
12
CKB 1
QB
9
QC
8
QD
11
U2 74LS90 ¼ÆÊýʱÖÓÊäÈë
Èýλ¼ÆÊýÊä³ö
5421¼ÆÊýÊä³ö
CP A
R9(1)/R9(2)
R0(1)/R0(2)
QD
QC
QB
QA
5 、 CD4040 :十二位串行进位二进制计数器 / 分频器
※ CP :时钟(计数)输入端,下降沿有效。
※ RD :异步清零端,高电平有效,即将 Q1~Q12 清零。该端通常处于低电平。※ Q1~Q12 :输出端。 QN 为 CP 的 2N 分频。
由由 CD4040CD4040 对对 2048Hz2048Hz 的脉冲信号分频输的脉冲信号分频输出出 1Hz. 1Hz. 引脚编号引脚编号 n= Qn= Qnn= 2408/2= 2408/2n n
Q6Q12 Q7Q5 Q3Q4
VCC
GND
Q10Q11 Q9Q8 CLKRD
21 43 65 87
10 913 1214 111516
Q1
Q2
(c) CD4040引脚图
a b c d e f g
a b c d e f g
A B C D
A B C D
7段译码器
计数器
AD C B
十六进制七段译码器,已连接好。
BCD输入四位 码
5 、数码管显示模块—— BCD 码输入
四、实验内容及要求 1 、使用 2 片 74LS90 设计一个 60 进制加法计数器电路。( 1 )计数顺序为 00 、 01 、 02……58 、 59 、 00…… ;( 2 )由 CD4040 对 2048Hz 的脉冲信号分频输出 1Hz 的输出作为 60 进制计数器的时钟;
( 3 )将计数器输出连接到实验箱的数码管显示模块(模块输入为 4 位 BCD 码)。
注:使用 74LS90 设计一个 24 进制加法计数器电路; 计数顺序为 00 、 01……22 、 23 、 00…… 。
下次内容: 七段数码管静态驱动及可逆加减法集成计数器的应用器件: 74LS193 ( 2 片)
74LS47 、 74LS48 (自行查找相关资料——理论书 75页)
共阴阳数码管、共阳数码管(理论书 74 、 219 页)实验要求:( 1 )计数顺序为 00 、 59 、 58 、 57……01 、 00 、 59…… ;( 2 )由 CD4040 对 2048Hz 的脉冲信号分频输出 1Hz 的输出作为 60 进制计数器的时钟;( 3 )计数结果由实验箱的数码管(共阴、共阳数码管各一个)显示。