Разработка контроллера встроенного Разработка контроллера встроенного интерфейса интерфейса AXI AXI в составев составе

системы на кристалле «Эльбрус-системы на кристалле «Эльбрус-S2S2»»

Студент: Поляков Н.Ю. , ФРТК, 515 гр.Студент: Поляков Н.Ю. , ФРТК, 515 гр.

Научный руководитель: д.т.нНаучный руководитель: д.т.н.. Сахин Ю.Х. Сахин Ю.Х.

Система на кристалле «Эльбрус-Система на кристалле «Эльбрус-S2S2»»

CPU Core 0 CPU Core 1

L2$ L2$

Межъядерный коммутатор (CIC)

Системный коммутатор (SC)

Контроллер памяти 0

(MС0)

Контроллер памяти 1

(MС1)

Контроллер линков связи

контроллер

Контроллер ввода

цифровой информации

Контроллер канала ввода/

вывода

Контроллер встроенных интерфейсов ввода-вывода

(IOCOM) Core

0Core

1Core

2Core

3

DMA

DSP

инте

рфей

сная

ча

сть

AXI-контроллер (AXI Box)

Контроллер линков связи

Контроллер линков связи

кристалл 1 (CPU 1)

кристалл 3 (CPU 3)

кристалл 2 (CPU 2)

кристалл 0 (CPU 0)

к памяти

универсальные ядра ЭЛЬБРУС

IO канал ADC канал

Коммутатор данных

(Data Box)

Контроллер системного обмена (SIC)

DSP-кластер ГУП НПЦ «ЭЛВИС»

универсальная часть ЗАО «МЦСТ»

4-4-процессорная конфигурация процессорная конфигурация системы на кристалле «Эльбрус-системы на кристалле «Эльбрус-S2S2»»

CPU 0 CPU 1

CPU 3 CPU 2

SIC

SICSIC

SIC

DSP4 core

DSP4 core

DSP4 core

DSP4 core

Core 0

Core 1

Core 0

Core 1

Core 0

Core 1

Core 0

Core 1

Память

Память

Память

Память

IO IO

Взаимодействие Взаимодействие DSP c DSP c процессорными процессорными ядрами ЭЛЬБРУС (универсальной частью, УЧ)ядрами ЭЛЬБРУС (универсальной частью, УЧ)

IOIO-обмен (-обмен (Input/OutputInput/Output)) : DSP-slave : DSP-slaveредкие короткие запросыредкие короткие запросы

DMA-DMA-обмен (обмен (Direct Memory AccessDirect Memory Access)) : DSP-master : DSP-masterпередача больших массивов данныхпередача больших массивов данных

AMBA 3.0 AXI

IO-Обмен (master)чтение запись

запись чтениеDMA-Обмен (master)

чтение записьIO-Обмен (slave)

DMA-Обмен (slave)запись чтение

AXI-контроллер

DSP-кластер

64 64 64 64

Функциональное разделениеФункциональное разделениеAXIAXI-контроллера-контроллера

непрерывная передача пакета32 байта без маски32 байта с маской64 байта без маски

произвольная длина пакета

останов передачи после любой посылки

контроллер (SIC IFace)

интерфейсная часть

(AXI IFace)DSP

AXI

Простейший интерфейс

Универсальная часть МП

AXI-контроллер

ТребованияТребования::

обеспечить минимальные задержки обеспечить минимальные задержки передачи данных передачи данных DMADMA-обмена при -обмена при максимальной загруженности каналамаксимальной загруженности канала

обеспечить минимальное время обеспечить минимальное время выполнения коротких выполнения коротких IOIO-обменов-обменов

Постановка задачиПостановка задачи::Разработать Разработать AXI-AXI-контроллер для контроллер для включения включения DSP DSP в состав в состав системы на кристалле «Эльбрус-системы на кристалле «Эльбрус-S2S2»»

системный коммутатор

(SC)

контроллеры межпроцессорных

линков

AXI IFace

коммутатор данных

(Data Box)

6464

32 X 3

64 64 64 64

модуль DMA чтений

(DMARD)

модуль DMA записей

(DMAWR)

модуль обработки IO

запросов

модуль IO записей (IOWR)

модуль IO чтений (IORD)

мультиплексор данных в CPU

64

32 X 3 + 64

мультиплексор данных из

линков

32 X 3 + 64

64

SIC IFace

Структурная схема контроллераСтруктурная схема контроллера((SIC IFaceSIC IFace))

DMA

IO

Очередь запросов

40

Преобразование управляющих

сигналов

Коммутатор данных (Data Box)

64

Контроллеры линков

DMAWR

АдресДанныеУправляющие

сигналы

AXI IFace

Номер запроса

Модуль выполнения Модуль выполнения DMA-DMA-записей записей ((DMAWRDMAWR))

Этапы выполнения записи:

• буферизация заявок от DSP

• передача данных в коммутатор данных (Data Box) без буферизации

• отправка заявки на запись в контроллеры линков

Достоинство:

отсутствие буфера данных

CPU1

CPU3

CPU2

CPU0

Буфер данных

Контроллеры линков

Коммутатор данных

(Data Box)

32

64

6440 ЗапросДанные

№ ответа

ЗапросЗапрос32 32

Буфер запросов на чтение

Очередь ответов о завершении

в SC

DMARD

AXI IFace

Модуль выполнения Модуль выполнения DMA-DMA-чтений чтений ((DMARDDMARD))

Этапы выполнения чтения:

• буферизация запросов от DSP

• формирование и отправка запросов на DMA-чтение в УЧ

• сбор и буферизация когерентных ответов от кэшей

• выдача ответов с данными в AXI IFace

• отправка в УЧ сообщения о завершении DMA-чтения

Достоинство:Очередь ответов о завершении операции позволяет освободить ячейку буфера данных раньше, чем отправится сообщение

системный коммутатор

(SC)

контроллеры межпроцессорных

линков

AXI IFace

коммутатор данных

(Data Box)

6464

32 X 3

64 64 64 64

модуль DMA чтений

(DMARD)

модуль DMA записей

(DMAWR)

модуль обработки IO

запросов

модуль IO записей (IOWR)

модуль IO чтений (IORD)

мультиплексор данных в CPU

64

32 X 3 + 64

мультиплексор данных из

линков

32 X 3 + 64

64

SIC IFace

Структурная схема контроллераСтруктурная схема контроллера((SIC IFaceSIC IFace))

IO

Модуль обработки Модуль обработки IO-IO-запросовзапросов((Input/Output Request’s Execution, IOREInput/Output Request’s Execution, IORE))

Этапы обработки запроса:

• прием запросов от SC во входную очередь запросов

• выдача запроса в исполнительные устройства и постановка в очередь ответов

• отправка команд исполняющим устройствам «выдать ответ»

чтение запись

чтение запись

чтение запись

IORD IOWR

Коммутатор Данных

Контрол

леры

л

инков связи

Очередь запросов на чтение

Очередь запросов на запись

Очередь ответов

32

3232

Сообщение «выдать данные»

Сообщение «освободить

регистр»

64

Выдать ответ на чтение

Данные по записи

64

Запросы из SC

Счётчик ответов от DSP

IORE

Системный коммутатор

AXI IFace

Достоинство:раздельные входные очереди для запросов на запись и чтение

Разделение входных очередейРазделение входных очередей

Ожидание данных4 - 16

Выдача данных4 - 8

Выходная очередь

1

Входная очередь Входная очередь

1

Ожидание данных

4 - 8

Выдача данных4 - 8

Выходная очередь

0

1

2

3

4

3

4

0

1

2

Отправка запроса в AXI

конец

«выдать данные»

Запись данных в AXI

конец

Выдача данных в

DBox

запись чтение

Ожидание данных

Входная очередь

Выходная очередь

Выдача данных

Выдача данных

Ожидание данных

Ожидание данных

Выходная очередь

Выдача данных

Выдача данных

Ожидание данных

отве

т

запр

ос

запр

ос

отве

т

запись

чтение

запись

чтение

Общая входная очередь

Раздельная входная очередь Выходная

очередь

Выходная очередь t

Исполнительные устройства Исполнительные устройства IO-IO-обменаобмена

Буфер данных

Контроллеры линков IORE

64 24

Текущий запрос

Завершение записи

Коммутатор данных

(Data Box)

32323264

AXI IFace

IOWR

АдресДанные

IORE

Буфер данных

64

Коммутатор данных

(Data Box)

64

Запрос на чтение

Выделить ячейку

Из выходной очереди

Из входной очереди

Выдать ответ

AXI IFace

IORD

IO-чтение IO-запись

Основная функция модулей – сбор и выдача данных

Оптимизация использования Оптимизация использования буфера данныхбуфера данных

Запрос 0

Запрос 3

Запрос 2

Запрос 1

Запрос 0

Запрос 3

Запрос 1

0

1

3

2

0

1

3

2

Применяется в модулях Применяется в модулях IORD IORD ии IOWR IOWR

64 байта 32 байта

ОптимизацииОптимизацииОптимизация форматного Оптимизация форматного IO-IO-чтениячтения

AXI

Запрос на 2 слова

Запрос на 2 слова

чтение 1 слова (1 такт)

чтение 2 слов (2 такта)

чтение 4 слов (4 такта)

Буфер данных IORD

Применяется в модуле Применяется в модуле IORDIORD

Фактические характеристикиФактические характеристики

Максимальная загруженность

канала

Одиночные запросы

РезультатыРезультаты Разработано Разработано Verilog-Verilog-описание контроллера описание контроллера

встроенного интерфейса встроенного интерфейса AXI, AXI, позволяющего позволяющего

минимизировать задержки передачи данныхминимизировать задержки передачи данных

DMADMA-обмена при максимальной загруженности канала и -обмена при максимальной загруженности канала и

обеспечивающего минимальное время выполнения обеспечивающего минимальное время выполнения

коротких коротких IOIO-обменов-обменов

Пройдено автономное тестирование, позволившее Пройдено автономное тестирование, позволившее

проверить не только работу модуля проверить не только работу модуля AXI BoxAXI Box, но и , но и

правильность выполнения правильность выполнения DSPDSP-кластером обмена -кластером обмена

даннымиданными

Модуль встроен в системуМодуль встроен в систему нана кристалле кристалле ““Эльбрус-Эльбрус-S2”S2”