Проектирование системной панели для вычислительного

комплекса «Эльбрус-3М1»

Воробушков Василий Владимирович

Руководитель: Каре Юлий Анатольевич

Московский физико-технический институт (ГУ)ЗАО «МЦСТ»

Цель работы

• Создание системной панели для вычислительный комплекса «Эльбрус-3М1», являющегося двухпроцессорной вычислительной системой, на базе микропроцессоров «Эльбрус»

• Основываясь на опыте предыдущих разработок устранить обнаруженные ранее недостатки системной панели.

Основные проблемы предыдущей конструкции системной панели

• Перекрестные помехи– Большое количество межсоединений

• Высокая плотность трассировки и монтажа– Недостаточное пространство для размещения всех

компонентов и сигнальных шин• Сохранение целостности сигнала и большое

количество брака– Процессоры установлены в отдельных ячейках

• Кодозависимые ошибки– Одновременно переключающиеся сигналы в ПЛИС (SSO)

• Большое время доступа при обращении двух процессоров к памяти– Малая скорость работы памяти

• Не возможность трассировки памяти согласно спецификации– Разделенные контроллеры памяти

Методы решения проблем• Переход к конструктиву EATX

– Размещение всех компонентов на одной плате– Уменьшение перекрестных помех

• Размещение процессоров на самой системной панели– Улучшение целостности сигналов

• Переход на ПЛИС Altera Stratix2 EP2S130F1508C3.– Уменьшение эффекта одновременно переключающихся сигналов в ПЛИС

(SSO)• Переход от системы с четырьмя контроллерами к системе с тремя

контроллерами– Уменьшение количества межсоединений– Компоновка контроллеров памяти в одной микросхеме

• Переход к памяти с интерфейсом DDR2 с частой 200МГц– Уменьшение времени доступа при обращение двух процессоров

• Использование 4 каналов памяти с двумя слотами памяти на каждом канале

– возможность установить до 8 модулей памяти DDR2 суммарным объемом до 8Гбайт

Структурная схема панели ПЭ3М1

CPU0 CPU1

DCU0 DCU1SCU

DIMM

DIMM

DIMM

DIMM

DIMM

DIMM

DIMM

DIMMI/O APIC

SB

соединитель НЖМД 0

слот PCI 1

слот PCI 2

слот PCI 3

слот PCI 4

слот AGP(LVDS)

соединитель НЖМД 1

соединитель CD-ROM

LVDS

IDE

IDE

IDE

SUPER I/O

DB-25Fсоединитель НГМД

PS/2PS/2

ППЗУ BIOS

соединитель USB1соединитель USB0

USB

Floppy

DB-9MDB-9M

ППЗУ Boot

DDR IIAPIC Bus

TL APICI/OMC0 MC2 MC3MC1

PCI

ISA

Структурная схема центральной части панели ПЭ3М1

CPU 0 CPU 1

AC

DCU 0 DCU 1

I/O

MC 0

MC 2

MC 1

MC3

SCU

• Неразделенные контроллеры памяти•Уменьшено количество межсоединений• Используются более скоростные контроллеры памяти стандарта DDR2

Маршрут проектирования

Структурная схема

Принципиальная схема

Трассировка печатной платы

Моделирование

Подготовка к производству

Visio 2003 (Microsoft)

Design Capture (Mentor Graphics)

Expedition PCB (Mentor Graphics)

HyperLynx (Mentor Graphics)

CAM 350 (DownStream Technologies)AutoCAD (Autodesk)

Используемые стандарты.

• IPC standards

• A Server System Infrastructure (SSI) Specification version 3-61

• DDR2 SDRAM SPECIFICATION revision JESD79-2A

• PCI Local Bus Specification revision 2.2

Структура слоев

• Сигнальные слои разделены сплошными слоями металлизации• Рядом с каждым сигнальным слоем есть сплошной слой земли• Минимизированы пересечения сигнальных линий с разрезами в сплошных слоях металлизации

Конструктивно-технологические ограничения (5-й класс точности)Размер платы, мм 304,8 х 330,2

Толщина платы, мм 3,1

Количество слоев 16

Тип материала FR4

Минимальный проводник, мм 0,100

Минимальный зазор, мм 0,127

Минимальное металлизированное отверстие, мм

0,250

Минимальный диаметр контактной площадки, мм

0,5

Основные используемые технологические нормы.

Ширина проводника, мм 0,127

Зазор проводник-проводник, мм 0,2

Зазор проводник-КП,проводник-переходное отверстие, мм

0,127

Зазор металлизация-неметаллизированное отверстие, мм

0,6

Волновое сопротивление, Ом 50

Минимальное металлизированное отверстие, мм

0,250

Минимальный диаметр контактной площадки, мм

0,5

Внешний вид панели ПЭ3М11 2 23 34 5

6

7

8

9

10

1112131415161718

19

20

19

20

21

22

23

24

Моделирование

Перекрестные помехи Согласованность линий

DDR2

CPU↔DCU

Внешний вид вычислителя

вид сверху, без верхней крышки

вид спереди, дверцы открыты

вид сзади

Результаты работы

Было Стало

Частота системной шины

66 МГц 100 МГц

Пропускная способность

системной шины16,9 Гбит/сек 25,6 Гбит/сек

Частота памяти 100 МГц 200 МГц

Пропускная способность

памяти12,8 Гбит/сек 51,2 Гбит/сек