第 第 6 6 章 存储系统章 存储系统——本章主要介绍三级存储体系的含义，及存储器的逻辑设计方法。——存储系统是现代计算机系统的重要组成部分，通常由高速缓冲存储器、主存储器和外存储器三个层次构成的，主存和高速缓存又是由若干半导体存储器芯片。

学习目标掌握三级存储体系的功能、所用存储器、存取方式、性能，熟练掌握主存储器逻辑设计。理解 SRAM 和 DRAM 的存储原理、特点、选用原则，动态刷新，主存与 CPU 之间的连接。了解高速缓存与虚拟存储器的基本思想。

§6 .1 常见的存储器子系统组织§6.1.1 主存储器§6.1.2 外存储器§6.1.3 高速缓冲存储器

§6 .2 半导体存储器芯片§6.2.1 半导体静态存储器举例§6.2.2 半导体动态存储器举例§6.2.3 半导体只读存储器举例

§6 .3 主存储器组织§6.3.1 主存储器的逻辑设计§6.3.2 主存储器与 CPU 的连接§6.3.3 高速缓冲存储器§6 .4 提高存储子系统性能的一些方法§6.4.1 高速缓存技术§6.4.2 虚拟存储器§6.4.3 并行存储系统

§6 .1 常见的存储器子系统组织§6.1.1 主存储器

主存储器存放 CPU 当前需要执行的程序和需要处理的数据，以及驻留操作系统的核心部分。主存储器能够由 CPU 直接编程访问，因位于传统主机的范畴之内，故常称为内存。在存取方式、工作速度和存储容量等方面的特点：（ 1 ）采取随机存取方式（ 2 ）工作速度快（ 3 ）有一定存储容量

是指能按地址直接访问存储器中的任一单元，访问时间与地址无关。

主存储器的技术指标1 、存储容量：用一为衡量存储存储信息的能力。

2 、存取周期：用来衡量存储器的工作速度。存取周期是指访问一次存储器所需要的时间，即从地址有效到允许更换下一个地址之间的时间。

3 、读写时间：用来衡量存储器的读 / 写速度。（读出时间和写入时间）可靠性：包括主存本身的可靠程序和对主存的校验两层含义。

字节数单元数 ×位数

§6 .1.2 外存储器外存储器是用来存放需要联机存放，但暂不执行的程序和数据，当需要时再由外存调入主存外存通常由磁盘、磁带等磁表面存储器和光盘存储器构成。在存取方式、工作速度和存储容量等方面的特点：

（ 1 ）信息组织采取文件、数据块的结构，存取方式采取顺序存取或直接存取。（ 2 ）工作速度较主存慢（ 3 ）存储容量很大，价格低。

§6 .1.3 高速缓冲存储器高速缓冲存储器：设置在 CPU 和主存之间，用于存放 CPU 在最近一小段时间内要使用的程序和数据。主要为了解决 CPU 与主存之间的速度匹配问题。高速缓存用高速半导体存储器构成，存取周期约为几至十几 ns 。采用随机存取方式，便于 CPU 直接访问。高速缓存技术利用了程序的局部性原理，即在程序执行的某一小段时间内，所访问的程序指令通常集中在主存的一个局部区域内，并该区域内容会被 CPU 多次反复使用。

名称 作用 构成 存取方式 速度 容量主存储器

用来存入需要执行的程序及需要处理的数据，能由 CPU 直接读出或写入。

由半导体动态 MOS 存储器构成，

采取随机存取方式，按字节存放或读取内容

工作速度快有一定存储容量

外存储器

用来存放需要联机存放，但暂不执行的程序和数据，当需要时再由外存调入主存

磁盘、磁带等磁表面存储器和光盘存储器构成。

按文件进行组织，采取顺序存取或直接存取

速度较低 存储容量大、

三级存储体系各层中的作用和特点等比较

名称 作用 构成 存取方式 速度 容量

高速缓冲存储器

用于存放 CPU 在最近一小段时间内要使用的程序和数据。作为主存某些局部区域的内容副本。主要为了解决CPU 与主存之间的速度匹配问题

用高速半导体存储器构成，存取周期约为几至十几 ns

采用随机存取方式，便于 CPU 直接访问

工作速度快存储容量小

三级存储体系各层中的作用和特点等比较

题目：什么是随机存取、顺序存取、直接存取方式，各适用于什么存储器？随机存取方式——即能按地址直接访问存储器中的任一单元，且访问所需的时间与单元的地址无关。适用于主存储器和高速缓存。顺序存取方式——文件或数据顺序地记录在外存储器（磁带），从开始顺序寻址，找到所需文件、数据块的位置，然后再读写进行。访问的时间与信息在磁中的位置。适用于外存储器。直接存取方式——直接指向存储器中某个较小的局部区域开始顺序寻址，访问的时间与信息所在位置有关。适用于外存储器。

§6 .2 半导体存储器芯片半导体存储器分类： （按不同的存储原理）

静态存储器是依靠触发器的两个稳定状态存储信息。 动态存储器是依靠电容上的存储电荷来保存信息。

半导体存储器采取随机访问的存取方式，即能按地址直接访问存储器中的任一单元，且访问所需的时间与单元的地址无关。

是指用晶体管作为存储介质的存储器。

§6.2.1 半导体静态存储器举例

1 、存储原理：见教材 P276页图 6-3 六管静态 MOS 存储单元2 、芯片引脚功能3 、读 / 写时序

Intel2114是一种曾经广泛使用的静态MOS存储（ SRAM）芯片，它的容量较小，为 1K×4位 ,即每个芯片上有 1K个编址单元，每个单元有 4位，因此，一块 2114芯片有 4096个存储电路单元，可以存储 4096位二进制代码。

§6.2.2 半导体动态存储器举例

1 、存储原理：见教材 P279 页图 6-6 单管动态 MOS 存储单元2 、芯片引脚功能：3 、读 / 写时序：4 、动态刷新：

Intel2164是一种动态MOS存储（ DRAM）芯片，容量为 64K×1位 ,即每个芯片上有 64K个编址单元，每个单元有 1位。这 64K个单元需要量 6位地址寻址。

集中刷新方式分散刷新方式异步刷新方式

§6.2.3 半导体只读存储器举例半导体只读存储器的种类：

1 、可重编程只读存储器（ EPROM ）（ 1 ）工作原理（ 2 ）引脚功能与工作方式2 、电擦除可重写只读存储器（ EEPROM ）和快擦写存储器（ Flash Memory）

掩模型只读（MROM）存储器一次编程型只读（ PROM）存储器多次编程型只读存储器（ EPROM等）

§6 .3 主存储器组织§6.3.1 主存储器的逻辑设计

通过教材上的两例题学习有关知识例 6-1例 6-2分析往届试卷上题目。

§6.3.2 主存储器与 CPU 的连接1 、系统模式：

定义：系统模式是指系统内 CPU 与其他部件的连接模式。分类：（按 CPU 与其他部件的连接方式）最小系统模式较大系统模式专用存储总路线模式

（ 1 ） 最小系统模式：定义：在一些小系统中，常将 CPU芯片与存储芯片直接连接，即 CPU 通过地址线直接向存储器送出地址，通过数据线直接与存储器交换数据，通过控制信号线直接向存储器发出读 / 写命令，这种连接模式称 ~。CPU

M

地址数据R/W

（ 2 ） 较大系统模式：定义：在有一定规模的计算机系统中，由于系统总线除了需连接主存外还需连接多个 I/O 接口，为提高系统总线的驱动能力，增强总线的控制功能， CPU芯片通过地址锁存器、数据缓冲器和总线控制器等缓冲部件与系统总线相连接，主存储挂接在系统总线上，这种连接模式称 ~。

CPU

M

地址数据R/W数据缓冲器

地址锁存器

总线控制器

（ 3 ） 专用存储总线模式：定义：当系统所带外围设备较多，并要求访存速度较高时，可以在 CPU 与主存储器之间建立一组专用的高速存储总线，以缓解因频繁使用系统总线而产生的瓶颈，这种连接模式称 ~。

CPU M

系统总线

存储总线

2 、速度匹配与时序控制由于 CPU 的工作速度高于主存的存取速度，所以计算机在时序控制上用两种周期（时钟周期和总线周期）。3 、数据通路匹配总线的数据通路宽度：即数据总线一次能并行传送的位数，称为 ~。4 、有关主存的控制信号：读 / 写命令：片选信号选择命令存储器扩展信号

§6 .4 提高存储子系统性能的一些方法该部分内容了解。§6.4.1 高速缓存技术§6.4.2 虚拟存储器§6.4.3 并行存储系统

小结典型的存储子系统采取三级结构： Cache、主存、外存。半导体存储又分为静态和动态两类。用存储芯片构成半导体存储器的逻辑设计方法是全书的重点之一。

作业第六章的四道题。