第五章 存储器及存储管理

第一节 分级存储器系统

第二节 内存储器的构成原理

第三节 虚拟存储器及存储管理

第四节　高速缓冲存储器

第一节 分级存储器系统

微机大都采用分级结构来组织存储器系统，如图所示。存储器从内到外分为四级：内部寄存器组、高速缓冲存储器、内存储器和外存储器。它们在存取速度上逐级递减，在存储容量上逐级递增。

分级存储器系统

内部寄存器组 :对其读写速度最快，可减少微处理器访问外部的次数，但数量不可能很多。

高速缓冲存储器 :用于装载当前程序和数据，使微处理器能以最高的速度工作。 内存储器：运行的程序和数据都放在其中。

外存：如软盘、硬盘、光盘等，其存取速度比内存要慢得多。

第二节 内存储器的构成原理一、存储器芯片的接口特性 了解存储器芯片的接口特性，实质上是了解它有哪些信号线，以及这些信号线与总线的连接方法。 1、 EPROM 的接口特性 典型的 EPROM 芯片有 Intel 公司的 2716 、 2732 、 2764 、 27128 、 27256 、 27512 等。

2 、 E2PROM 的接口特性 E2PROM 的突出特点是可以在线进行以字节为单位的读写。

典型 E2PROM 产品有 Intel 公司的 2816 、 2817 和 2816A 、 2817A 、 2864A 等。

3 、 SRAM 的接口特性 典型的 SRAM 芯片产品有 2128 、 6116 、 6132 、 6232 、 6164 、 6264 、 3264 、 7164 、 61256 、 71256 、 5C 256 、 64C512 、 74512 。

4 、 DRAM 的接口特性 ( 组合随机存取存储器 IRAM IRAM 是将刷新逻辑电路和DRAM 集成在一起，具有动态 RAM 集成度，又不要刷新 )

存储器、外设与 CPU 的连接

二、内存储器的设计 内存储器的设计，一般包括以下三项工作：存储器结构的确定，存储器芯片的选择，存储器的连接。

1、存储器结构的确定

存储器结构的确定，主要指采用单存储体结构还是多存储体结构。

●数据宽度为 8位外部数据总线为 8位的微处理器，其存储器只需用单体结构。

●外部数据总线为 16位的微处理器，一般需用两个 8位存储体。

●对于 80486 等 32 位微处理器，一般使用 4个由字节组成的存储体。 2、存储器芯片的片选控制

根据对高位地址总线的译码方式，有线选法、局部译码法和全译码法三种片选方法。

80286 微处理器的存储器结构

80386/80486 微处理器的存储器结构

●线选法：将高位地址线直接作为各个存储器芯片的片选控制信号。

●局部译码法：对高位地址总线中的一部分（而不是全部）进行译码，以产生各存储器芯片的片选控制信号。

●全译码法：高位地址线全部译码，译码输出作为各芯片的片选信号。

3 、存储器连接

存储器连接通常可按下列步骤进行：

（ 1 ）根据系统实际装机存储容量，确定存储器在整个存储空间中的位置。

（ 2）选择合适的存储芯片。

（ 3 ）根据地址分配图或表及选用的译码器件，画出相应的地址位图，以此确定“片选”和片内单元选择的地址线，进而

画 出片选译码电路。

（ 4）画出存储器总线的连接图。

例 1：内存容量或地址范围的确定

（ 1 ） A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 10000----07FFH 2K（ 2 ） A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 10800----0FFFH 2K

共 4K 字节容量

例 2 ：使用 6264 设计 16k*16 的存储器6264 为 8k*8 的 SRAM

（ 1 、 2 ）

A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 1 1 1 1 1 1 1 1 1 1 1 1 1

0000----1FFFH 8K*16

（ 3 、 4 ）

A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

1 0 0 0 0 0 0 0 0 0 0 0 0 0

1 1 1 1 1 1 1 1 1 1 1 1 1 1

2000----3FFFH 8K*16

共 16K 字容量

例 3 ：现有 EPROM27128(16k X 8) 若干 ,构成 64kX8 存储模块 ,需要几片 ? 若要求地址范围为 50000H_5FFFFH, 请画出连接示意图

第三节 虚拟存储器及存储管理 一、虚拟存储器的基本概念 虚拟存储器由主存储器和辅助存储器组成，辅存作为主存的扩充。虚拟存储器的速度接近于主存，而价格接近于辅存，因此性能价格比较高。 1 、地址空间及地址

虚拟存储器中有 3种地址空间及对应的 3种地址。

●虚拟地址空间又称为虚存地址空间，是程序员用来编写程序的地址空间，与此相对应的地址称为虚地址或逻辑地址；

●主存地址空间又称为实存地址空间，是存储运行程序和数据的空间，其相应的地址称为主存地址或实地址或物理地址；

●辅存地址空间也就是磁盘存储器的地址空间，是用来存放暂不使用的程序和数据的空间，相应的地址称为辅存地址或磁盘地址。

2、工作原理

(1)80486 有三种工作方式 :实模式 (实地址方式 ), 保护模式(保护虚地址方式 ),虚拟 8086 方式 ,三种方式可以互相转换

(2)实模式下 , 段寄存器存放的是段基址 ,由该段基址×16再与偏移地址相加得到物理地址

(3) 保护模式下 , 段寄存器存放的是段选择符 ,段基址存放在描述符表中 ,由段选择符 (D15-D3)得到索引号去查描述符表得到段基址

描述符表分为全局表 (GDT)和局部表 (LDT),由 D2选择 ,D1D0 表示访问权限

查出的段基址与偏移量直接相加得到物理地址 全局表 (GDT)和局部表 (LDT)在内存中的位置由 GDTR 和 LDT

R决定 .

说明 : 80286保护模式 , 段描述符 48 位 :24 位段基址 ,16 位段边 界 ,8 位访问权限

80486保护模式 , 段描述符 64 位 :32 位段基址 ,20 位段边 界 ,12 位属性

若在保护模式下， DS 寄存器内容为 0040H ，则哪一个全局描述符表项会被访问？

DS=0040H

13 位描述符索引值 优先级： 0 该描述符在 GDT 表中 目标描述符位置 = 描述符表基地址 + 索引值 x 8 = 描述符表基地址 +08H x 8 = 描述符表基地址 +40H即：所查找的描述符在 GDT 表中，从 000040H 开始的 8 个单元

中。

某段选择符为： 0000 0000 0100 0000

80486保护方式下中断 /异常处理程序进入过程 乘 8 是因为每个 IDT 占用 8字节

二、 80486 的段式存储器1 、地址映像与变换

线性地址的生成

段描述符：在段式存储器中，一个程序的每一个模块都有一个描述符，用来描述模块的基本状况，其内容包括基址（ 32 ）、界限（ 20 ）和访问控制（ 12）等，共 64 位。

2 、段描述符与段描述符表

段描述符格式

段描述符格式

段描述符表：一个程序全部模块的段描述符集合构成的表。段描述符表

段描述符表分全局段描述符表（ Global Descriptor Table ， GDT）和局部段描述符表（ Local Descriptor Table ， LDT）。 GDT和 LDT在主存中的位置由全局描述符表寄存器（ GDTR ）和局部描述符表寄存器（ LDTR ）决定。

选择符 在保护模式下，段寄存器中的内容也称为选择符。选择符不直接确定存储器地址，而是选择（指向）一个段描述符。

三、 80486 的段页式存储器

段式存储器的模块性能好，但主存利用率不高，辅存管理比较困难； 页式存储器的主存利用率高且辅存管理容易，但模块化性能差； 段页式存储器对多用户系统非常有用，逻辑结构特别清楚。

80486 的分段功能将逻辑地址转换为线性地址，分页功能将线性地址转换为访问内存的物理地址。

第四节　高速缓冲存储器

一、 cache 的工作原理

高速缓冲存储器（ cache ）是位于 CPU 与主存之间的一种存储器，容量比主存储器小，但速度比主存快。

cache 中的内容是主存某一部分存储内容的副本，而这一部分是 CPU当前正在使用的指令和数据。 采用 cache 减轻了主存速度比 CPU 速度慢而产生的瓶颈问题，可以大大提高系统的性能。

cache 地址与主存地址： cache 和主存分成容量大小相同的块，其地址由块号和块内地址组成。

cache 的工作过程 (p151)

cache 的物理位置 (p152)

二、地址映像

cache 的地址映像： cache 的容量远远小于主存，一个 cache块要对应多个主存块，按某种规则把主存块装入 cache 中，称为 cache 的地址映像。

●全相联映像：主存中的任意一块可装入 cache 中的任意块位置称为全相联映像。

二、地址映像

cache 的地址映像： cache 的容量远远小于主存，一个 cache块要对应多个主存块，按某种规则把主存块装入 cache 中，称为 cache 的地址映像。

●直接映像：主存中每一块只能装入到 cache 中唯一的特定块位置的方法称为直接映像。

二、地址映像

cache 的地址映像： cache 的容量远远小于主存，一个 cache块要对应多个主存块，按某种规则把主存块装入 cache 中，称为 cache 的地址映像。

cache 的地址变换：主存块装入 cache后，还需要把主存地址变换为对应的 cache 地址，即 cache 的地址变换。

Cache 地址变换只涉及全相联映像和组联映像

有多种替换算法，最主要的有 FIFO 方法

● N路组联映像：在直接映像中只有一个 cache （或称一路 cache ），如果把 cache 增加到 N路，且在主存的区与 cache 的路之间实行全相联映像，在块之间实行直接映像，这就是 N路组联映像。

三、 80486 微处理器的片内 cache 片内 cache 的结构： 80486 微处理器的片内 cache既可以存放指令代码，又可以存放数据，采用 4路组联结构。

片内 cache 的一致性问题：当 CPU向 cache 写入数据时，主存的内容跟不上相应的变化，就造成了不一致。

●写回法：在 CPU 进行写操作时，只把数据写入 cache ，仅当需要把已被写过数据的 cache块替换出去时，才把该块送回主存，再调入新块。

●写直达法：利用微处理器与主存中的直接通路，在向 cache 写入数据时，把数据同时写入主存，这样，在进行块替换时， cache块就不必写回主存了。

80486 微处理器的片内 cache 采用写直达法。