第一节 8086/8088 中断系统• 重点： 8086/8088 中断系统，中断控制器 I

ntel8259A 的性能概述，内、外部结构，工作过程，工作方式等。

• 一、中断分类及中断类型码• 中断源：引起中断的原因或发出中断请求

的设备称为中断源。• 1 、中断的分类• 共分为两类：硬件中断和软件中断

• ① 硬件中断：由外部硬件产生的中断，如打印机、键盘等，也称为外部中断。可分为两类：不可屏蔽中断和可屏蔽中断。

• 不可屏蔽中断：由 NMI 引脚引入，不受中断允许标志的影响，每个系统仅允许有一个，用来处理紧急情况，如掉电处理。这种中断一旦发生，系统会立即响应。

• 可屏蔽中断：由 INTR 引脚引入，受中断允许标志的影响，当 IF ＝ 1 时，可屏蔽中断才能进入 CPU ，可屏蔽中断可有多个，一般通过优先级排队，从多个中断源中选出一个进行处理。

• ② 软件中断（内部中断）：根据某条指令或对标志寄存器中某个标志的设置产生，与硬件电路无关，如除数为 0 ，或用 INT n指令产生。

• 溢出中断由 INTO 指令引起• 断点中断由 INT3 指令引起• 单步由标志 TF 引起 ，不对应指令• 除 0 中断由计算结果引起，不对应指令

• 2 、中断类型码：• 8086/8088 为每个中断源分配了一个

中断类型码，其取值范围为 0 ～ 255 ，可处理 256 种中断。其中包括软件中断、系统占用的中断和预留给用户使用的中断。

二、中断向量和中断向量表

• 中断向量：中断服务子程序的入口地址。

• 中断向量表：将中断向量按一定规律排列成的表 。

三、中断响应过程与时序• 1 、硬件中断的响应过程• 硬件中断指的是从 NMI 进入的非屏蔽中

断或从 INTR 进入的可屏蔽中断。对可屏蔽中断，响应过程为：

• CPU 在 INTR 上接到一个中断请求信号，如果 IF ＝ 1 ， CPU 在当前指令执行完以后开始响应中断请求，在 INTA* 连续发两个负脉冲，外设在第二个负脉冲到来后，向数据线上送出中断类型码， CPU 接到中断类型码后，动作如下：

• ① 将中断类型码存入暂存器；• ② 将 FLAG 内容压入堆栈；• ③ 将 IF 清 0 ，防止中断响应过程被中断，将

TF 清 0 ，防止以单步方式执行中断处理子程序。注意： CPU 在中断响应时自动清除 IF标志，如允许中断嵌套，必须在中断处理子程序中用指令置位 IF ；

• ④ 保护断点，将 IP 和 CS 的内容入栈；• ⑤ 根据中断类型码，在中断向量表中找到相

应的中断向量，装入 IP 和 CS ，转向中断服务子程序。

2 、硬件中断的时序① 指令最后一个 T 采样 INTR ，进入中断响应后，在

第一个总线周期的 T1 仍采样 INTR 。② 最小模式时，从 INTA* 发中断响应信号，最大模式，

通过 S2 、 S1 、 S0 的组合完成。③ 第一个总线周期用来通知外设，准备响应中断，第

二个总线周期，接收外设发来的中断类型码。④ 在中断响应总线周期， M/IO* 为低，数据 / 地址线

浮空， BHE* 和 S7 地址 / 状态线均浮空。

• 3 、软件中断• 通过中断指令使 CPU 执行中断处理子程序

的方法，特点如下：• ① 中断类型码由指令提供，不需执行中断

响应总线周期，也不受 IF 标志的影响。• ② 正在执行软件中断时，若来 NMI ，立即

响应，若来可屏蔽中断，只要条件允许（如 IF ＝ 1 ，当前指令执行完）也可响应。

• ③ 中断处理程序是定位装配的（中断向量表），可用 INT n 指令调用，在使用中和一般的子程序调用相同，原则上 0 ～ 255种类型均可使用，程序设计中使用方便。

• 习题与思考：• 1 、在中断响应总线周期中，第一个脉冲

向外部电路说明什么？第二个脉冲呢？• 2 、中断向量表的功能是什么？已知中断

类型码分别是 84H 和 0FAH ，它们的中断向量应放在中断向量表的什么位置？

第二节 中断控制器 Intel8259A• 重点： 8259A 的编程、 8259A 的级联、 82

59A 的应用举例• Intel 8259A 可编程中断控制器件，具有对中断源

进行管理、向 CPU 请求中断的能力。• 一、 8259A 的性能概述• 1 、具有 8 级中断优先级控制，通过级连可以扩展至 64 级优先权控制

• 2 、每一级中断都可以通过初始化设置为允许或屏蔽状态

• 3 、 8259A 的工作方式，可通过编程设置• 4 、 8259A 采用 NMOS 制造工艺，单一 +5V 电源

二、 8259A 的内部结构和工作原理

D7~D0

INTA

INT

中断请求寄存器

中断屏蔽寄存器

数据总线

缓冲器IR0

IR7

读 /写控制逻辑

级联缓冲器比较器

RDWRA0CS

CAS0CSA1CAS2SP/EN

优先权判别电路

中断服务寄存器

控制逻辑

8259A 内部结构主要组成部分：• 1 、数据总线缓冲器： 8 位双向三态。传送

CPU 与 8259A之间的控制命令、状态信息及中断类型信息。

• 2 、读 / 写控制逻辑：控制对 8259A读 /写。• 3 、级连缓冲器：实现 8259A芯片间的级连。• 4 、控制逻辑电路 ：协调和控制芯片内部各

部件的工作。• 5 、中断请求寄存器 IRR ： 8 位，保存 8 个

中断请求信号，输入引脚有中断请求时，相应位置 1 。

• 6 、中断屏蔽寄存器 IMR ： 8 位，某位置” 1” 时，相应的中断请求被屏蔽，其内容为操作命令字 OCW1 ，由程序设置或改变。

• 7 、中断服务寄存器 ISR ： 8 位，当 CPU正在处理某个中断请求时， ISR 寄存器中的相应位置 1 。

• 8 、优先级比较器 ：比较正在处理的中断和刚进入的中断请求之间的优先级，决定是否产中断嵌套。

三、 8259A 的外部引脚

• 1 、 D7-D0 ：双向，数据输入 /输出。• 2 、 IR7-IR0 ：中断请求信号输入，默认优

先级为 IR0＞ IR1＞…＞ IR7 ，有多片 8259A形成级连时，从片的 INT 接主片的 IRi 。

• 3 、 INT ：中断请求信号输出，高电平有效，向 CPU 发中断请求，接 CPU 的 INTR 。

• 4 、 INTA* ：中断响应信号输入，低电平有效， CPU 发出第二个 INTA* 时， 8259A 将中断类型码送出。

• 5 、 RD* ：读控制信号输入，低电平有效，实现对 8259A 内部寄存器内容的读操作。

• 6 、 WR* ：写控制信号输入，低电平有效，实现对 8259A 内部寄存器的写操作。

• 7 、 CS* ：片选信号输入，低电平有效，由系统地址总线译码后形成，决定8259A 的端口地址。

• 8 、 A0 ： 8259A 内部寄存器的端口地址选择信号输入。

• A0 ＝ 0　 ICW1 、 OCW2 、 OCW3• A0 ＝ 1　 ICW2 ～ ICW4 、 OCW1• 9 、 CAS2-CAS0 ：级连信号，主片为输出；

从片为输入，与 SP*/EN* 信号配合，实现芯片的级连。

• 10 、 SP*/EN* ：级连管理信号输入，非缓冲方式，主片 SP*=1 ，从片 SP*=0 ；缓冲方式用作 8259 外部数据总线缓冲器的启动信号。

• 11 、 +5V 、 GND ：电源和接地引脚

四、 8259A 的工作过程• 1 、中断请求输入（ IR7-IR0 ），使中

断请求寄存器的 IRR 的相应位置位。• 2 、若 CPU 允许中断，当前指令执行

完后，响应中断，发应答信号 INTA* 。• 3 、第一个 INTA* 使 IRR 的锁存功能失效，不锁存 IR7-IR0 上的中断请求。

• 4 、使在服务寄存器 ISR 的相应位置 1 ，为中断优先级比较器的工作做准备。

• 5 、使中断请求寄存器的相应位复位，清除中断请求。

• 6 、第二个 INTA* 到达时，将中断类型寄存器 ICW2 中的内容送数据总线。

• 7 、若 ICW4 中的中断自动结束位为 1 ，第二个 INTA* 结束时，将 ISR 寄存器的相应位清零。否则，执行完中断服务程序，通过输出操作命令 EOI ，使该位复位。

五、 8259A 的工作方式• 1 、优先权的管理方式• (1) 、全嵌套方式• 8 级中断优先权固定不变， IR0 的中断

优先级最高， IR7 的中断优先级最低。• CPU 响应中断后，使中断服务寄存器

ISR 相应位置 1 ，能屏蔽同级或低级的中断请求，可为高级中断源服务，实现中断嵌套。

• (2) 、特殊全嵌套方式• 可响应同级中断，形成对同级中断的

嵌套。• 用在级连系统中，编程时，使主片工

作在特殊全嵌套方式下。同一从片的 8个优先级不同的中断源对主片来说级别相同。这时主片能响应本片高级中断，也能响应与正在处理的中断源处于同一从片的高级中断。对主片来讲能响应同级中断。

• (3) 、优先级自动循环方式• 多个中断源优先级相同时，设置 OCW2 为循

环优先级方式。默认 IR0—IR7 。一个中断请求被响应后，其优先级自动降为最低。设 IR4 请求中断， CPU 响应后，优先级顺序自动变为 IR5 、 IR6 、 IR7 、 IR0 、 IR1 、 IR2 、IR3 、 IR4 。

• (4) 、优先级特殊循环方式• 用 OCW2 设置最低优先级中断源，如设 R4

最低，则优先级顺序为 IR5 、 IR6 、 IR7 、 IR0 、 IR1 、 IR2 、 IR3 、 IR4 。

2 、中断源的屏蔽方式• (1) 、普通屏蔽方式：• 中断请求输入受屏蔽寄存器的控制，相应位

置“ 1” ，屏蔽该级中断请求。通过设置 IMR （操作命令字 OCW1 ）屏蔽或开放中断。

• (2) 、特殊屏蔽方式：• 设置 OCW1 使屏蔽寄存器中的某一位置 1 ，

屏蔽本级中断，同时使中断服务寄存器 ISR中的相应位复位，屏蔽本级中断，开放低级中断。

3 、结束中断处理的方式• (1) 、中断自动结束方式• 用于单片 8259A场合。这种方式下，

系统响应中断， CPU 发第二个 INTA* 脉冲时，清除中断服务寄存器 ISR 中相应位。虽然系统正在进行中断处理，但对 8259A 来讲就象中断处理已经结束。这样，可响应任何级别的中断请求。

• (2) 、一般的中断结束方式（ EOI ）• 用于全嵌套情况下，在程序中向 8259A偶端口地址输出一个操作命令，使 OCW2 中的 R ， SL ， EOI=0 ， 0 ， 1 ； ISR 中优先级最高的位复位，接束中断。

• (3) 、特殊的中断结束方式• 特殊全嵌套模式下，在程序中向 8259A偶端口地址输出一个操作命令，使 OCW2 中的 R ， SL ， EOI=0 ， 1 ， 1 ，用 L3L2L1指出 ISR 中要复位的位； ISRL3L2L1复位，接束当前中断。

4 、系统总线的连接方式• (1) 、缓冲方式• 多片 8259A 级连系统中， 8259A 通过总线驱

动器接系统数据总线， SP*/EN*端接总线驱动器允许端。输出状态字或中断类型码的同时使 SP*/EN*=0实现对总线的驱动。

• (2) 、非缓冲方式• 单片或多片 8259A 级联时， D7-D0直接接系

统数据总线。这时 SP*/EN* 为输入，单片时， SP*/EN*=1 ；多片时，主片 SP*/EN*=1 ，从片 SP*/EN*=0

5 、引入中断请求的方式• (1) 、边沿触发方式• 通过初始化命令字 ICW1 设置，在输入端

出现的上升沿作为中断请求信号。• (2) 、电平触发方式• 通过初始化命令字 ICW1 设置， 中断请求输入端出现的高电平作为中断请求信号，这种方式下，中断响应后必须马上撤除，以免引起第二次中断。

(3) 、中断查询方式• （ a ）查询工作过程• 系统先关中断，用 OUT 指令将操作命令字 OCW3 中的 P 位置 1 ，发送到 8259A的偶地址端口，如果有中断请求， ISRi=1 。接着用 IN 指令从偶地址端口读取 8259A的查询字。 CPU 从 ISR 中读取优先级，判断执行哪个服务程序。

• （ b ）查询字格式• D7 。 。 。 D3 D2 D1 D0• I X X X X W2 W1 W0• 注： I=1 有中断请求； W2W1W0 为最高优先级中断号。

• （ c ）读 8259A 的状态• 当 OCW3 中 P=0 时，通过 RR 、 RIS

的状态构成对 IRR 、 ISR 的读出命令。 RR 、 RIS=10 时，读 IRR 的状态。 RR 、 RIS=11 时，读 ISR 的状态。

• IMR 的状态可用 IN 指令从奇地址读取。

• 七、 8259A 的编程• 1 、 8259A 的端口地址• 由 8259A 的结构可知：寻址 8259A 内部寄

存器组的信号包括： CS* 、 A0 、 RD* 、WR* ； CS* 是片选信号，低电平时，芯片工作。

• A0 ：寻址 8259A 芯片中不同的寄存器组，8259A芯片占用系统的两个端口地址，偶地址和奇地址，规定偶地址小于奇地址。

• 8259A 内部寄存器的区别，采用特征位和操作顺序方法。

2 、 8259A 的初始化编程• 初始化编程

8259A 开始工作前，必须写入初始化命令字 ICW

• 操作命令字工作期间要改变 8259A 的中断控制方

式，可写入操作命令字 OCW

1 、初始化命令字 ICW• 初始化命令字 ICW ，有 4 个• 在 8259A 开始工作前写入• 必须按照 ICW1 ～ ICW4顺序写入• ICW1 和 ICW2 必须写• ICW3 和 ICW4 由工作方式决定

D7 D6 D5 D4 D3 D2 D1 D0

× × × 1 LTIM × SNGL IC4

• ICW1 ：写入偶地址端口• D0 （ IC4 ）： D0=1 设置 ICW4 ， D

0=0 不设置 ICW4 。• D1(SNGL) ： =1 单片； =0 多片级连。• D2 （ ADI ）： 8088/8086 系统不用。• D3 （ LTIM ）： =1 电平触发； =0 上升沿触发。

• D4=1 是 ICW1 的特征位。• D5-D7 ： 8088/8086 系统不用。

ICW2 ：写入奇地址端口D7—D3 ：中断类型码的高 5 位， D2—D0由 IRi决定 (000—IR0 - - -111—IR7) 。 例：若 ICW2 ＝ 45H ，则 8 级中断源的中断类型码： IR0 为 40H ，…， IR7 为47H

T7 T6 T5 T4 T3 × × ×

D7 D6 D5 D4 D3 D2 D1 D0

ICW3 ：级连命令字• 主 8259A ： Si ＝ 1 对应 IRi 接有从片• 从 8259A ： ID2 ～ ID0 为该片的识别

码例：主 ICW3 ＝ 11100010 ，说明 IR7 、 IR6 、 IR5 、 IR1 上接有从片；若从片的 INT 接在主片的 IR1 引脚上，其 ICW3 ＝ 00000001

D7 D6 D5 D4 D3 D2 D1 D0

S7 S6 S5 S4 S3 S2/

ID2

S1/

ID1

S0/

ID0

ICW4 ： D7~D5=000 是 ICW4 的特征• SFNM—— 嵌套方式： （＝ 1 ）特殊全嵌套

方式， （＝ 0 ）全嵌套方式• BUF—— 数据线的连接方式：缓冲方式（＝

1 ）；非缓冲方式（＝ 0 ） • M/S—— 主片 / 从片选择：主片（ M/S=1 ）；

从片（ M/S=0 ）• AEOI— 中断结束方式：自动中断结束（＝

1 ）；非自动中断结束（＝ 0 ）• μPM —16 位 8086 （ PM ＝ 1 ）D7 D6 D5 D4 D3 D2 D1 D00 00 SFNM BUF M/S AEOI μPM

• 例：单片 8259A ， 8088 模式，采用缓冲方式连接，优先级设置为全嵌套中断方式，端口地址为 20H ， 21H 。中断类型码： 08H

• MOV AL ， 13H ；边沿触发，单片，需 ICW4• OUT 20H ， AL• MOV AL ， 08H ；中断向量为 00001***• OUT 21H ， AL• MOV AL ， 09H ； 8088 模式，缓冲，全嵌套• OUT 21H ， AL

2 、 操作命令字 OCW• 8259A 工作期间，可随时接受操作命

令字 OCW ： OCW1 ～ OCW3

• OCW1 ：写入奇地址端口，是中断屏蔽命令字，通过编程对中断源进行屏蔽或开放

• Di ＝ 1 禁止 IRi 中断； 0 允许 IRi 中断。

• D7 D6 D5 D4 D3 D2 D1 D0

• M7 M6 M5 M4 M3 M2 M1 M0

• OCW2 ：写入偶地址端口， D4D3=00 是特征位，用于设置中断优先级循环方式和中断结束方式。

• R （ =1 ）优先级采用循环方式；（ =0 ）为非循环方式

• SL （ =1 ）用 L2 、 L1 、 L0 指明中断源；• EOI 指示OCW2 是否作为中断结束命令。

R 、 SL 、 EOI• 0 、 0 、 0 ：清除自动 EOI循环优先级命令；• 1 、 0 、 0 ：设置自动 EOI循环命令；• 0 、 0 、 1 ：普通的 EOI命令。完全嵌套方式下，

中断服务程序结束时，用命令设置 EOI=1 结束中断程序返回断点；

• 0 、 1 、 1 ：特殊 EOI ，非完全嵌套方式下，用L2 、 L1 、 L0 指出 ISR 寄存器中需要被清除的位；

• 1 、 0 、 1 ：自动循环的 EOI ，使当前中断处理程序的 ISR 清零，优先级次序左移一位；

• 1 、 1 、 1 ：设置特殊循环方式，清除当前中断的对应位 ISR ；用 L2 、 L1 、 L0 指出哪一个中断源的中断优先级降为最低；

• 1 、 1 、 0 ：设置优先级，用 L2 、 L1 、 L0 指出中断优先级最低的中断源。

• (3) 、 OCW3 ：写入偶地址端口• D4D3=01 是特征位D7 D6 D5 D4 D3 D2 D1 D0

0 ESMM SMM 0 1 P RR RIS• D6D5= （ 11 ）置特殊屏蔽模式；（ =01 ）撤消特殊屏蔽模式； D6=0 ， D5 无意义。

• D2 ：查询方式位（ P ）， =1 ，设置为查询方式。• P=0 与 D1 （ RR ）、 D0 （ RIS ）组合构成对内

部寄存器的读出命令• D2D1D0=010 ，读中断请求寄存器（ IRR ）。• D2D1D0=011 ，读取中断服务寄存器（ ISR ）。

八、 8259A 的级联

• 主片的 3 条级联线与各从片的同名级联线引脚对接，主片为输出，从片为输入。主片向从片发优先级别最高的中断请求的从片代码，从片用该代码与本片的代码进行比较，符合则将本片 ICW2 中设定中断类型码，送数据总线。

• sp*/en*主片的接 +5v ，从片的接地。• 级连系统中的所有 8259A都必须进行各自独立的编程，作为主片的 8259A 必须设置为特殊的全嵌套方式，以避免同一从片中，优先级较高的中断请求被屏蔽。

九、 8259A 的应用举例

• 例 1 、 IBMPC 机中，单片 8259A 。在 I/O 地址中，分配给 8259A 的端口地址为 20H 和 21H ，要求初始化为：边沿触发、缓冲连接、中断结束采用EOI命令、中断优先级采用完全嵌套方式， 8 级中断源的中断类型分别为 08H—0FH

• 初始化程序为：• MOV DX ， 20H• MOV AL ， 00010011B• OUT DX ， AL ；写入 ICW1• MOV DX ， 21H• MOV AL ， 08H• OUT DX ， AL ；写入 ICW2• MOV AL ， 00001101B• OUT DX ， AL ；写入 ICW4• XOR AL ， AL• OUT DX ， AL ；写入 OCW1• 。。。。。。• STI• 。。。。。。

• 例 3 、读 8259A 相关寄存器的内容。• 设 8259A 的端口地址为 20H 、 21H ，读 IR

R 、 ISR 、 IMR 寄存器的内容，并相继保存在数据段 2000H 开始的内存单元中；若该 8259A 为主片，请用查询方式，查询哪个从片有中断请求。

• 解： MOV AL,xxx01010B ；设置 OCW3,读取 IRR 的内容

• OUT 20H,AL

• IN AL,20H ；读入并保存 IRR 的内容

• MOV (2000H),AL

• MOV AL,xxx01011B ；置 OCW3 读取 ISR 的内容

• OUT 20H,AL• IN AL,20H ；读入并保存 ISR 的内容• MOV (2001H),AL• IN AL,21H 读入并保存 IMR 的内容• MOV (2002H),AL• MOV AL,xxx0110xB ；置 OCW3 ，查询是否有

中断请求• OUT 20H ， AL• IN AL,20H 读相应状态，判断最高位是否为 1• TEST AL,80H • JZ DONE• AND AL,07H 判断中断源的编码• …………• DONE:HLT

• 习题：• 1 、 8259A芯片是如何实现对 8 级中断进行管理的？又是如何级联实现对 64 级中断管理的？

• 2 、不需要 ICW4 ，单片以及边缘触发， 8259AICW1 的值为多少？ 要求产生的中断类型码在 70H~77H之间， ICW2 的值是多少？

• 3 、某系统有五个中断源，分别从 8259A 的 IR0~IR4 以边沿触发方式引入，中断类型码分别为 48H~4CH ，允许以全嵌套方式工作，编写相应的初始化程序。