Embed Size (px)
DESCRIPTION
回顾. 第五章 ARM 及 Xscale 体系结构. 5.1 RISC 与 CISC 5.2 处理器总线结构与 ARM 总线 5.3 ARM 处理器的存储器层次 5.4 ARM 的 I/O 与中断处理 5.5 ARM 处理器的寄存器组织 5.6 ARM 处理器 CPU 组织结构 5.7 基于 JTAG 的 ARM 调试系统 5.8 ARM 系列综述. 5.7 基于 JTAG 的 ARM 调试系统. JTAG 标准 ARM 的 JTAG 调试结构. 1. 传统调试工具遇到的挑战. SOC 高度集成，很多动作无法在外部管脚体现 - PowerPoint PPT Presentation
Citation preview
回顾
第五章 ARM 及 Xscale 体系结构 5.1 RISC 与 CISC 5.2 处理器总线结构与 ARM 总线 5.3 ARM 处理器的存储器层次 5.4 ARM 的 I/O 与中断处理 5.5 ARM 处理器的寄存器组织 5.6 ARM 处理器 CPU 组织结构 5.7 基于JTAG的ARM调试系统
5.8 ARM 系列综述
5.7 基于 JTAG 的 ARM 调试系统
JTAG 标准ARM 的 JTAG 调试结构
1. 传统调试工具遇到的挑战
SOC 高度集成，很多动作无法在外部管脚体现 深度嵌入，软件越来越复杂 无法实时跟踪、硬件断点无法设置
片上调试技术的代表 -----JTAG 调试接口
2. JTAG 边界扫描测试接口
IEEE1149 标准，由联合测试活动组（ Joint Test Action Group ）开发的针对 PCB 标准测试访问接口和边界扫描结构的标准。
该标准被扩展到了面向用户对芯片上 电路进行测试的接口，因此在 VLSI 测试中有所应用。
边界扫描： 应用处理器上的 JTAG 接口提供驱动与采样设备外部管脚的
方法，并且 JTAG 驱动与处理器核状态无关。
3. JTAG 边界扫描测试接口结构
JTAG 接口标准描述了 5 引脚串行协议，用于数字电路引脚信号电平访问和控制；
JTAG 结构在系统中的链接。
4. JTAG 接口结构说明
TAP （测试访问端口）管脚 五个输入输出管脚
TAP 控制器 用一个同步状态机来控制和访问嵌入在 ARM 处理器核内部的测试功
能电路； 同步状态机实现 IEEE 1149.1 规定的测试逻辑电路的工作时序。
指令寄存器 串行移位寄存器，通过串行输入执行各种操作的指令。
测试数据寄存器组 一组串行移位寄存器，操作指令被串行装入由当前指令所选择的数
据寄存器。
5. Embedded-ICE 模块 该模块用来监控指令存储器接口和数据存储接口
包含 2 个硬件断点 / 观察点单元寄存器和控制状态寄存器。 模块结构
Embedded-ICE 逻辑中的寄存器地址为 5 位，通过扫描链 2 实现对其读写。 当观察点寄存器值与地址、数据和控制信号匹时，观察点寄存器能终止 AR
M 处理器的运行。 观察点单元
由数据、指令和控制寄存器组 组成； 每组包含一个数据寄存器和一个屏蔽寄存器。 可允许 / 禁止断点、设置数据 / 指令断点
配置观察点地址寄存器，当运行程序的指令 / 数据地址与其匹配时，停止程序的运行，进入调试；
配置观察点数据寄存器，当运行程序数据 / 指令的值与其匹配时，停止程序的运行，进入调试；
6. ARM 内核调试通道
包含有 Embedded ICE 模块的基于 ARM 的 SOC 芯片通过 JTAG 调试端口与宿主ＰＣ相连。通过配置，支持正常的断点、观察点以及处理器和系统状态访问，完成调试。
为实时跟踪代码运行过程， ARM 提供跟踪宏单元 ETM （ Embedded Trace Microcell），通过嵌入式实时跟踪系统，实时观察其操作过程，对应用程序调试更全面、客观。
Embedded ICE 和 ETM 构成 ARM完整的调试、实时跟踪方案，有效降低了开发成本。
7. ARM 实时调试系统组织
ARM核
嵌入式跟踪宏单元
EmbeddedICEJTAG TAPJTAG 端口
Embedded控制器
跟踪端口分析器
跟踪 端口
SOC
主控系统 数据数据
地址地址
控制控制
8. ARM 调试系统特点
Embedded ICE 模块通过 JTAG 端口和协议转换器与宿主机连接，可以小的硬件代价得到完全的源代码级调试功能。
ETM 对实时操作进行调试。在运行时， ETM产生对处理器地址、数据及控制总线的跟踪，来获得 CPU的全速操作情况。
实时调试将产生大量信息， ETM 用数据压缩技术将 Trace 信息压缩，然后送到片外。
9. ARM 处理器状态间转换
状态转换的硬件支持 工作时钟或存储器时钟MCLK/GCLK； TCK 产生的调试时钟DCLK； Embedded-ICE 中的调试状态寄存器；
判断系统状态 Embedded-ICE或外部调试逻辑发出调试中断请求DBGACK是，系统将停止程序正常运行，将时钟切换到调试时钟，进入调试状态。
扫描链的第 33 位置高，其后指令以系统速度运行。将 RESTART 指令装入 TAP 控制器，当 TAP 进入 Run-Test/Idle 状态时， ARM自动返回到存储器时钟，以系统速度执行指令。
10. ARM 的 JTAG仿真器
即 ARM 的基于 JTAG 接口的 OCD，是通过 ARM 芯片的 JTAG边界扫描口进行调试的设备。
通过 JTAG 口与 ARM 的 CPU进行通信，不使用片上资源，不占用目标系统的 I/O 端口。仿真更加接近于目标硬件。
可通过并口、串口、 USB 口等于宿主 PC 通信。
JTAG仿真器的连接
LPC2210 芯片的 ARM 调试结构
5.8 ARM 系统综述
1. ARM 系列核命名规则
ARM7TDMI ARM7 — 32 位 ARM 体系结构 4T版本； T — Thumb 16 位压缩指令集； D — 支持片上 Debug，使处理器可停止以
相应调试请求； M — 增强型乘法器； I — EmbeddedICE 硬件，以支持断点和观察
点
2. ARM CPU发展路线图
3. Intel Xscale 处理器系列
3.1 第一代： StongARM 系列处理器
2001年 intel 公司的移动芯片产品 处理器主频从 100—206mhz 主要型号有： StrongARM SA110， SA-100 开创了高性 能移动芯片的先河 缺点：功耗过大，主频提升困难
3.2 第二代： Xscale 系列
四大分支领域： PXA
IXP
IOP
IXC
常见于 PDA 、智能手机使用
是设计成网络处理器的产品。主要应用在 VoIP 设备，网络交换机，路由器，WIFI 无线网
络产品中。
被设计来允许计算机和存储设备传输数据和提高设备性能的。时钟频率从 100 MHz到 800 MHz不 等。
IXC是低于 PXA 的一个档次，运行在266, 400, 533 MHz, 它也是设计为低电 耗， 533 MHz主频时功率是 2.4 W。芯片采用了 35 mm 的 PBGA封
装。
八种系列处理器：IXP420, IXP421, IXP422, IXP423, IXP425, IXP455, IXP460, 和 IXP4
65.
IOP 7 个型号 : IOP303, IOP310, IOP321, IOP331, IOP332, IOP333 。
3.3 Intel PXA 系列 PXA210 ：
是 Intel的入门级准 XScale ，目标是移动电话应用 频率达到了 133 MHz 和 200 MHz。 在 2002年就迅速被 PXA250 取 代
PXA25x ：包括 PXA250和 PXA255 Intel正式第一代 XScale 处理器； 有三种主频选 择： 200 MHz、 300 MHz和 400 MHz 2003年，版本为 C0的 PXA250 更名为 PXA255 。主要不同是双总线使数据传输更快，低电 压（ 1.3 V 400 MHz）和回写数据缓存功能。
3.4 Intel PXA 系列 （ 2 ） PXA26x ：
时钟主频与上一代 PXA25x一样， 但 PXA260采用了 TPBGA封装，这种封装比 PXA25x的 PBGA 封装小了 53%。给低电耗、小空间的智能电话和 PDA消费群带来了较理想的解决方案。
PXA261 ， PXA262 ， PXA263 在 TPBGA封装技术的同时又在 CPU中集成了 Flash 闪存 ： PXA261 集成了 16 M 的 16 位闪存 PXA262 集成了 32 M 的 16 位闪存 PXA263 集成了 32 M 的 32 位闪存。
3.5 Intel PXA 系列 （ 3 ） PXA27x ： PXA270/PXA271/PXA272
XScale家族的高端处理器 采用 0.18制造工艺，融入 SpeedStep 的 CPU动态调节省
电技术，加入对无线MMX技术支持，内部也使用了 256K SRAM 减少电耗和延迟。主频最高将能达到 1G
PXA270/PXA271/PXA272 区别： PXA270可以运行在 312 MHz, 416 MHz, 520 MHz 和 624 MHz，没有包含闪存。
PXA271 可以运行在 312 MHz， 416 MHz，并且包含有 32M的 16 位 Flash闪存和 32M 的 16 位 SDRAM 内存。
PXA272 可以运行在 312 MHz, 416 MHz 或 520 MHz ，并且包含有 64M 的 32 位 Flash闪存。
3.6 Intel PXA 系列 （ 4 ） 2006年 11月， Marvell 公司推出基于第三代 Intel XS
cale 技术的应用处理器， “ PXA3xx”系列。 PXA3xx ：
高端 PXA320(代号 Monahans-P)，频率 806MHz，二级缓存 256KB ， 32 位 DDR 接口， 09年相关产品问世；
PXA300/PXA310 频率都是 624MHz，兼容 PXA320； 均支持智能电源管理技术Wireless Intel SpeedStep ； MusicMax技术可以保障MP3 联系播放时间长达 30 小时； VideoMax技术则可以 30FPS 的帧率流畅传输或播放D1分辨率的 H.264视 频。
PXA3xx 还支持数码摄像头，最高像素 500 万，并有图像稳定器等高级特性。
4. ARM 系列核概述CPU 核 应用 CPU 组织 存储器组织 总线组织 实现工艺
ARM7TDMI ARM710TARM720TARM740T
1. 3 级指令流水2. 冯 - 诺曼结构（统一 Cac
he ）3. 支持 16 位 Thumb 指令集4. 主频能达 130MIPS 性能
1. 8K 统一 Cache ；2. 4 路组关联；3. 随机替换算法；4. 写直达策略5. MMU 协处理器（ 710T/720T ）6. 存储保护单元（ 740T ）7. 写缓冲器
AMBA 总线接口
提供：0.25 ， 0.18
， 0.13的生产工艺
ARM9TDMI（相同工艺
下，性能为 ARM7TDMI 大约2 倍）
ARM920TARM922TARM940T
1. 5 级指令流水2. Harvard 结构（分离 Cache
）3. 支持 16 位 Thumb 指令集4. 主频能达 300MIPS 性能5. 提供协处理器接口，可支
持片上浮点协处理器、DSP 处理器等硬件加速；
对于 920T/922T ：1. 16KB 指令和数据 Cache ， 64 路组联
分段式 CAM-RAM ；（ 920T/922T ）
2. 4KB 指令和数据 Cache ，全相关 CAM-RAM （ 940T ）
3. 伪随机或循环替换策略；4. MMU+ 写缓冲（ 920T ）5. 存储保护单元 + 写缓冲；（ 940T ）
AMBA 总线接口
提供：0.18 ， 0.15
， 0.13的生产工艺
ARM10TDMI
（相同工艺下，性能为 ARM9TDMI 大约2 倍）
ARM1020EARM1022EARM1026EJ
-S
1. 6 级指令流水2. Harvard 结构（分离 Cache
）3. 支持 16 位 Thumb 指令集4. 主频能达 400MIPS 性能5. 支持 DSP 指令集（ VFP1
0 浮点协处理器）6. 并行 Load/Store 部件
1. 32K 数据和指令 Cache ，均为 64 路相联段式 CAM-RAM 结构；
2. Cache 的数据总线 64 位；3. 数据 Cache 采用写回策略；指令 Cac
he 只读。4. 8+4 片写缓冲器；5. MMU ；
AMBA AHB总线接口兼容
提供：0.18 ， 0.15
， 0.13的生产工艺
3. ARM 系列核概述 （续）
CPU核 应用 CPU组织 存储器组织 总线组织 实现工艺
StrongARM
SA-110 1. 5 级指令流水2. Harvard 结构（分离 Cache ）3. 主频在 160~200M 时，性能达 200~250MIPS ；4. 低功耗， 0.5~1W ， 1.65~2V 工作电压下；
1. 16K 数据和指令 Cache ，均为 32 路相联段式 CAM-RAM 结构；2. 数据 Cache 采用写回策略；指令 Cache 只读。3. 写缓冲器；4. MMU ；
Intel IX- BUS 总线接口
提供：0.35 ， 0.28 生产工艺
XScale
（相同工艺下，性能为 StrongARM 大约 2 倍）
Intel PX250/260系列
1. 7 级指令流水2. Harvard 结构（分离 Cache ）3. 动态电源管理，主频可达 1G ；4. 性能最高能达 1200MIPS；5. 低功耗， 1.6W （最高性能下）6. 增加 MAC 和 DSP 协处理器 CP0 ，提高对多媒体支持。
1. 数据和指令 Cache增加到 32K
Intel IX-BUS 总线
提供：0.18 ， 0.13 生产工艺
小 结
TAP （测试访问端口）管脚
信号名称 管脚名 管脚类型 功能定义测试时钟 TCK 输入 测试时钟。控制 TDI/TDO 串行移入 / 移
出数据或指令；为 TAP 状态机提供时钟。测试模式
选择TMS 输入 控制测试接口状态机的操作
测试数据输入
TDI 输入 测试输入。其串行输入数据送至边界扫描寄存器或指令寄存器。
测试数据输出
TDO 输出 把从边界扫描链采样的数据传送至串行测试电路中的下一个芯片。
异步复位 nTRST 输入 测试复位输入信号：测试接口初始化
TAP 控制器的 16 状态的有限状态机
指令寄存器
寄存器中的指令码选择专用的测试操作。 指令寄存器是一个 5 位串行移位寄存器。当 TAP 控制器处于 Shift_IR 态时，数据通过 TDI 管脚串行的调入 IR 。 TCK的上升沿控制。
IR 的最高有效位连接到 TDI ；最低有效位连接到 TDO 。 在 TCK的上升沿， TDI 被移位到 IR 中。
边界扫描指令集 3 个 Public 指令 3 个可选 Pubilc 指令 4 个用户自定义指令 14 个 Private 指令
边界扫描指令集
测试数据寄存器组
边界扫描寄存器 截取 ARM 核与芯片引脚之间所有信号，组成专用寄存器位。
旁路寄存器 1 位移位寄存器，用一个
时钟延迟把 TDI 连到 TDO ，使测试者在同一电路板测试循环黑访问其它器件；
设备 ID寄存器 读出芯片固化的 ID号
专用数据寄存器 用于指令缓冲区初始化及
软件调试。
3. 1 JTAG 接口在系统中的连接结构
