38
Великі інтегральні схеми памяті Методичні вказівки для студентів Інституту заочного та дистанційного навчання спеціальності 7.091501 «Компютерні системи та мережі»

Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

  • Upload
    others

  • View
    8

  • Download
    0

Embed Size (px)

Citation preview

Page 1: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Великі інтегральні схеми пам’яті

Методичні вказівки для студентів

Інституту заочного та дистанційного навчання спеціальності 7.091501

«Комп’ютерні системи та мережі»

Page 2: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

ЗМІСТ Загальні положення………………………………………………………… 3 1. Оперативні запам’ятовувальні пристрої (ОЗП)……………………....... 4 1.1. Серія К132 (РУ10А, РУ101А, РУ3, РУ6)……...………........................ 4 1.2. Серія К134 (РУ6) ……...……….............................................................. 6 1.3. Серія К1809 (РУ1) ……...………............................................................ 7 1.4. Серія К537 (РУ1, РУ2, РУ3, РУ4, РУ8, РУ10, РУ17)........................... 8 1.5. Серія К541 (РУ2, РУ31, РУ34) ……...………........................................ 12 1.6. Серія К565 (РУ2, РУ3, РУ5, РУ6, РУ7) ……...………......................... 14 1.7. Серія К6500 (РУ1) ……...………........................................................... 18 2. Постійні запам’ятовувальні пристрої (ПЗП) ……...……….................... 19 2.1. Масковані ПЗП……...……….................................................................. 19 2.1.1. Серія КР1656 (РЕ1) ……...………....................................................... 19 2.1.2. Серія КР555 (РЕ4) ……...………......................................................... 19 2.1.3. Серія КР568 (РЕ1, РЕ2) ……...………................................................ 20 2.1.4. Серія КР588 (РЕ1) ……...………......................................................... 21 2.1.5. Серія КР596 (РЕ1) ……...………......................................................... 21 2.2. Програмовані ПЗП 22 2.2.1. Серія КР556 (РТ1, РТ2, РТ4А, РТ5, РТ12, РТ14, РТ16, РТ17, РТ18) ……...………........................................................................................

22

2.3. Репрограмовані ПЗП (РЕПЗП) ……...………........................................ 27 2.3.1. РЕПЗП з електричним стиранням……...………................................ 27 2.3.1.1. Серія К1601 (РР1) ……...………...................................................... 27 2.3.1.2. Серія К1609 (РР1, РР2А) ………...................................................... 28 2.3.1.3. Серія КМ558 (РР3) ………................................................................ 30 2.3.2. РЕПЗП з стиранням ультрафіолетовим промінням………............... 31 2.3.2.1. Серія КС1626 (РФ1А) 31 2.3.2.2. Серія К573 (РФ1, РФ13, РФ22, РФ3 (РФ31...РФ34), РФ4, РФ6, РФ8) ………...................................................................................................

32

Список літератури……….............................................................................. 37

Page 3: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

ЗАГАЛЬНІ ПОЛОЖЕННЯ Запам’ятовувальні пристрої (ЗП) у складі ЦЕОМ використовуються для збереження кодів команд та даних. Умовні позначення інтегральних мікросхем (ІМС) ЗП відповідають їхній функціональній класифікації і поясняються так [1] – [3]:

Класифікаційний код ІМС ЗП КЕ Х ХХХХ ХХ Х Х

Можуть бути Типономинал ІМС відсутні: К – загальне призначення, Е – експортне виконання. Корпус Б – корпус відсутній, М – металокерамічний з двума рядами виводів (DIP), Р – пластмасовий DIP, Н – керамічний, Символ відсутній – корпус з планорним розташуванням виводів. Номер серії мікросхеми може бути: 100...899 або 1000...8999. Перший знак: 1, 5, 6, 7 – напівпровідникові ІМС; 2, 4, 8 – гібридні ІМС; 3 – інші (п’єзокерамічні, вакуумні та ін.)

Приклад. КР565РУ7А: К − ІМС загального призначення; Р − корпус

пластмасовий; 5 − напівпровідниковий; 65 − серія, РУ− оперативний ЗП, 7 − розробка, А − типономінал.

Корпуси ІМС ЗП та їх розміри наведені в [1].

А...Я – ставиться відповідно до розбра- ковки ІМС при вироб- ництві за електричними параметрами. Номер розробки 1...999 (умовно)

Функціональне призначення РУ – оперативний ЗП, РМ – матриці оперативних ЗП, РЕ – постійний ЗП (маскований), РТ – постійний програмований один раз ЗП, РР – постійний ЗП з електричним стиранням , РФ – постійний ЗП із стиранням ультрафіолетовим світлом, РА – асоціативний ЗП, РП – усі інші ЗП.

Page 4: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

1. ОПЕРАТИВНІ ЗАПАМ’ЯТОВУВАЛЬНІ ПРИСТРОЇ (ОЗП) 1.1. Серія К132

КM132РУ10A, КM132РУ101A − статичні ОЗП , n-МОН технологія (рис.

1.1). Напруга живлення.........................................………..........5В±10% Споживана потужність:

у режимі звернення..........................………..........460 мВт у режимі зберігання...............................................165 мВт Класифікаційні параметри мікросхем КМ132РУ10

Тип

мікросхеми Організація Час вибірки адреси, нс

Час циклу запису

(читання), нс

Використані розряди

КМ132РУ10А КМ132РУ101А

64К*1 32К*1

59 59

75 75

Усі Крім A15=L

Таблиця істинності КM132РУ10А(10Б), KM132РУ101А(101Б)

__ CS

___ WR/ RD

A0…A15

DI

DO

Режим роботи

H L L L

X L L H

X A A A

X L H X

Z Z Z ПК

Зберігання Запис “0” Запис “1” Читання

Тут і далі вживані такі скорочення та позначення:

____CS – вибір

мікросхеми; ____WR / RD – запис/читання; Н – високий рівень; L – низький рівень;

Z – вихідний опір ІМС, що знаходиться в третьому стані; DI – вхідні дані; DO – вихідні дані; UCC – напруга живлення; GND – загальний; UPR –напруга програмування; ПК – прямий код; А – адреса; BY – ознака байта; BS – вивід підложки; X – довільний рівень сигналу; – вихід з трьома станами; – вихід з відкритим колектором; – вихід з відкритим емітером; AN – сигнал відповіді; С – тактовий сигнал;

______RAS – строб адреси рядка;

______CAS – стоб

адреси стовпця; PR – сигнал програмування; ____ER – сигнал стирання;

____EN –

включення виходу. К132РУ3 − статичний ОЗП, n-МОН технологія (рис.1.2). Організація....................................................................1К*1 Напруга живлення...................................................5В±10% Споживана потужність:

К132РУ3А...................................................660 мВт К132РУ3Б....................................................550 мВт

Час вибірки адреси: К132РУ3А........................................................75 нс К132РУ3Б.......................................................125 нс

Page 5: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Таблиця істинності К132РУ3А, К132РУ3Б

__ CS

____ WR/ RD

A0…A9

DI

DO

Режим роботи

1 0 0 0

X 0 0 1

X A A A

X 0 1 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

КР132РУ6А, КР132РУ6Б − статичні ОЗП, n-МОП (рис.1.3). Організація..................................................................16К*1 Напруга живлення..................................................5В±10% Споживана потужність:

у режимі звернення....................................440 мВт у режимі зберігання...................................140 мВт

Час вибірки адреси: КР132РУ6А......................................................45 нс КР132РУ6Б.......................................................70 нс

Час циклу запису (читання): КР132РУ6А......................................................75 нс КР132РУ6Б.....................................................120 нс

Таблиця істинності КР132РУ6А, КР132РУ6Б

__ CS

____ WR/ RD

A0…A9

DI

DO

Режим роботи

1 0 0 0

X 0 0 1

X A A A

X 0 1 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

Рис. 1.1

Рис. 1.2

A0123456789

DI__CS__W/ R

__\ /

DO

UccGND

234569

10111213

15

1

14

7

168

RAM

К132РУ3

A0123456789101112131415DI__CS____W/ R

__\ /

DO

UccGND

1212

203

1945678

141516171813

12

10

9

2211

RAM

К132РУ10

Page 6: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

1.2. Серія К134 К134РУ6 − статичний ОЗП на основі інжекційних елементів (рис.1.4). Організація.............................………………………………1К*1 Напруга живлення............................……..……….........5В±10% Споживана потужність:

у режимі звернення..........…………...................600 мВт у режимі зберігання..............................………..300 мВт

Час вибірки адреси..................………………………......700 нс

Таблиця істинності К134РУ6

__ CS

___ WR/ RD

A0…A9

DI

DO

Режим роботи

1 0 0 0

X 0 0 1

X A A A

X 0 1 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

Рис. 1.3

Рис. 1.4

A012345678910111213DI__CS__W / R

_ _\ /

DO

UccGND

1718191234567

1314151612

11

9

8

2010

RAM

К1 32РУ 6

A0123456789

DI__CS__W/ R

DO

UccGND

23456

101112139

15

1

14

7

168

RAM

К134РУ6

Page 7: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

1.3. Серія К1809

К1809РУ1 − статичний ОЗП , n-МОН (рис.1.5). Організація...........……........................……...............1К*16 Час вибірки тактового сигналу............…….............325 нс Час циклу ..........................................………………880 нс Напруга живлення..........................……..........Ucc=5В±5% Споживана потужність............……………...........630 мВт ІМС К1809РУ1 може працювати у режимах запису (слова чи байта),

читання і зберігання . На вхід ІМС подається адреса А1-А15, яка складається з двох частин: адреси комірки

Таблиця істинності К1809РУ1

_ C

___ WR

__ RD

BY

AN

AD(0-15) Режим роботи 0 1-7 8-10 11-15

H X X X Z Z Z Z Z Зберігання

-\- H H L H H 1110000 L L Ввід службової адреси

L L H H L X X 101 Ac Запис коду мікросхеми Ас

-\- H H L H Ab A A Ac Ввід поточної адреси

L L H L L X X DI DI Запис верхнього байта Аb=H

L L H L L DI DI X X Запис нижнього байта Аb=L

L L H H L DI DI DI DI Запис слова (16 роз.)

L H L H L D0 D0 D0 D0 Читання; D0 у прямому коді

_ _ _W R

_ _R D

B Y

_C

Uc cGN D

_ _\ /

A D IO0123456789

1 01 11 21 31 41 5A N

2 3

1

2 2

3

1 22 4

1 61 51 41 3456789

1 01 11 71 81 92 02

R A M

К1 8 0 9РУ 1

А1-А10 та 5-розрядного номера мікросхеми (А11-А15). У момент запису розряд А0 вказує який байт (верхній чи нижній) потрібно записати. Прийом адреси у будь-якому режимі здійснюється за від'ємним фронтом тактового сигналу С при наявності сигналу вибірки, що генерується усередині мікросхеми при розпізнаванні номера мікросхеми (А11-А15). При цьому на виводі AN з'являється стан високого рівня.

Рис. 1.5

Page 8: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

1.4. Серія К537 К537РУ1А, К537РУ1Б, К537РУ1В − статичні ОЗП, КМОН технологія (рис. 1.6).

Організація............................................................................1К*1 Напруга живлення...........................................................5В±10% Споживана потужність у режимі зберігання.................0,5 мВт

Класифікаційні параметри К537РУ1А(1Б,1В) Тип мікросхеми Час вибірки адреси

нс, не більше Час циклу запису

(читання), нс, не більше К537РУ1А К537РУ1Б К537РУ1В

1100 1700 3400

1300 2000 4000

Таблиця істинності К537РУ1А(1Б,1В)

____CS /RDWR

____ A0…A9 DI DO Режим

роботи 0 1 1 1

X 1 1 0

X A A A

X 0 1 X

Z 1 0

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

КР537РУ2А, КР537РУ2Б − статичний ОЗП, КМОН технологія (рис. 1.7). Організація....................................................................4К*1 Напруга живлення..................................................5В±10% Споживана потужність у режимі звернення:..........28мВт

Класифікаційні параметри КР537РУ2А(2Б) Тип

мікросхеми Час вибірки адреси,

нс Споживана потужність в режимі зберігання, мВт

КР537РУ2А КР537РУ2Б

410 580

2,75 5,5

Таблиця істинності КР537РУ2А(2Б)

____CS /RDWR

____ A0…A11 DI DO Режим

роботи 1 0 0 0

X 0 0 1

X A A A

A 0 1 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

Рис. 1.6 Рис. 1.7

A0123456789

DI

CS _ _ _W R/ RD

_ _\ /

_ _DO

UccGND

1 81 91 01

1 21 11 31 456

2

6

3

4

75

RAM

К5 3 7РУ 1

A01234567891 01 1

DI_ _CS_ _ _W R/ RD

_ _\ /

DO

UccGND

1 51 61 7123456

1 41 31 2

1 1

1 0

8

7

1 89

RAM

К5 37РУ 2

Page 9: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

КР537РУ3А, КР537РУ3Б, КР537РУ3В − статичні ОЗП, КМОН технологія (рис. 1.8).

Організація.................……………………….......................4К*1 Напруга живлення..........……………………................5В±10% Споживана потужність у режимі звернення.…………110 мВт

Класифікаційні параметри КР537РУ3А(3Б,3В) Тип мікросхеми Час вибірки

адреси, нс Споживана потужність у режимі зберігання, мВт

КР537РУ3А КР537РУ3Б КР537РУ3В

320 320 320

0,055 1,1 1,1

Таблиця істинності КР537РУ3А(3Б,3В) ____CS /RDWR

____ A0…A11 DI DO Режим

роботи 1 0 0 0

X 0 0 1

X A A A

X 1 0 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

К537РУ4А,К537РУ4Б − статичні ОЗП , КМОН технологія (рис. 1.9). Організація.........................……………………........4К*1 Напруга живлення.......................………….........5В±10% Споживана потужність (при Ucc=5,5В) у режимі

зберігання..........................................................................0,550 мВт Класифікаційні параметри К537РУ4А(4В)

Тип мікросхеми

Час вибірки , нс

Час циклу, нс

Споживана потужність у режимі звернення, мВт

КР537РУ4А КР537РУ4В

290 570

420 700

55 83

Таблиця істинності К537РУ4А(4Б) ____CS /RDWR

____ A0…A11 DI DO Режим

роботи L H H H

X H H L

X A A A

X L H X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

Рис. 1.8 Рис. 1.9

A01234567891011

DI__CS___WR/ RD

__\ /

DO

UccGND

1516123456

12131417

11

10

8

7

189

RAM

К537РУ3

A01234567891011

DI

CS ___WR/ RD

__\ /

DO

UccGND

345678141617181315

11

2

12

10

91

RAM

К537РУ4

Page 10: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

КР537РУ8А,КР537РУ8Б − статичні ОЗП, КМОН (рис. 1.10). Організація.…......................................................................2К*8 Напруга живлення....................………………..……......5В±5% Споживана потужність у режимі звернення................160 мВт

Класифікаційні параметри КР537РУ8А(8Б) Тип мікросхеми Час вибірки,

нс Споживана потужність режимі зберігання, мВт

КР537РУ8А КР537РУ8Б

220 400

6 11

Таблиця істинності КР537РУ8А(8Б) _____CS1

_____CS2 /RDWR

______ A0-A10 DIO0-DIO7 Ржим роботи

M 0 0 0

M 0 0 0

X 0 0 1

X A A A

Z 0 1

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

КP537РУ10 − статичний асинхронний ОЗП , КМОН технологія (рис.1.11). Організація............................................................................2К*8 Час вибірки адреси............................................................220 нс Напруга живлення.............................................................5В±5% Споживана потужність:

у режимі звернення.......................................370 мВт у режимі зберігання:

при Ucc=5,25 В......................................5,25 мВт при Ucc=2 В.............................................0,6 мВт

Таблиця істинності КP537РУ10 _____CS1

_____CS2 /RDWR

______ A0-A10 DIO0-DIO7 Режим роботи

H L L L L

X X X L H

X L L H H

X A A A A

Z L H

Дані у ПК Z

Зберігання Зп. 0 Зп. 1 Читання Заборона виходу

Рис. 1.10

Рис. 1.11

КP537РУ17 − статичний асинхронний ОЗП, КМОН (рис. 1.12).

A01234567891 0

_ _CS 2_ _CS 1_ __W R/ RD

__\ /

DIO01234567

UccGND

87654321

2 32 21 9

1 8

2 0

2 1

910111314151617

2412

RAM

К5 3 7РУ 8

A012345678910__CS__ _W R/ RD__ _CEO

__\ /

DIO01234567

UccGND

1 92 22 312345678

1 8

2 1

2 0

910111314151617

2412

RAM

К537РУ 10

Page 11: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Організація....................................................................8К*8 Час вибірки адреси...................................................200 нс Напруга живлення..................................................5В±10% Споживана потужність:

у режимі звернення...................................470 мВт у режимі зберігання: при Ucc=5,5 В......................................22 мВт при Ucc=2 В.........................................11 мВт

Таблиця істинності КP537РУ17 ___ СS1

CS2

___ CEO

___ W/R A0-A12 DIO0-DIO7 Режим роботи

M L L L L

M H H H H

X X X L H

X L L H H

X A A A A

Z L H

Дані у ПК Z

Зберігання Зп. 0 Зп. 1 Читання

Заборон. виходу M − будь-яка комбінація рівнів чи сигналів, яка відрізняється від

_____CS1=L, CS2=H.

Рис. 1.12

A0123456789101112__CS1CS2___WR/ RD___CEO

__\ /

DIO01234567

UccGND

109876543

252421232

2026

27

22

1112131516171819

2814

RAM

К537РУ17

Page 12: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

1.5. Серія К541 К541РУ2, К541РУ2А, КР541РУ2, КР541РУ2А − статичні ОЗП (рис.

1.13). Оорганізація................................…............…...……….......1К*4 Напруга живлення......................……...………................5В±5% Споживана потужність...........……………...….............525 мВт Час вибірки адреси.......................……………...…..........100 нс

Таблиця істинності К541РУ2(2А), КР541РУ2(2А) __ CS

__ W/R A0…A9 DIO Режим

роботи 1 0 0 0

X 0 0 1

X A A A

Z 0 1

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

Рис. 1.13

К541РУ31 − статичний ОЗП (рис. 1.14). Організація.....................…………………….8К*1 Напруга живлення..........................…........5В±5% Споживана потужність..............…...........565 мВт Час вибірки адреси.........................………150 нс Використані адреси....…........всі,крім А12=лог.0

Таблиця істинності К541РУ31

__ CS

___ WR/ RD A0…A13 DI DO Режим

роботи 1 0 0 0

X 0 0 1

X A A A

X 0 1 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

К541РУ34 − статичний ОЗП (рис. 1.15). Організація...................………………….....................8К*1 Напруга живлення................………..……..............5В±5% Споживана потужність......…………..................565 мВт Час вибірки адреси..............…………………..........100 нс

A0123456789

__CS___WR/ RD

__\ /

DIO0

1

2

3

UccGND

5674321

171615

8

10

14

13

12

11

189

RAM

К541РУ2

Page 13: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Таблиця істинності К541РУ34

C ___ WR/ RD

A0…A13 DI DO

Режим роботи

1 0 0 0

X 0 0 1

X A A A

X 0 1 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

Рис. 1.14

Рис. 1.15

A012345678910111213

DI__CS___W R/ RD

__\ /

DO

UccGND

191817161513103456789

22

21

20

1

2412

RAM

К541РУ 31

A01234567891 01 11 21 3

D I_ _C S_ _ _W R / R D

_ _\ /

D O

UccGN D

1 61 51 41 31 21 192345678

1 8

1 8

1 9

1

2 41 2

R A M

К5 4 1РУ 34

Page 14: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

1.6. Серія К565 КР565РУ2А,КР565РУ2Б − статичні ОЗП, n-МОН технологія (рис. 1.16). Організація........................………………………….............1К*1 Напруга живлення..............………………….................5В±10% Споживана потужність...........….…...…….....................385 мВт Час вибірки адреси:

КР565РУ2А...........……….………….....................450 нс КР565РУ2Б.......................………….….................850 нс

Час циклу запису (чит): КР565РУ2А.....................……………....................450 нс КР565РУ2Б......................…………...…................850 нс

Таблиця істинності КР565РУ2А, КР565РУ2Б

__ CS

___ WR/ RD

A0…A9

DI

DO

Режим роботи

1 0 0 0

X 0 0 1

X A A A

X 0 1 X

Z Z Z

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

К565РУ3А...К565РУ3Г − динамічні ОЗП,n-МОН технологія (рис. 1.17). Організація.................………………………......................16К*1 Споживана потужність у режимі зберігання...................40 мВт

Таблиця істинності К565РУ3А...К565РУ3Г

____ RAS

___ CAS

__ W/R

A0-A6

DI

DO

Ржим роботи

1 1 0 0 0 0

1 0 1 0 0 0

X X X 0 0 1

X X A A A A

X X X 0 1 X

Z Z Z Z Z

Дані у ПК

Зберігання Зберігання Регенерація Зп. 0 Зп. 1 Читання

Класифікаційні параметри К565РУ3А...К565РУ3Г

Тип мікросхеми

Час вибірки відносно сигналу

RAS, нс, не більше

Час циклу запису (чит.) нс, не більше

Період регене- рації, мс, не більше

Напруга живлення

К565РУ3А К565РУ3Б

К565РУ3В К565РУ3Г

300 300

250 200

510 510

410 370

2 1 2 2

Ucc1=+12B±5% Ucc2=+5B±10% Ucc3=-5B±5% Ucc1=+12B±10% Ucc2=+5B±10% Ucc3=-5B±10%

Page 15: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

К565РУ5Б...К565РУ5Д, К565РУ5Д1...К565РУ5Д4 − динамічні ОЗП, n-МОН технологія (рис. 1.18).

Таблиця істинності К565РУ5Б...К565РУ5Д ____ RAS

___ CAS

__ W/R A DI DO Режим роботи

1 1 0 0 0 0

1 0 1 0 0 0

X X X 0 0 1

X X A A A A

X X X 0 1 X

Z Z Z Z Z

Дані у ПК

Зберігання Зберігання Регенерація Зп. 0 Зп. 1 Читання

Класифікаційні параметри К565РУ5Б...К565РУ5Д

Тип мікросхеми

Напруга живлення

Час вибірки відносно сигналу RAS, нс, не

більше Організація

К565РУ5Б К565РУ5В К565РУ5Г К565РУ5Д

+5В±10% +5В±10% +5В±5% +5В±5%

120 150 200 250

64К*1 64К*1 64К*1 64К*1

Інші параметри К565РУ5Б...К565РУ5Д

Тип

мікросхеми

Час циклу запису (чит.), нс

Період реге- нера- ції, мс

Споживана потужність мВт, не більш

Використані розряди

реж. зберіганання

реж. звертанання

К565РУ5Б К565РУ5В К565РУ5Г К565РУ5Д

230 280 360 460

2 2 2 1

22 22 32 21

250 195 185 160

Усі Усі Усі Усі

Рис. 1.16 Рис. 1.17

A0123456789

DI__CS___WR/ RD

__\ /

DO

UccGND

8456721

161514

11

13

3

12

109

RAM

К565РУ2

A0123456

DI___RAS___CAS___WR/ RD

__\ /

DO

Ucc1Ucc2Ucc3GND

57612111013

2

4

15

3

14

891

16

RAM

К565РУ3

Page 16: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

КР565РУ6Б....КР565РУ6Д − динамічні ОЗП, n-МОН технологія (рис. 1.19).

Організація.................................................................16К*1 Споживана потужність:

у режимі зберігання....................................22 мВт

Класифікаційні параметри КР565РУ6Б...КР565РУ6Д Тип

мікросхеми

Напруга живлення

Час вибірки сигналу

___ RAS, нс, не

більше

Час циклу запису (чит.), нс, не більше

Період реге- нера- ції, нс, не більше

Спожи- вана потуж- ність у режимі звертан- ня, мВТ, не більше

КР565РУ6Б КР565РУ6В КР565РУ6Г КР565РУ6Д

+5В±10% +5В±10% +5В±5% +5В±5%

120 150 200 250

230 280 360 460

2 2 2 1

150 140 130 120

Таблиця істинності КР565РУ6Б....КР565РУ6Д ____ RAS

___ CAS

__ W/R

A

DI

DO

Ржим роботи

1 1 0 0 0 0

1 0 1 0 0 0

X X X 0 0 1

X X A A A A

X X X 0 1 X

Z Z Z Z Z

Дані у ПК

Зберігання Зберігання Регенерація Зп. 0 Зп. 1 Читання

Рис. 1.18

Рис. 1.19

A01234567

DI___RAS___CAS___WR/ RD

__\ /

DO

UccGND

121110137659

2

4

15

3

14

816

RAM

К565РУ5

A0123456

DI___RAS___CAS___WD/ RD

__\ /

DO

UccGND

57612111013

2

4

15

3

14

816

RAM

К565РУ6

Page 17: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

К565РУ7В...К565РУ7Д − динамічні синхронні ОЗП, n-МОП технологія (рис.1.20).

Організація........................................................................256К*1 Споживана потужність:

у режимі зберігання..............................................30 мВт у режимі звернення.............................................360 мВт

Структурна схема К565РУ7 на рис. 1.21.

Класифікаційні параметри К565РУ7В...К565РУ7Д

Тип мікросхеми

Час вибірки сигналу

RAS, нс, не більше

Час циклу запису (чит.), нс, не більше

Період регенерації, мс, не більше

КР565РУ7В КР565РУ7Г КР565РУ7Д

150 200 250

340 410 500

8 8 4

Таблиця істинності К565РУ7В...К565РУ7Д

____ RAS

___ CAS

__ W/R A0-A8 DI DO Режим

роботи L

L L L

H

L L L

X

L L X

Перебирання адрес

A A A

X

L H X

Z

Z Z

Дані у ПК

Зберігання (регенерація)

Зп. 0 Зп. 1 Читання

Рис. 1.20

Рис. 1.21

A012345678DI___RAS___CAS___WR/ RD

__\ /

DO

UccGND

15679

101112132

4

15

3

14

816

RAM

К565РУ7

Генератор такто-вих сигналів 1

____RAS

Генераторсигналу запису

Генератортектовихсигналів 2

Пристрійвводаданих

Дешифраторстовпців

Підсилюваччитання

Накопичувач512*512*1

Пристрійвиводуданих

Ргадреси

Ліч.адре-си

рядку

Деши-фра-торадре-си

4

3

15

__W/ R

____CAS

2DI

14DO

.

.

168 +Ucc

0 B

A0

A8

Page 18: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

1.7. Серія К6500

К6500РУ1 — мікросхеми на основі арсеніду галія (GaAs) випускають у складі серії К6500. В основі схемотехніки мікросхем цієї серії лежить польовий транзистор із керуючим Шоткі-затвором (ПТШ), який виготовлений на кристалі арсеніда галія. У мікросхемах серії К6500 виходи побудовані за схемою з відкритим витіком. Для мікросхем даної серії характерними є такі особливості: надвисока швидкість; необхідність використання корпусів із достатньою теплопроводністю.

Мікросхема К6500РУ1 є статичним асинхронним ОЗП (рис.1.22). Таблиця істинності К6500РУ1

H=(0,9...1,2B) — високий рівень; L <= 0,1B—низький рівень.

Організація.............................................................................1К*1 Час вибірки адреси................................................................4 нс Напруга живлення.....................................................Ucc=4В±5% Ucc2=-2,4B±5% Споживана потужність........................................................1,6Вт

Рис. 1.22

У режимі запису можливе подання сигналу CS імпульсом або рівнем, сигналу WRITE-імпульсом. У режимі читання можливаробота сигналами CS та READ рівнем чи імпульсом.

__ CS

____ W/ R A0…A9 DI DO Режим

роботи H L L L

X L L H

X A A A

X L H X

L L L

Дані у ПК

Зберігання Зп. 0 Зп. 1 Читання

A0123456789

DI__CS___WR/ RD

__/ \\ /

DO

Ucc1Ucc2GND

24567

1314171819

23

1

20

11

242212

RAM

К6500РУ1

Page 19: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2 ПОСТІЙНІ ЗАПАМ’ЯТОВУЮЧІ ПРИСТРОЇ (ПЗП) 2.1 Масковані ПЗП

2.1.1 Серія КР1656

КP1656РE4 − масоковий ПЗП на основі ТТЛШ-елементів (рис. 2.1). Організація...............……………………………........8К*8 Час вибірки адреси..................……………...............55 нс Напруга живлення...................……….…...............5В±10% Споживана потужність........…………....….........1020 мВТ

Таблиця істинності КP1656РE4

__ CS A0-A12 DO0-DO7 Режим роболти

H L

X A

Z Дані у ПК

Зберігання Читання

2.1.2 Серія К555

К555РE4 − масоковий ПЗП на основі ТТЛШ-елементів (рис. 2.2). Організація....................................................................2К*8 Час вибірки адреси....................................................110 нс (при t=+25о C) Напруга живлення.....................................................5В±5% Споживана потужність...........................................895 мВТ

Таблиця істинності К555РЕ4

CS1

CS2 __ CS3

A0-A10

DO0-DO7

Режим роботи

M H

M H

M L

X A

H Дані у ПК

Зберігання Читання

M − комбінація логічних рівнів чи сигналів, яка відрізняється від CS1=CS2=H и

______CS3 =L.

Рис. 2.1 Рис. 2.2

A0123456789101112__CS

DO01234567

UccGND

87654321

2322211918

20

910111314151617

2412

ROM

К1656РE4

DO01234567

UccGND

87654321

2322211819

20

910111314151617

2412

ROM

К555РE4

A012345678910

CS 1CS 2___CS 3

Page 20: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.1.3 Серія К568

К568РЕ1, КР568РЕ1 − маскові ПЗП, n-МОП (рис. 2.3). Організація............................................................................2К*8 Час вибірки адреси............................................................500 нс Час циклу читання............................................................600 нс Напруга живлення................................................Ucc1=5В±10% Ucc2=12B±10% Споживана потужність...................................................450 мВт

Таблиця істинності К568РЕ1

__ CS

A0-A10

DO0-DO7

Режим роботи

1 0

X A

Z Дані у ПК

Зберігання Читання

КР568РЕ2 − масковий ПЗП, n-МОП (рис. 2.4). Організація............................................................................8К*8 Час вибірки адреси.............……………...…....................350 нс Час циклу читання............…………………....................400 нс Напруга живлення......………………....................Ucc1=5В±5% Ucc2=12B±5% Споживана потужність.........………..............................590 мВт

Таблиця істинності КР568РЕ2 __ CS

A0-A12

DO0-DO7

Режим роботи

1 0

X A

Z Дані у ПК

Зберігання Читання

Рис. 2.3 Рис. 2.4

A012345678910

__ CS

DO01234567

Ucc1Ucc2

GND

2019211817161510141311

1

23456789

2423

12

ROM

К568РE1

A0123456789101112 __ CS

DO01234567

Ucc1Ucc2

GND

213

28272625182423192221

8

911121314151617

67

20

ROM

К568РE2

Page 21: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.1.4 Серія КР588 КP588РE1 − масковий ПЗП, КМОП (рис. 2.5). Організація..................................................................4К*16 Час вибірки адреси.....................……….…............350 нс Напруга живлення.......................……….........Ucc=5В±5% Споживана потужність у режимі зберігання......210 мкВт KP588PE1 може працювати у режимах зберігання та читання інформації.

Подання адреси та видача інформації здійснюється за допомогою шин ADO у мультиплексному режимі. Розряди адреси А1-А12 визначають координати обраного слова, у розрядах А13-А15 (Ас) подається код виборки мікросхеми (номер мікросхеми); DO0 працює тільки на вихід. Код виборки мікросхемы заноситься у мікросхему при її

_____AN виготовленні. AN – сигнал відповіді.

Таблиця істинності КР588РЕ1 __ CS

_ C

__ RD

__ AN

DO0

ADO1-ADO15 Режим роботи 1-12 13-15

H X L L

X H

L

X X H L

H H H L

H H X

DO

H H A

DO

H H Ac DO

Зберігання Зберігання

Введення адреси Читання

DO –у прям. коді

2.1.5 Серія К596 К596РЕ1 − маковний ПЗП, ТТЛ (рис. 2.6). Організація.............................................................................8К*8 Час вибірки адреси............................................................350 нс Час циклу считывания......................................................350 нс Напруга живлення...........................................................4В±10% Споживана потужність....................................................640 мВт

Таблиця істинності К596РЕ1 CS A0-A12 DO0-DO7 Режим роботи 0 1

X A

Z Дані у ПК

Зберігання Читання

Рис. 2.5 Рис. 2.6 2.2 ПРОГРАМОВАНІ ПЗП

_ _R D

_ _C S

_C

Ucc

GND

_ _A N

DO

ADO123456789

1 01 11 21 31 41 5

1

2 1

3

2 4

1 2

2

1 6

1 51 41 3456789

1 01 11 71 81 92 0

RO M

КР5 8 8РE1

A01234567891 01 11 2

CS

DO01234567

Ucc

GND

543

1 098712

1 11 92 41 3

1 8

2 32 22 12 01 71 61 51 4

1 2

6

RO M

К5 96РE1

Page 22: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.2.1 Серія КР556 КР556РT1 − програмовна логічна матриця на основі ТТЛШ-елементів

(рис. 2.7). Інформаційна місткість...........................................512 біт Організація.........................................16 вхідних змінних,

48 кон'юнкцій, 8 вихідних функцій

Час вибірки адреси.......................................................50 нс Напруга живлення....................................................5В±5% Споживана потужність...........................................900 мВт

Таблиця істинності КР 556 РТ1 __ CS

PR

A0…A15 (вх. змін)

DO0…DO7 (вихідні функції)

Режим роботи

H L

L L

X A

H Згідно із запрограмо- ваними функціями

Зберігання Читання

КР556РT2 − програмовна логічна матриця на основі ТТЛШ-елементів (рис. 2.8).

Інформаційна місткість.........……......……............512 біт Організація...........................................16 вхідних змінних,

48 кон'юнкцій, 8 вихідних функцій

Час вибірки адреси.............……..…….......…...........70 нс Напруга живлення..........…………….......................5В±5% Споживана потужність....…………..….................900 мВт

Таблиця істинності КР556РТ2 __ CS

PR

A0…A15 (вх. змін)

DO0…DO7 (вихідні функції)

Режим роботи

H L

L L

X A

H Згідно із запрограмо- ваними функціям

Зберігання Читання

Рис. 2.7 Рис. 2.8 КР556РТ4А − програмовний ПЗП (рис. 2.9).

_ _R D

_ _C S

_C

Ucc

GND

_ _A N

DO

ADO123456789

1 01 11 21 31 41 5

1

2 1

3

2 4

1 2

2

1 6

1 51 41 3456789

1 01 11 71 81 92 0

RO M

КР5 8 8РE1

A01234567891 01 11 2

CS

DO01234567

Ucc

GND

543

1 098712

1 11 92 41 3

1 8

2 32 22 12 01 71 61 51 4

1 2

6

RO M

К5 96РE1

Page 23: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Організація................……………………………...............256*4 Час вибірки адреси...................………….………..............70 нс Напруга живлення.......................………...……...............5В±5% Споживана потужність ..............…………………........690 мВт

Таблиця істинності КР556РТ4А

__ CS1

__ CS2

A0…A7

DO0…DO3

Режим роботи

M 0

M 0

X A

Z Дані у ПК

Зберігання Читання

М − будь-яка комбинація сигналів CS, крім 00

КР556РТ5 − програмовний ПЗП (рис. 2.10). Організація........................………......................................0,5К*8 Час вибірки адреси.....................……….....………............80 нс Напруга живлення.........................…………………..…..5В±5% Споживана потужність.....................…………............1000 мВт

Таблиця істинності КР556РТ5

CS1

CS2

__ CS3

__ CS4 A0…A8 DO0…DO7 Upr Режим роботи

M 1

M 1

M 0

M 0

X A

Z Дані у ПК

Z Z

Зберігання Читання

М − комбінація сигналів CS, крім CS1=1, CS2=1,

__ __ CS3=0, CS4=0.

Рис. 2.9 Рис. 2.10

КР556РТ12 − програмовний ПЗП (рис. 2.11).

910111314151617

2224

12

PROM

КР556РТ5

87654321

231819

20

21

1211109

16

8

PROM

К556РТ4A

A01234567 ___ CS 1 ___ CS 2

5674321

15

13

14

DO0123

Ucc

GND

DO01234567

UprUcc

GND

A012345678CS 1CS 2___CS 3___CS 4

Page 24: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Організація....................................................................1К*4 Час вибірки адреси.....................................................60 нс Напруга живлення....................................................5В±5% Споживана потужність...........................................740 мВт

Таблиця істинності КР556РТ12

__ CS1

__ CS2

A0…A9

DO0…DO3

Режим роботи

M 0

M 0

X A

1 Дані у ПК

Зберігання Читання

М − комбінація сигналів CS, крім 00 КР556РТ14 − програмовний ПЗП (рис. 2.12). Організація.............................................................................2К*4 Час вибірки адреси...............................................................60 нс Напруга живлення.............................................................5В±5% Споживана потужність....................................................740 мВт

Таблиця істинності КР556РТ14

__ CS

A0…A12

DO0…DO7

Режим роботи

1 0

X A

Z Дані у ПК

Зберігання Читання

Рис. 2.11 Рис. 2.12 КР556РТ16 − програмовний ПЗП (рис. 2.13). Організація............................................................................8К*8 Час вибірки адреси..............................................................85 нс Напруга живлення.............................................................5В±5% Споживана потужність.................................................1000 мВт

Таблиця істинності КР556РТ16

DO 0123

Ucc

GND

14131211

18

9

PROM

КР556РТ14

A012345678910__CS

5674321

1716158

10

14131211

18

9

PROM

К556РТ12

A0123456789 __ CS1 __ CS2

5674321

171615

8

10

DO 0123

Ucc

GND

Page 25: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

__ CS A0…A12 DO0…DO7 Режим роботи

1 0

X A

Z Дані у ПК

Зберігання Читання

КР556РТ17 − програмовний ПЗП (рис. 2.14) Організація.................................................................0,5К*8 Час вибірки адреси......................................................50 нс Напруга живлення....................................................5В±5% Споживана потужність...........................................890 мВт

Таблиця істинності КР556РТ17

CS1

CS2 __ CS3

__ CS4 A0…A8 DO0…DO7 Upr Режим роботи

M 1

M 1

M 0

M 0

X A

Z Дані у ПК

Z Z

Зберігання Читання

М − будь-яка комбінація сигналів CS, крім CS1=1, CS2=1, ___ ___ CS3=0, CS4=0.

Рис. 2.13 Рис. 2.14

КР556РТ18 − програмовний ПЗП (рис. 2.15). Організація....................................................................2К*8 Час вибірки адреси......................................................60 нс Напруга живлення....................................................5В±5% Споживана потужність...........................................950 мВт

Таблиця істинності КР556РТ18

DO 01234567

UprUcc

GND

910111314151617

2224

12

PROM

КР556РТ17

A012345678CS1CS2___CS3___CS4

87654321

231819

20

21

DO

01234567

Ucc

GND

910111314151617

24

12

PROM

К556РТ16

A0123456789101112 __ CS

87654321

2322211918

20

Page 26: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

__ CS1

CS2

CS3

A0…A10

DO0…DO7

Режим роботи

M 0

M 1

M 1

X A

Z Дані у ПК

Зберігання Читання

__ М − комбинація сигналів CS, крім CS1=0; CS2=1; CS3=1.

Рис. 2.15

DO

01234567

Ucc

GND

910111314151617

24

12

PROM

К556РТ16

A012345678910 ___ CS1CS 2CS 3

87654321

232221

201918

Page 27: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.3. ПЗП З БАГАТОРАЗОВИМ ПРОГРАМУВАННЯМ 2.3.1. ПЗП з електричним стиранням

2.3.1.1. Серія К1601

К1601РP1(РP11, РP12), KP1601PP1(PP11, PP12) –— репрограмуємі ПЗП, p-МНОН (рис. 2.16).

Організація.............................................................................1К*4 Час вибірки адреси...........................................................1,8 мкс Час зберігання інформації...............................................15 000 г Напруга живлення...............................................Ucc1=-12В±5% Uсс2=5В±5% Upr=-33В...Ucc2 (у реж. чит.) Споживана потужність у режимі читання....................625 мВт

Таблиця істинності К1601РР1

CS __ ER

__ PR

RD

A

0-3

A 4-10

Upr, B

DIO 0…7

Режим роботи

0 1 1 1 1 1

X 0 0 1 1 1

X 1 0 0 0 1

X 0 0 0 0 1

X X

X

A A A

X X

A

A A A

X -(33…31)B

-(33…31)B

-(33…31)B -(33…31)B -(33…Ucc2)

Z X 1 1 0 ПК

Зберігання Загальне стирання Вибіркове стирання Зп. 1 Зп. 0 Читання

Мікросхеми К1601РР1(РР11,РР12) та КР1601РР1 (РР11, ___

РР12) відрізняються тільки корпусом. ER – сигнал стирання.

Page 28: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.3.1.2 Серія К1609

КМ1609РР1(РР11,РР12) − репрограмуємий ПЗП, n-МОН технологія (рис. 2.17).

Організація....................................................................2К*8 Час вибірки адреси....................................................350 нс Час зберігання інформації:

у вмкнутому стані.........................................5 000 г у вимкнутому стані......................................5 років

Напруга живлення............................................Ucc=5В±5% Upr=5В±5% Споживана потужність в режимі читання............525 мВт

Таблиця істинності Км1609РР1

__ CS

___ CEO

A0-A10

DIO0-DIO7

Upr

Режим роботи

1 0 0

12В 0 0 1 0

X 1

12B 1 1 1

X 0

X X X X A

A

X

A

Z Z 1 0

Вх. дані у ПК

1

Z

Вих. дані у ПК

Ucc Ucc

21В(имп.) 21В(имп.) 21В(имп.)

21В(имп.)

21В(имп.)

Ucc

Зберігання Відключ. виходу Заг. стирання Заг. запис

Вибір(байт. запис)

Вибір(байт. стирання) Заборона

програмування Читання

Рис. 2.16 Рис. 2.17

DIO

0123

Ucc1

Ucc2

GND

35

1011

12

24

4

EEPROM

К1601РP1

A0123456789

CSRD__PR__ERUpr

6897

19202122231

213

14

1815

DIO

01234567

Ucc

GND

910111314151617

24

12

EEPROM

К1609РP1

A012345678910__CS___CEO

Upr

87654321

232219

18

20

21

Page 29: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

КМ1609РР2A(РР2Б) − репрограмуєме ПЗП, n-МОН технологія із

"плаваючим" затвором (рис. 2.18). Організація....................................................................8К*8 Час зберігання інформації:

у вмикнутому стані.....................................15 000г у вимкнутому стані....................................10 років

Кількість циклів програмування..............................10 000 Напруга живлення.................................. .......Ucc1=5В±5% Uсс2=21В±1В

Класифікаційні параметри

Тип

мікросхеми Час вибірки адреси, нс

Споживана потужність при

Ucc1 у реж.чит. мВт

Споживана потужність при

Ucc2 у реж. невиб. мВт

Використані розряди

КМ1609РР2А КМ1609РР2Б

300 450

525 630

210 315

Усі Усі

Таблиця істинності КМ1609РР2А

__ CS

___ EN

__ PR

A0-A12

_ R/ B

DIO0-DIO7

Режим роботи

H L

L

L

L

H

X L

H

9…15B

H

X

X H

H

L,імп

L,імп

L,імп

X A

A

X

A

X

H H

H

L

L

H

Z Вих. дані у ПК

Z

H

Вих. дані у ПК

Z

Зберіг.(невибір) Читання

Відключення виходу Загальне стирання Вибіркове

програмування

Заборона програмування

Page 30: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.3.1.3 Серія КМ558

КМ558РР3 − репрограмуємий ПЗП, n-МОН (рис. 2.19). Організація............................................................................8К*8 Час вибірки адреси............................................................430 нс Час циклу читання............................................................500 нс Час зберігання інформації:

при вмкнутих джерелах живлення: у режимі читання....................................................5000 г у режимі невибору................................................15000 г при вимкнутих джерелах живлення...................15000 г

Кількість циклів програмування............................................100 Напруга живлення....................................................Ucc=5В+5% Напруга програмування.............................................Upr<=0,4В (у режимі читання) Споживана потужність (у реж.читання).......................420 мВт

Таблиця істинності КМ558РР2

__ CS

CEO

__ ER

Upr

A

0-12

DIO0-DIO7

Режим роботи

H

L

L

L

X

L

H

L

H

H

L

H

L

L

18B, 24B

24B

X

A

X

A

Z

Вих. дані у ПК Z

Вих. дані у ПК

Зберігання (невиб) Читання

Загальне стирання

Запис

Рис. 2.18 Рис. 2.19

DIO

01234567

_R/BUcc1Ucc2GND

1112131516171819

26281

14

EEPROM

К1609РP2A(2Б )

A0123456789101112__CS__PR__EN

109876543

252421232

20

27

22

DIO

01234567

Ucc

GND

1112131516171819

28

14

EEPROM

К558РP3

A0123456789101112__CS__EN__ERPGMUpr

109876543

252421232

20

22

26271

__ R/B − готовність ER − сигнал стирання, програмування PGM − сигнал перевірки програмування

Page 31: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.3.2. ПЗП із стиранням ультрафіолетом

2.3.2.1. Серія КС1626 КС1626РФ1А (1Б) − репрограмовне ПЗП, КМОН технологія із

"плаваючим" затвором (рис. 2.20). Організація....................…………………....................8К*8 Час вибірки адреси:

КС1626РФ1А....……….………....................200 нс КС1626РФ1Б........................................…......300 нс

Час вибірки дозволу: КС1626РФ1А..............……………………....75 нс

КС1626РФ1Б............……………………......120 нс Час зберігання інформації:

при вмикнутих джерелах живлення….......50 000г при вимкнутих джерелах живлення.........10 років

Кількість циклів програмування...........................……….....100 Напруга живлення...................…………………...Ucc=5В+10% Напруга програмування...............………..............Upr=5В±10% (в режимі читання) Споживана потужність: у режимі читання......…………..…....................165 мВт у режимі зберігання.........……………….............5,5 мВт Мікросхеми серії КС1626РФ можуть працювати у режимах зберігання,

читання,стирання і програмування.

Таблиця істинності Кс1626РФ1А

__ CS

___ CEO

__ PR

Upr

A

0-12

DIO0-DIO7

Режим роботи

H L

L

L

L

H

X L

H

H

L

X

X H

H

L

H

X

Ucc Ucc

Ucc

12,5B

12,5B

12,5B

X A

A

A

A

X

Z Вих. дані у ПК Z

Вх. дані у ПК

Вих. дані у ПК Z

Невибір Читання

Відключення виходів

Програмування

Контроль програмування Заборон.

програмування

Page 32: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

2.3.2.2. Серія К573

К573РФ1(РФ13,РФ14) − репрограмовний ПЗП (рис. 2.21) Час вибірки адреси.........................................................................450 нс Час зберігання інформації............................................................15 000ч Напруга живлення...............................................................Ucc1=5В±5% Ucc2=12В±5% Ucc3=-5В±5% Споживана потужність.....................................................................1,1Вт

Класифікаційні параметри Тип мікросхеми Організація Використані розряди К573РФ1 К573РФ13 К573РФ14

1К*8 1К*4 1К*4

Усі 2,3,4,6 1,2,3,6

Номера виводів входу-виходу К573РФ1 (РФ13, РФ14) Тип

мікросхеми Виводи та їх функціональне призначення

9 10 11 13 14 15 16 17 К573РФ1 К573РФ13 К573РФ14

DIO0 -- --

DIO1 --

DIO2

DIO2 DIO0 DIO0

DIO3 DIO1 DIO1

DIO4 DIO2

--

DIO5 -- --

DIO6 DIO3 DIO3

DIO7 -- --

Таблиця істинності К573РФ1 __ CS

PR

A0…A9

DIO…DIO7

Режим роботи

1 12В

0

X 26B(імпульс)

0

X A A

Z Вх. дані у ПК Вих. дані у ПК

Зберіг(невиб) Програмування Читання

Рис. 2.20 Рис. 2.21

DIO

01234567

UccGND

1112131516171819

2814

EPPROM

К1626РФ 1А

A0123456789101112__CS___CEO__PRUpr

109876543

252421232

20

22

271

DIO01234567

Ucc1Ucc2Ucc3GND

910111314151617

24192112

EPPROM

К558РP3

A0123456789__CSPR

87654321

2322

2018

__ PR − сигнал програмування

Page 33: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

К573РФ13 − n-МОН технологія (рис. 2.22). Організація.............................................................................1К*4 Час вибірки адреси............................................................450 нс Напруга живлення..................................................Ucc1=5B±5%

Ucc2=12В±5% Ucc3=-5В±5%

Споживана потужність: у режимі читання..............................................1100 мВт

Використані розряди........................................................2,3,4,6 Таблиця істинності К573РФ13

__ CS

PR

A0…A9

DIO…DIO7

Режим роботи

1 12В

0

X 26B

0

X A A

Z Вх. дані у ПК Вих. дані у ПК

Зберігання Програмування Читання

К573РФ22 − репрограмований ПЗП, n-МОН технологія (рис. 2.23). Організація............................................................................1К*8 Час вибірки адреси...........................................................450 нс Напруга живлення....................................................Ucc=5В±5% Upr=5В±5% Споживана потужність:

у режимі читання................................................580 мВт у режимі зберігання............................................200 мВт

Використані розряди.............................................................Усі Використані адреси....................................Усі,крім А10=лог.1

Таблиця істинності К573РФ22 __ CS

__ EN

Upr

A0-A10

DIO0-DIO7

Режим роботи

1 1 0 0

X 1 0 0

Ucc 25B 25B Ucc

X A A A

Z Вх. дані у ПК Вих. дані у ПК Вих. дані у ПК

Зберігання Програмування Контроль після програмування Читання

Рис. 2.22 Рис. 2.23

DIO

0123

Ucc1Ucc3Ucc2GND

11131416

19212412

EPPROM

К573РФ 13

A0123456789__CS

PR

87654321

2322

20

18

DIO01234567

UccGND

910111314151617

2412

EPPROM

К573РФ 22

A012345678910__CS__ENUpr

87654321

232219

18

2021

Page 34: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

К573РФ3(РФ31...РФ34) − репрограмований ПЗП (рис. 2.24). Час вибірки адреси....................................................450 нс

Час зберігання інформації.......................................15 000г Напруга живлення............................................Ucc=5В±5% Upr=5В±5% Споживана потужність:

у режимі читання........................................450 мВт у режимі зберігання...................................210 мВт

Класифікаційні параметри К573РФ3(РФ31...РФ34) Тип мікросхеми Організація Використані

розряди К573РФ3 К573РФ31 К573РФ32 К573РФ33 К573РФ34

4К*16 2К*16 2К*16 1К*16 1К*16

Усі Усі, крім А12=логіч. 1 Усі, крім А12=логіч. 0 Усі, крім А11=логіч. 1 Усі, крім А11=логіч. 0 А12=логіч. 0

Таблиця істинності К573РФ3

__ CS

EN

__ CE

__ PR

RPLY

ADIO Upr

Режим A(1:15) DIO(0:15)

1 0 0

1 1 0

1 1 0

0 0 1

1 1 0

X A

A

X Вх. дані у ПК

Вих. дані у ПК

Ucc 18B (імп) Ucc

Зберігання Програмув.

Читання

К573РФ4А (4Б) − репрограмований ПЗП, n-МОН технологія (рис. 2.25). Організація...............……………………………….............8К*8 Час вибірки адреси: К573РФ4А....................………………….......300 нс К573РФ4Б.................………...…………........450 нс Час вибірки дозволу: К573РФ4А................……………...……........120 нс К573РФ4Б................……………………........150 нс Час зберігання інформації:

при вімкнутих джерелах живлення......………..25 000г при вимкнутих джерелах живлення.................100 000г

Кількість циклів програмування........…………………….....25 Напруга живлення..................…………………......Ucc=5В+5% Напруга програмування.................……..……........Upr=5В±5% (в режимі читання) Споживана потужність (у режимі читання)……..........420 мВт

Page 35: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Таблиця істинності К573РФ4А

__ CS

__ EN

__ PR

Upr

A 0-12

DIO 0-7

Режим роботи

H

L

L

L

L

H

X

L

H

H

H

H

X

H

H

L

H

L

Ucc

Ucc

Ucc

21,5±0,5B

21,5±0,5B

21,5±0,5B

X

A

A

A

A

A

Z

Вх. дані у ПК Z

Вих. дані у ПК

Z

Вих. дані у ПК

Зберігання (невибір) Читання

Відключення виходів

Програмування

Заборон. програмування Заборон.

програмування

Рис. 2.25 К573РФ6А − репрограмовний ПЗП, n-МОН технологія (рис.2.26). Організація.............................................................................8К*8 Час вибірки адреси............................................................300 нс Напруга живлення.....................................................Ucc=5В±5% Upr=5В±5% Споживана потужність:

у режимі читання................................................870 мВт у режимі зберігання.............................................265 мВт

DIO0ADIO

123456789

101112131415

UccGND

16

151413456789

1011171819202412

EPPROM

К573РФ 3

__CS__EN____RPLY__CE__PRUpr

3

1

2

23

2221

DIO01234567

UccGND

1112131516171819

2814

EPPROM

К573РФ 4A

A0123456789101112__CS__EN__PRUpr

109876543

252421232

20

22

271

__ CE – сигнал дозволу _____ RPLY − вихід сигналу відповіді

Рис. 2.24

Page 36: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Таблиця істинності К573РФ6А

__ CS

CEO

__ PR Upr A

0-12 DIO 0-7

Режим роботи

1 0 1 0 0

X 1

X 0 0

X 0

X 1 1

Ucc 19B

19B 19B

Ucc

X A

A A

A

Z Вих. дані у ПК

Z Вих. дані у ПК Вих. дані у ПК

Зберігання Програмування

Заборон. прогр. Контроль прогр.

Читання

К573РФ8А (8Б) − репрограмований ПЗП, n-МОН технологія (рис. 2.27) Організація...........................................................................32К*8 Час вибірки адреси: К573РФ8А.......................................................350 нс К573РФ8Б........................................................450 нс Час вибірки дозволу: К573РФ8А.......................................................150 нс К573РФ8Б........................................................250 нс Час зберігання інформації при вімкнених та вимкнутих джерелах живлення...................................25 000г Кількість циклів програмування(при t=+25C)........................25 Напруга живлення....................................................Ucc=5В+5% Напруга програмування в режимі читання.............Upr=5В±5% Споживана потужність:

у режимі читання.......................................550 мВт у режимі невибору.....................................160 мВт

Рис. 2.26 Рис. 2.27

DIO01234567

UccGND

1112131516171819

2814

EPPROM

К573РФ6A

DIO01234567

UccGND

1112131516171819

2814

EPPROM

К573РФ8A (8Б)

A01234567891011121314_ _CS_ _ _CEOUp r

109876543

252421232

2627

20

221

A0123456789101112_ _CS_ _ _CEO_ _PRUp r

109876543

252421232

20

22

271

Page 37: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Таблиця істинності К573РФ8

__ CS

___ CEO Upr A

0-14 DIO 0-7

Режим роботи

H L

L

L

H

X L

H

H

H

Ucc Ucc

Ucc

18±0,5B

18±0,5B

X A

A

A

A

Z Вих. дані у ПК Z

Вх. дані у ПК Z

Зберігання(невибір) Читання

Відключення виходу

Програмування Заборона

програмування

СПИСОК ЛІТЕРАТУРИ 1. ПОЛУПРОВОДНИКОВЫЕ БИС ЗУ: Справ./ Под ред. А. Ю.

Гордонова и Ю. Н. Дьякова. – М.: Радио и связь, 1986. – 360 с. 2. БОЛЬШИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ ЗУ:Справ./ Под ред. А. Ю.

Гордонова и Ю. Н. Дьякова. – М.: Радио и связь, 1990. – 288 с. 3. ПРИМЕНЕНИЕ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ ПАМЯТИ:

Справ./ Под ред. А. Ю. Гордонова и А. А. Дерюгина. – М.: Радио и связь, 1994. – 232 с.

Page 38: Великі інтегральні схеми пам яті · 2019. 7. 22. · Великі інтегральні схеми пам’яті Методичні вказівки

Навчально-методичне видання

Єфимець Валентин Микитович

Зибін Сергій Вікторович

Коженевський Сергій Романович

АРХІТЕКТУРА КОМП'ЮТЕРІВ

Великі інтегральні схеми пам’яті Практичний порадник для студентів ІЗДН спеціальності 7.091501 «Комп’ютерні системи та мережі» та можуть буди корисні для студентів денної форми навчання спеціальності: 7.160102 Захист інформації з обмеженим доступом та автоматизація її обробки; 7.160103 Системи захисту від несанкціонованого доступу; 7.160104 Адміністративний менеджмент у сфері захисту інформації з обмеженим доступом; 7.160105 Захист інформації в комп’ютерних системах та мережах.

Технічний редактор Чирков Д.В.

Коректор Капустян М.В.

Підписано до друку 28.01.2008 р. Формат 64х84/16, папір офсетний Друк офсетний Умовн. друк. арк. 1,5. Обл. вид. арк. 1,2 Наклад 300 прим. Замовлення №4/8 Видавництво ДУІКТ 03110, Київ, вул. Солом’янська, 7. Надруковано видавництвом ДУІКТ. 03110, Київ, вул. Солом’янська, 7. Свідоцтво про внесення суб’єкта видавничої справи до Державного реєстру Серія ДК №2539 від 26.06.2006 р.