11장 레지스터

한국기술교육대학교 전기전자통신공학부 2

개 요n 데이터를 저장할 수 있는 기억소자

n 여러 개의 플립플롭으로 구성.

n 메모리는 단순 데이터를 저장하는 소자이지만, 레지스터는 저장 뿐 아니라

저장된 데이터를 처리할 수 있는 기능도 있다.

n 카운터도 클록 펄스가 입력되면 미리 정해진 순서에 따라 상태가 변하는 레

지스터이다.

n 카운터와 레지스터의 차이점

p 데이터를 저장 또는 이동하는 목적으로만 사용

p 상태의 순차적인 특성을 갖지 않는다.

한국기술교육대학교 전기전자통신공학부 3

레지스터의 형태p 데이터를 저장하고, 읽어내는 방법에 따른 분류

n SISO (Serial In Serial Out) - 직렬입력, 직렬출력

n SIPO (Serial In Parallel Out ) – 직렬입력, 병렬출력

n PISO (Parallel In Serial Out) - 병렬 입력, 직렬출력

n PIPO (Parallel In Parallel Out) – 병렬입력, 병렬출력

<병렬입력-병렬출력 레지스터> <병렬입력-직렬출력 레지스터>

<직렬입력-병렬출력 레지스터> <직렬입력-직렬출력 레지스터>

SISO 레지스터p 4 비트 직렬입력-직렬출력(SISO) 레지스터

n 한 번에 한 비트씩 연속적으로 데이터를 받아들이고, 클록 펄스가 입력될 때마다 레지스터의 내용이 오른쪽으로 한 비트씩 자리 이동을 하고 다음 클록 펄스에 의해 직렬입력된 데이터가 레지스터에 저장된 후 다시 직렬로 출력

한국기술교육대학교 전기전자통신공학부 4

1

CPt1 t2 t3 t4 t5

0 0 0

0 1 0 0

1 0 1 0

1 1 0 1

t=t1

t=t2

t=t3

t=t4

데이터 비트의 시프트 타이밍도

SISOp 74191 8 비트 shift register, SISO

n 8개의 S-R 주종형 플립플롭을 직렬로 연결하여 구성한 SISO 레지스터

n 직렬 입력단자 : A, B 직렬 출력단자 : Q,

n 직렬 데이터를 A로만 받아들이려면 입력단자 B를 논리 0으로 한다.

한국기술교육대학교 전기전자통신공학부 5

Q

S Q

R Q

S

R

S Q

R Q

AB

Q

Q

CLK

S

R

Q

Q

S

R

Q

Q

S

R

Q

Q

S

R

Q

Q

S

R

Q

Q

한국기술교육대학교 전기전자통신공학부 6

Shift 레지스터p shift(자리이동) 레지스터 – 레지스터의 데이터를 오른쪽 또는 왼쪽 이동

p 레지스터간의 데이터 전송

n 직렬전송 : 한번에 한비트씩 수신측 레지스터로 자리이동으로 전송.

shift rightshift left

rotate right rotate left

직렬방식 레지스터전송(블록도와 타이밍도)

한국기술교육대학교 전기전자통신공학부 7

병렬 전송n 병렬 전송은 한 클록 펄스 동안에 n-비트의 레지스터 A의 데이터가 레지스터 B로 병

렬로 모두 전송되는 방식

p 직렬 전송방식과 병렬 전송방식의 비교n 병렬 방식은 모든 비트의 데이터를 한번에 전송시키며, 직렬 방식에서는 레지스터에

직렬 입력과 직렬 출력을 연결하여 한번에 한 비트씩 전송

n 직렬 방식은 데이터를 전송할 때 전송 속도가 느리다. 병렬 방식은 하나의 클록 펄스시간 동안에 전송되므로 전송 속도가 빠르다.

n 직렬 방식에서 자리 이동 제어 입력은 워드 시간 동안 논리 1이 되어야 하며, 매 비트시간마다 입력되는 클록 펄스에 의해 한 번에 한 비트씩 자리 이동 레지스터를 전송

n 직렬 방식은 자리 이동 레지스터의 데이터를 순차적으로 전송할 때 하나의 회로를 반복해서 사용할 수 있으므로 하드웨어의 규모가 간단해지나 병렬 방식은 레지스터의 비트수만큼 데이터 전송 경로를 가지므로 직렬 방식에 비하여 복잡하다.

병렬방식 레지스터전송(블록도와 타이밍도)

한국기술교육대학교 전기전자통신공학부 8

SIPO 레지스터p 4-비트 직렬 입력-병렬 출력 레지스터

n 플립플롭의 D 입력을 통해 직렬로 입력되고, 출력은 레지스터에 저장된 데이터가 각F/F의 출력 QA,QB,QC,QD를 통하여 병렬로 동시에 출력되는 레지스터

p 74164 - 8bit SIPO shift register

n A, B는 직렬 입력 데이터, 출력은 8비트로 각 F/F 출력 핀(QA ~ QH)

n 비동기 클리어 입력 CLR

D직렬입력

DQA

CP

DQB

CP CP

DQC 직렬

출력

QD

FFA FFB FFC FFDCLK

OA OB OC OD

OE

CP

S Q

R Q

QHQGQFQEQDQCQBQA

S Q

R Q

S Q

R Q

S Q

R Q

S Q

R Q

S Q

R Q

S Q

R Q

S Q

R Q

CLR

CLK

A

B

PISO 레지스터p 레지스터 동작

n :입력 데이터( ID, IC, IB, IA)이 각 플립플롭의 입력에 각각 연결되므로 클록펄스의 하강 에지에서 입력 데이터의 각 비트가 동시에 샘플되어 대응하는 플립플롭의 출력 Q에 저장

n :클록펄스의 하강 에지마다 레지스터 내용이 오른쪽으로 시프트

p 4비트 PISO레지스터에 병렬 데이터 일 때, 파형을 그려 보아라. 단, 플립플롭에서의 전파지연은 없는 것으로 가정

한국기술교육대학교 전기전자통신공학부 9

0/ =LDSH

1/ =LDSH

2x1 MUXS=0 : A를 Y에 전달S=1 : B를 Y에전달

1010=DCBA IIII

한국기술교육대학교 전기전자통신공학부 10

PISO 레지스터p 74165 – parallel load 8bit shift register

n 8 비트 병렬 입력 직렬 출력 레지스터

n CP1, CP2 : 2개의 PGT 클럭

n PL=0 : 비동기 병렬입력 로드

n 직렬입력(Ds) : shift 동작에서의 입력

n 병렬입력 : A ~ H

n 직렬출력 : QH, QH

PL CP1 CP2 QA QB QC QD QE QF QG QH

0 X X

1 0

1 1

1 0

1 1

A B C D E F G H

DS QA QB QC QD QE QF QG

QA QB QC QD QE QF QG QH

DS QA QB QC QD QE QF QG

QA QB QC QD QE QF QG QH

병렬입력

right shift

hold

right shift

hold

8비트 병렬 입력-직렬 출력자리 이동 레지스터SER

직렬입력

A B C D E F G H

병렬 입력

CLKINH

CLKSH/LD

QH

QH

직렬 출력

PL CP1 CP2

Ds

한국기술교육대학교 전기전자통신공학부 11

PIPO 레지스터p 병렬 로드 레지스터

n 병렬 로드 : 레지스터를 구성하는 모든 플립플롭이 하나의

클록 펄스에 의해서 동시에 입력값을 로드

n PIPO 형태

n 비동기 클리어

n 동기형 로드

clear load clk QA QB QC QD

0 x x

1 0

1 1

0 0 0 0 clear

QA QB QC QD hold

IA IB IC ID load

레지스터 특성표

D F/F 사용 RS F/F 사용

한국기술교육대학교 전기전자통신공학부 12

병렬 로드 레지스터를 사용한 순차논리회로p 순차논리 회로 : 메모리요소와 조합논리회로로 구성

p 예제) 상태표와 같이 실행되도록 D 레지스터를 이용한 순차논리회로 설계

n D 플립플롭 특성방정식은 Q(t+1) =D.

n D 플립플롭 A와 B의 상태방정식과 출력 F

p A(t+1) = ∑(3,4,6,7)

p B(t+1) = ∑(0,2,3,7)

p F =∑(3,5)

n 간소화 된 상태 방정식과 출력 F

p A(t+1) = Bx + Ax'

p B(t+1) = Bx + A' x'

p F= (A Å B) x

n 회로도

CP레지스터

외부입력

다음 상태 값

출력조합 논리 회로

현재 상태 다음 상태 출 력

A BX=0 X=1 X=0 X=1

A B A B F F

0 00 11 01 1

0 10 11 01 0

0 01 10 01 1

0000

0110

A

B

레지스터

xF

한국기술교육대학교 전기전자통신공학부 13

Universal 레지스터p 양 방향 shift 레지스터 - 오른쪽 또는 왼쪽으로 자리이동p universal shift register – 74194

n 4비트 양방향 범용 시프트 레지스터

n 모드선택신호에 의하여

레지스터 동작 결정

CLR CLK S1 S0 레지스터 동작

0 X X X1 0 01 0 11 1 01 1 1

reset

hold

right shift

Left shift

병렬 입력 load

Universal 레지스터p 74178 : 4 비트 parallel access shift register

n PIPO, SISO, PISO, SIPO이 가능한 4비트 레지스터

n 동작

① 병렬입력 : SHIFT=0, LOAD=1, 클록 하강 에지에서 병렬입력 DCBA load

② 직렬입력 : SHIFT=1, LOAD=х, MSB에 SI 입력. 4개의 클록 후 4비트가 채워진다.

③ 직렬출력 : 저장된 직렬데이터는 클록하강 에지에서 MSB부터 QD에서 출력

④ 병렬출력 : QD, QC, QB, QA에서 동시에 항상 출력

한국기술교육대학교 전기전자통신공학부 14

입 력 다음 상태기 능

SHIFT LOAD CLK QD QC QB QA

0

0

1

0

1

x

QD

D

SI

QC

C

QD

QB

B

QC

QA

A

QB

hold

병렬 입력 load

오른쪽 시프트

74178 CLK직렬입력

LOAD

병렬 입력

SI

QD

병렬 출력

QC QB QA

D C B A

SHIFT

한국기술교육대학교 전기전자통신공학부 15

74 계열 레지스터p 54/74195(4-bit parallel in shift register)

p 74377 Octal D-type Filp-flops with Enable

n 8개의 D F/F 으로 구성

p 74373/LS373/HC373/HCT373n 8 비트 3상 출력을

가진 D 래치로 구성

p 74374/LS374/HC374/HCT374n 8 비트 3상 출력을 가진 에지트리거 D F/F으로 구성

한국기술교육대학교 전기전자통신공학부 16

시프트 레지스터 응용

1. 재순환 자리 이동 레지스터n Recirculating Shift Register

n 자리 이동 되어 지워지는 데이터를 보존하기 위해

레지스터의 재순환 기능은 출력에서 입력으로 궤환

2. 직렬 데이터 통신n 전자 교환기는 각 전화가입자의 아날로그 음성신호를 ADC(Analog to Digital

Converter)를 통하여 디지털 신호로 변환

n ADC는 입력 아날로그 신호를 매초 8000번 샘플링(sampling)하여 8비트 병렬데이터로 변환(8000×8=64Kbps).

n 이것은 다시 병렬입력-직렬출력 시프트 레지스터를 통해서 직렬데이터로 변환

n 중계선(trunk)의 전송방식에는 T1 방식과 E1 방식이 있음

n 중계선의 전송속도

p T1 방식 : 24×64Kbps+8Kbps=1544Kbps=1.544Mbps ; 24채널

p E1 방식 : 32×64Kbps=2048Kbps=2.048Mbps ; 32채널

n 수신측 전자교환기에서는 이 직렬데이터를 직렬입력-병렬출력 레지스터로 병렬 데이터로 변환

n 24채널(또는 32채널)로 디멀티플렉스하고 각 채널의 8비트 병렬데이터를 64kHz의DAC(Digital to Analog Converter)에 의해 원래의 아날로그 신호 재생

한국기술교육대학교 전기전자통신공학부 17

제어회로

송신측

병렬데이터

병렬-직렬변환기

제어회로

수신측

직렬-병렬변환기

클록

동기신호

직렬 데이터 병렬데이터

3. 디지털 금고

v 비밀번호가 “3, 1, 9, 0”인 경우를 가정

v 키 패드상의 키 3, 1, 9, 0은 각 플립플롭의 클록입력에 연결

v 기타 키들은 NOR 게이트의 입력에 연결

v 비밀번호를 순서적으로 누르면 각 데이터가 오른쪽으로 시프트.

v 마지막 키 0을 누르면 QA=1이 되어서 금고문이 열림.

DD QD1 DC DB DAQC QB QA

1 2 3

4 5 6

7 8 9

0

FF-D FF-C FF-B FF-A

CLR CLR CLR CLR

18한국기술교육대학교 전기전자통신공학부

4. 시간 지연회로

v n비트 직렬입력-직렬출력 레지스터를 사용하면 입력에 가해진 펄스보다(n-1)T(T는 클록의 주기)만큼 지연되어 출력에서 펄스가 나온다.

v 예를 들어, 4비트 레지스터를 쓴 경우, 클록 주파수가 1MHz이면 T=1ms(=1/106), 따라서 3 ms 지연되어 펄스가 나온다.

v 시간지연(time delay)을 더욱 증가하려면 레지스터를 필요한 개수만큼 직렬연결하고, 클록펄스를 공통으로 사용.

CP

I 4비트시프트

레지스터O

입력출력

CP

O

I

T

3T

19한국기술교육대학교 전기전자통신공학부

5. 난수발생회로

v 임의의 랜덤(random)한 수열을 발생하는 회로

v 후, 하면, QDQCQBQA = 1 1 1 1

v 펄스가 입력됨에 따라 아래와 같은 상태도를 따름.

0=PR 1=PR

(15)

1111 0111 0011 0001 1000 0100 0010 1001

1110 1101 1010 0101 1011 0110 1100

(7) (3) (1) (8) (4) (2) (9)

(12)(6)(11)(5)(10)(13)(14)

초기상태는0000 이외의어떤 상태도가능

DD QD DC DB DAQC QB QA

CP

QD QC QB QAPR

PR PR PR PR

20한국기술교육대학교 전기전자통신공학부