Upload
shfnth
View
7
Download
0
Embed Size (px)
DESCRIPTION
123134345354512341423134
Citation preview
실험 34. 4 단자 회로망실험 35. h- 파라미터의 측정
서강대학교 전자공학과10 주차
목차
- 2 -
실험 목표
이론적 배경
실험 내용
실험 시 유의 사항
실험 목표
- 3 -
4 단자 회로망 (4 terminal network) h 파라미터에 의한 4 단자 회로망의 해석방법 숙지
h 파라미터의 측정 에미터 접지 트랜지스터 회로의 h- 파라미터 해석 트랜지스터 등가 T 회로 유도
이론적 배경 – 4 단자회로의 h 파라미터 표현
- 4 -
고려하는 4 단자 회로망의 특징 좌 / 우 단자간 전류흐름이 없다 실질적으로는 3 단자 회로라고 볼 수 있음
h- 파라미터 선형 4 단자 회로의 특성지표 행렬 입력 : 1단의 전류와 2 단의 전압 출력 : 1단의 전압과 2 단의 전류 DC h 파라미터와 AC(small signal) h 파라미터가 있음
I1 I2
V1 V2
+ +
2221212
2121111
VhIhI
VhIhV
이론적 배경 – h 파라미터 해석과 측정
- 5 -
h11, h12, h21, h22 의 의미 두 입력 변수 I1, V2 에 대한 출력 I2, V1의 영향 정도 두 입력 중 하나의 입력을 차례로 0 으로 설정하고 나머지 입력에
대한 출력 변수의 영향을 파악함으로써 측정 가능 바로 선형시스템이기 때문 !
V2 = 0 로 설정 ( 출력 단자를 단락 )
h11 : 출력단자를 단락했을 때의 입력 저항 h21 : 출력단자를 단락했을 때의 순방향 전류 이득
1212
1111
IhI
IhV
0V1
111
2
ΔI
ΔVh
0V1
221
2
ΔI
ΔIh
이론적 배경 – h 파라미터 해석과 측정
- 6 -
I1 = 0 으로 설정 ( 입력단자를 개방 )
h12 : 입력단자를 개방했을 때의 역방향 전압 전달 비용 h22 : 입력단자를 개방했을 때의 출력 admittance
2222
2121
VhI
VhV
0I2
112
1
ΔV
ΔVh
0I2
222
1
ΔV
ΔIh
이론적 배경 – BJT 의 바이어스 방식
- 7 -
BJT 의 전형적 바이어스 방식 공통 에미터 ( 에미터 접지 ) (b) 공통 콜렉터 ( 콜렉터 접지 ) (c) 공통 베이스 ( 베이스 접지 ) (a)
4 단자 회로망 파라미터 hi : 입력 resistance
ho : 출력 admittance
hf : 정방향 이득 hr : 역방향 이득
2 첨자는 바이어스 방식을 표시 h?e, h?b, h?c
(a) (b) (c)
4 단자 회로망 방정식 소신호 (AC 또는 differential) 에 적용
등가회로
이론적 배경 – 에미터 접지회로
- 8 -
i1
+
v1
i2
v2
+
2oe1fe2
2re1ie1
vhihi
vhihv
hiei1
v1
+
i2
v2
+
hreV2
+
1/hoe
hfei1
hie, hfe 의 측정 출력단을 단락 ( 즉 , 전압을 고정 ) 하고 입력단에 소신호 입력 v1, i1, i2 의 변화를 측정
hre, hoe 의 측정 입력단을 개방 ( 즉 , 전류를 고정 ) 하고 출력단에 소신호 입력 v1, v2, i2 의 변화를 측정
이론적 배경 – h 파라미터의 측정
- 9 -
0v1
1ie
2
Δi
Δvh
0v1
2fe
2
Δi
Δih
0i2
1re
1
Δv
Δvh
0i2
2oe
1
Δv
Δih
이론적 배경 – BJT 의 특성곡선을 이용한 h 값 추정
- 10 -
BBEie ΔIΔVh / BCfe ΔIΔIh /
이론적 배경 – BJT 의 특성곡선을 이용한 h 값 추정
- 11 -
CEBEre ΔVΔVh / CECoe ΔVΔIh /
아래 회로의 h 파라미터를 구한다 . 루프 - 전류 분석이나 노드 - 전압 분석 기법을 이용
실험 내용 – h 파라미터의 이론적 계산
- 12 -
실험 내용 – h 파라미터의 측정
- 13 -
h11 과 h21 의 측정 그림 34-4 회로 구성 고전압원을 20V 로
조절한다 . I1을 0.5mA 가 되게 한다 .
V1과 I2 를 측정한다 .
h11과 h21을 계산한다 .
h12 과 h22 의 측정 그림 34-5 회로 구성 V2 = 10V 가 되게 한다 .
V1과 I2 를 측정한다 .
h12 과 h22 을 계산한다 .
실험 내용 – hie 와 hfe 의 측정
- 14 -
그림 35-6 의 회로 구성 VEE 를 조절하여 IC=1mA 에 설정 v3 의 변화가 선형동작범위에 있도록 vg 를 조정 vg, vEB, v3 를 측정 hie, hfe 를 계산 IC 를 2, 4, 6mA 로 변화시키며 실험을 반복
10μH
+
-
vg
+
-
R1 1M
R3
100
9VVCC
VEE 10V
R2
470100μF
A1266
IB
IC
vBE
v3+ -
mA·M
실험 내용 – hre 와 hoe 의 측정
- 15 -
그림 35-7 의 회로 구성 VEE 를 조절하여 IC=1mA 에 설정 v3 의 변화가 선형동작범위에 있도록 vg 를 조정 vCE, vEB, v3 를 측정 hre, hoe 를 계산 IC 를 2, 4, 6mA 로 변화시키며 실험을 반복
50H +
-
+
-R3
100
9VVCC
VEE 10V
R2
470
10
0μ
F
A1266 IC
vBE
v3
+ -
mA·M
vCE
v
실험 시 유의사항
- 16 -
실험 34 실험 과정 1의 회로에서 100V 전원을 사용하라고 했으나 실험실의
DC power supply 의 최대 출력 전압이 30V 이므로 적당한 값으로 조절하여 할 것 .
실험 35 교재의 2N404(PNP) 트랜지스터 대신 A1266(PNP) 를 사용하여
실험할 것 .
Design Problem
- 17 -
NPN Transistor 베이스 공통 증폭기를 구성하고 전류 증폭도 , 입력저항 , 전압 증폭도 , 출력 저항을 구하시오 .
( 단 , IC=6mA~10mA, frequency=5kHz)