Upload
others
View
0
Download
0
Embed Size (px)
Citation preview
01. 06. 2014. Logička simulacija 1
Logička simulacija
01. 06. 2014. Logička simulacija 2
Logička simulacija
Cilj:Dobiti što više informacija o ponašanju digitalnih kola za što kraće vreme.
Metod: - Detaljni talasni oblik signala prikazati
samo na nivou logičkih stanja.- Simulirati ponašanje kola samo u
trenucima u kojima postoji promena stanja nekog signala u kolu.
- Simulirati samo deo kola koji je aktivan u tekućem trenutku analize.
Logička simulacija
01. 06. 2014. Logička simulacija 3
Mogućnosti:1. Verifikacija rada logičkog sistema – kola;2. Detekcija preopterećenih elemenata3. Izveštaj o aktivnosti (elemenata, signala)4. Provera test sekvence5. Detekcija problema trke6. Detekcija hazarda (aktivnosti više od jednog
trostatičkog elementa vezanog za isti čvor i sl.)
7. Dijagnostika greške nastale usled defekata pri fabrikaciji.
Logička simulacija
01. 06. 2014. Logička simulacija 4
Aktivnosti neophodne za obavljanje LS:1. Opis hardvera
1. Tip elementa;2. Naziv elementa3. Sprega među elementima4. Podaci o kašnjenju5. Ulazno/izlazni čvorovi
2. Opis pobude3. Inicijalizacija, t=0-
4. kontrola simulacije (vreme/uslov završetka simulacije)
5. Kontrola izlaza (šta se štampa)
Logička simulacija
01. 06. 2014. Logička simulacija 5
Hijerarhijski nivoi LS:
1. Algoritamski
2. Funkcionalni (nivo ponašanja, RTL)
3. Logički
4. Prekidački (tranzistorski)
Logička simulacija
01. 06. 2014. Logička simulacija 6
Logička stanja- Detaljni talasni oblik signala prikazan samo na nivou logičkih stanja.
Logička simulacija
01. 06. 2014. Logička simulacija 7
Logička stanja
Logička simulacija
Skup vrednosti signala tipa std_logic
vrednost značenje U neinicirani signal X jako nepoznato stanje 0 jaka nula 1 jaka jedinica Z visoka impedansa W slabo nepoznato stanje L slaba nula (Low) H slaba jedinica (High) - nebitno stanje (don’t care)
01. 06. 2014. Logička simulacija 8
Logička stanja
Logička simulacija
Promena stanja u nekom čvoru naziva se “događaj” ili “prelaz”
Promena iz jednog stanja u isto stanje naziva se
“neutralni događaj”( na jednom ulazu ILI nalazi se 1, a stanje na drugom ulazu promeni se sa 0 na 1 )
01. 06. 2014. Logička simulacija 9
Modelovanje logičkih elemenata
Logička simulacija
1. Logička funkcija
Logička stanja i
uslov promene stanja
2. Kašnjenje
Trenutak nastanka promene stanja na izlazu
Nulto
Jedinično
Dodeljivo
Rise/Fall
Precizno 01. 06. 2014. Logička simulacija 10
Modelovanje logičkih elemenata
Logička simulacija
Model nultog kašnjenja
1 1 1 1 1 1 1 1 1 1 1
01. 06. 2014. Logička simulacija 11
Modelovanje logičkih elemenata
Logička simulacija
Model jediničnog kašnjenja
1 1 1 1 1 1 1 1 1 1 1
01. 06. 2014. Logička simulacija 12
Modelovanje logičkih elemenata
Logička simulacija
nulto jedinično
kašnjenje
Model jediničnog kašnjenja
01. 06. 2014. Logička simulacija 13
1 1
Modelovanje logičkih elemenata
Logička simulacija
Model dodeljivog kašnjenja
5
2
4
01. 06. 2014. Logička simulacija 14
Modelovanje logičkih elemenata
Logička simulacija
Model R/F kašnjenja
01. 06. 2014. Logička simulacija 15
Modelovanje logičkih elemenata
Logička simulacija
Model R/F kašnjenja
Primer invertora sa tR= 4ns i tF= 1ns.
Nedovoljna energija
Signal visoke frekvencije
01. 06. 2014. Logička simulacija 16
Modelovanje logičkih elemenata
Logička simulacija
Model preciznog kašnjenja
NI kolo td=(3, 5)
NE kolo td=(1, 2)
NILI td=(2, 4)
01. 06. 2014. Logička simulacija 17
Modelovanje logičkih elemenata
Logička simulacija
Zavisnost kašnjenja od C
01. 06. 2014. Logička simulacija 18
Modelovanje logičkih elemenata
Logička simulacija
Modelovanje logičke funkcije u simulatoru na logičkom nivou
I funkcija
min
ILI funkcija
max
01. 06. 2014. Logička simulacija 19
Modelovanje logičkih elemenataLogička simulacija
Modelovanje logičke funkcije u simulatoru na logičkom nivou
U U U 1 U U U U UU X X 1 X X X 1 X
U X 0 1 X X 0 1 X1 1 1 1 1 1 1 1 1U X X 1 X X X 1 XU X X 1 X X X 1 XU X 0 1 X X 0 1 XU 1 1 1 1 1 1 1 1U X X 1 X X X 1 X
ILI U X 0 1 Z W L H -UX
01ZWLH-
01. 06. 2014. Logička simulacija 20
Modelovanje logičkih elemenataLogička simulacija
Modelovanje logičke funkcije u simulatoru na logičkom nivou
Modelovanje logičke funkcije kod elemenata sa više ulaza
01. 06. 2014. Logička simulacija 21
Modelovanje logičkih elemenataLogička simulacija
Modelovanje logičke funkcije u simulatoru na logičkom nivou
Hazardi
Statički hazard (istovremena promena signala na dva ulaza istog kola)
Statički hazard 0 (I kolo)
Statički hazard 1 (ILI kolo)
Dinamički hazard
Jedna promena signala na ulazu izazove višestruku promenu izlaznog signala
(posledica različitog kašnjenja na višestrukim putevima od jednog ulaza do izlaza)
01. 06. 2014. Logička simulacija 22
Modelovanje logičkih elemenataLogička simulacija
Dinamički hazard
01. 06. 2014. Logička simulacija 23
Modelovanje logičkih elemenataLogička simulacija
Žičana logika
01. 06. 2014. Logička simulacija 24
Modelovanje logičkih elemenataLogička simulacija
Žičana logika
Konflikti na magistrali nastaju ako je aktivno više od jednog trostatičkog elementa
Konflikti aktivnosti dovode magistralu u isto aktivno stanje
F1=A0 i F2=A0
Konflikti stanja vode izlaz u suprotna stanja
F1=A0 i F2=A1
01. 06. 2014. Logička simulacija 25
Modelovanje logičkih elemenataLogička simulacija
Potencijalni konflikti nastaju ako je aktivno jedan izlaz aktivan a drugi potencijalno aktivan
Potencijalni konflikti aktivnosti dovode magistralu u isto aktivno stanje
F1=A0 i F2=0Z
Potencijalni konflikti stanja vode izlaz u suprotna stanja
F1=A0 i F2=1Z
Žičana logika
01. 06. 2014. Logička simulacija 26
Modelovanje logičkih elemenataLogička simulacija
Žičana logika
01. 06. 2014. Logička simulacija 27
Modelovanje logičkih elemenataLogička simulacija
Pull-up otpornik
01. 06. 2014. Logička simulacija 28
Modelovanje logičkih elemenataLogička simulacija
Jačina signala
0
1
0
01. 06. 2014. Logička simulacija 29
Modelovanje logičkih elemenataLogička simulacija
Jačina signala
1
1
0
01. 06. 2014. Logička simulacija 30
Modelovanje logičkih elemenataLogička simulacija
Jačina signala
1
10
1
10 ?
01. 06. 2014. Logička simulacija 31
Modelovanje logičkih elemenataLogička simulacija
Jačina signala
01. 06. 2014. Logička simulacija 32
Modelovanje logičkih elemenataLogička simulacija
Jačina signala
01. 06. 2014. Logička simulacija 33
Predstavljanje podataka u logičkom simulatoru
Tabele – liste
• Model sistema
• Tabela veza
• Tabela pobude
• Tabela odziva
• Tabela budućih događaja na ulazima
• Tabela budućih događaja na izlazima
01. 06. 2014. Logička simulacija 34
Predstavljanje podataka
• Model sistema
Redni broj/ime ćelije
Šifra funkcije
Kašnjenja
Spisak UL portova
Spisak izlaznih portova
01. 06. 2014. Logička simulacija 35
Predstavljanje podataka
• Tabela veza
01. 06. 2014. Logička simulacija 36
• Tabela pobude
Predstavljanje podataka
01. 06. 2014. Logička simulacija 37
• Tabela odziva
Predstavljanje podataka
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0+
t1t2t3
01. 06. 2014. Logička simulacija 38
• Tabela budućih događaja na ulazima (TBDU)
• Tabela budućih događaja na izlazima (TBDI)
Predstavljanje podataka
B 0B
A 1B 0A 0
tčvor stanje
0-
0+
367
1
Za t=0+
01. 06. 2014. Logička simulacija 39
• Princip narednog događaja
• Princip selekcije puteva
Algoritam logičke simulacije
I. Inicijalizacija
II. Analiza
1. Izbor narednog događaja (iz TBDU)
2. Odrede se pobuđeni elementi
3. Odredi se stanje i vreme promene stanja na njihovom izlazu (kreira se TBDI)
III. Ažuriranje tabele odziva i TBDU
IV. Odluka o nastavku simulacije01. 06. 2014. Logička simulacija 40
Algoritam logičke simulacije
I. Inicijalizacija
t=0-
0 0 1 1 0 0 1
čvort A B C D E F G
0-
B 0B
A 1B 0A 0
tčvor stanje
0-
0+
367
1
01. 06. 2014. Logička simulacija 41
Algoritam logičke simulacije
A 1B 0A 0
367
Bt
čvor stanje
0+ 1
II. Analiza t=0+
1. Izbor narednog događaja iz TBDU
01. 06. 2014. Logička simulacija 42
Algoritam logičke simulacije
II. Analiza t=0+
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 43
Algoritam logičke simulacije
II. Analiza t=0+
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
1 11E
signal stanje vreme
t=0+trILI21=0+15=15
t=0+trI21=0+11=11
1*D 15
01. 06. 2014. Logička simulacija 44
Algoritam logičke simulacije
III. Ažuriranje t=0+
tabele odziva
0 1 1 1 0 0 10+
0 0 1 1 0 0 1
čvort A B C D E F G
0-
i TBDU B 06A 07E 111
A3 1
D 1*15
t čvor stanje
01. 06. 2014. Logička simulacija 45
Algoritam logičke simulacije
II. Analiza t=3
1. Izbor narednog događaja iz TBDU
A
B 0A 0E 1
t čvor stanje
3
6711
1
D 1*15
01. 06. 2014. Logička simulacija 46
Algoritam logičke simulacije
II. Analiza t=3
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 47
Algoritam logičke simulacije
II. Analiza t=3
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
0C
signal stanje vreme
8 t=3+tfNE1=3+5=8
01. 06. 2014. Logička simulacija 48
Algoritam logičke simulacije
III. Ažuriranje t=3tabele odziva
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
i TBDU
E 111D 1*15
B 0A 0
t čvor stanje
67
1 1 1 1 0 0 13
C8 0
01. 06. 2014. Logička simulacija 49
Algoritam logičke simulacije
II. Analiza t=6
1. Izbor narednog događaja iz TBDU
E 111D 1*15
B 0A 0
t čvor stanje
67
C8 0
01. 06. 2014. Logička simulacija 50
Algoritam logičke simulacije
II. Analiza t=6
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 51
Algoritam logičke simulacije
II. Analiza t=6
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
0 14E
signal stanje vreme
1**D 21 t=6+trILI21=6+15=21
t=6+tfI21=6+8=14
01. 06. 2014. Logička simulacija 52
Algoritam logičke simulacije
III. Ažuriranje t=6tabele odziva
i TBDU
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
E 111
A 0
t čvor stanje
7C8 0
D 1*15E 014
01. 06. 2014. Logička simulacija 53
Algoritam logičke simulacije
II. Analiza t=7
1. Izbor narednog događaja iz TBDU
C8 0
E 111
D 1*15
A 0
t čvor stanje
7
E 014
01. 06. 2014. Logička simulacija 54
Algoritam logičke simulacije
II. Analiza t=7
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 55
Algoritam logičke simulacije
II. Analiza t=7
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
1C
signal stanje vreme
14 t=7+trNE1=7+7=14
01. 06. 2014. Logička simulacija 56
Algoritam logičke simulacije
III. Ažuriranje t=7tabele odziva
i TBDU
E 111
D 1*15
t čvor stanje
C8 0
E 014
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7C 114
01. 06. 2014. Logička simulacija 57
Algoritam logičke simulacije
II. Analiza t=8
1. Izbor narednog događaja iz TBDU
E 111
D 1*15
t čvor stanje
C8 0
E 014C 114
01. 06. 2014. Logička simulacija 58
Algoritam logičke simulacije
II. Analiza t=8
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 59
Algoritam logičke simulacije
II. Analiza t=8
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
0D
signal stanje vreme
19 t=8+tfILI21=8+11=19
t=8+tf21=8+8=16
t=8+tfILI22=8+11=19
0**E 16
0G 19
01. 06. 2014. Logička simulacija 60
Algoritam logičke simulacije
III. Ažuriranje t=8tabele odziva i TBDU
D 019
E 111
D 1*15
t čvor stanje
E 014
C 114
0 0 1 1 1 0 18 G 019
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7
01. 06. 2014. Logička simulacija 61
Algoritam logičke simulacije
II. Analiza t=11
1. Izbor narednog događaja iz TBDU
D 019
E 111
D 1*15
t čvor stanje
E 014
C 114
G 01901. 06. 2014. Logička simulacija 62
Algoritam logičke simulacije
II. Analiza t=11
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 63
Algoritam logičke simulacije
II. Analiza t=11
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
1F
signal stanje vreme
22 t=11+trI22=11+11=22
01. 06. 2014. Logička simulacija 64
Algoritam logičke simulacije
III. Ažuriranjetabele odziva za t=11 i TBDU
D 019D 1*15
t čvor stanje
E 014
C 114
G 0190 0 0 1 0 0 18
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7
F 1220 0 0 1 1 0 111
01. 06. 2014. Logička simulacija 65
Algoritam logičke simulacije
II. Analiza t=14
1. Izbor narednog događaja iz TBDU
D 019D 1*15
t čvor stanje
E 014
C 114
G 019F 122
01. 06. 2014. Logička simulacija 66
Algoritam logičke simulacije
II. Analiza t=14
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 67
Algoritam logičke simulacije
II. Analiza t=14
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
0F
signal stanje vreme
22 t=14+tfI22=14+8=22
t=14+trILI21=14+15=29
t=14+tfI21=14+8=22
1D
0**E 22
29
01. 06. 2014. Logička simulacija 68
Algoritam logičke simulacijeIII. Ažuriranje
tabele odziva za t=14 i TBDU
D 019D 1*15
t čvor stanje
G 019F 122
F 022
0 0 1 1 0 0 114
D 129
0 0 0 1 0 0 18
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7
0 0 0 1 1 0 111
01. 06. 2014. Logička simulacija 69
Algoritam logičke simulacije
II. Analiza t=15
1. Izbor narednog događaja iz TBDU
D 1*15D 019G 019
t čvor stanje
F 122
F 022D 129 01. 06. 2014. Logička simulacija 70
Algoritam logičke simulacije
II. Analiza t=19
1. Izbor narednog događaja iz TBDU
D 019G 019
t čvor stanje
F 122
F 022D 129
01. 06. 2014. Logička simulacija 71
Algoritam logičke simulacije
II. Analiza t=19
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 72
Algoritam logičke simulacije
II. Analiza t=19
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
0F
signal stanje vreme
t=14+tfI22=19+8=2727
01. 06. 2014. Logička simulacija 73
III. Ažuriranjetabele odziva za t=19 i TBDU
F 027
0 0 1 1 0 0 114
0 0 0 1 0 0 18
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7
0 0 0 1 1 0 111
t čvor stanje
F 122
F 022
D 129
0 0 1 0 0 0 119
01. 06. 2014. Logička simulacija 74
Algoritam logičke simulacije
II. Analiza t=22
1. Izbor narednog događaja iz TBDU
t čvor stanje
F 122
F 022F 027D 129
01. 06. 2014. Logička simulacija 75
III. Ažuriranjetabele odziva za t=22 i TBDU
t čvor stanje
F 027D 129
0 0 1 1 0 0 114
0 0 0 1 0 0 18
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7
0 0 0 1 1 0 111
0 0 1 0 0 0 119
0 0 1 0 0 VF 12201. 06. 2014. Logička simulacija 76
Algoritam logičke simulacije
II. Analiza t=27
1. Izbor narednog događaja iz TBDU
t čvor stanje
F 027D 129
01. 06. 2014. Logička simulacija 77
Algoritam logičke simulacijeLogička simulacija
II. Analiza t=27
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 78
Algoritam logičke simulacije
II. Analiza t=27
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
1**G
signal stanje vreme
t=27+trI22=27+15=3232
01. 06. 2014. Logička simulacija 79
III. Ažuriranje tabele odziva za t=27
i TBDUt čvor stanje
D 1290 0 1 1 0 0 114
0 0 0 1 0 0 18
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7
0 0 0 1 1 0 111
0 0 1 0 0 0 119
0 0 1 0 0 VF 122
0 0 1 0 0 0 127 01. 06. 2014. Logička simulacija 80
Algoritam logičke simulacije
II. Analiza t=29
1. Izbor narednog događaja iz TBDU
t čvor stanje
D 129
01. 06. 2014. Logička simulacija 81
Algoritam logičke simulacije
II. Analiza t=29
2. Odrede se pobuđenielementi
01. 06. 2014. Logička simulacija 82
Algoritam logičke simulacije
II. Analiza t=29
3. Odredi se stanje i vremepromene stanja na njihovom izlazu (kreira se TBDI)
0**F
signal stanje vreme
t=27+tfI22=29+8=3737
01. 06. 2014. Logička simulacija 83
III. Ažuriranje tabele odziva za t=29
i TBDUt čvor stanje
0 0 1 1 0 0 114
0 0 0 1 0 0 18
0 0 1 1 0 0 1
1 0 1 1 0 0 1
0 0 1 1 0 0 1
čvort A B C D E F G
0-
0 1 1 1 0 0 10+
6
1 1 1 1 0 0 13
7
0 0 0 1 1 0 111
0 0 1 0 0 0 119
0 0 1 0 0 VF 122
0 0 1 0 0 0 127
0 0 1 1 0 0 129 01. 06. 2014. Logička simulacija 84
Simulacija kola sa mešovitim signalima(Hibridna simulacija)
01. 06. 2014. Logička simulacija 85
Simulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 86
Simulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 87
MOS kola
BJT kola
Sprega između analognog i digitalnog delaSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 88
Pragovi odluke
Sprega između analognog i digitalnog delaSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 89
Sprega između digitalnog i analognog delaSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 90
Sprega između digitalnog i analognog delaSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 91
Sprega između digitalnog i analognog delaSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 92
Mehanizam toka vremenaSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 93
Mehanizam toka vremenaSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 94
AlgoritamSimulacija kola sa mešovitim signalima
01. 06. 2014. Logička simulacija 95959595
I. Uvod: Šta smo naučili?
Šta treba da znamo?Elementarno (za potpis)Cilj logičke simulacije?
Osnovna (za 6)1. Metodi na kojima je zasnovana logička
simulacija?2. Mogućnosti logičke simulacije?
LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/
Algoritam optimizacije
01. 06. 2014. Logička simulacija 969696
Šta treba da znamo?
Ispitna pitanjaa) Hijerarhijski nivoi logičke simulacijeb) Logička stanjac) Modelovanje logičkih elemenata sa više
ulazad) Modeli kašnjenjae) Hazardi (statički i dinamički)f) Jačina signala (pojam i primer)
LEDA - Laboratory for Electronic Design Automation http://leda.elfak.ni.ac.yu/ 96
Algoritam optimizacije
01. 06. 2014. Logička simulacija 9797
Sledećeg časaУвод уVHDL језик за опис хардвера • Опис хардвера (ентитет-архитектура)• Сигнали• Основе VHDL правописа• Опис основних логичких операција • Редослед извршавања наредби• Стилови описаЛитература:П. Петковић, М. Милић, Д. Мирковић, VHDL i VHDL-
AMS подршка пројектовању електронских кола и система, Поглавље 2 VHDL кôд прилагођен синтези, стр. (1-18)
Petak 18.05.2012.
Logička simulacija
Page:2 / 2