공학 석사학위 논문

3 레벨 계통 연계 인버터의 SVPWM 을

위한 LCL-필터 설계

아 주 대 학 교 대 학 원

전자공학과

서 승 규

3 레벨 계통 연계 인버터의 SVPWM 을

위한 LCL-필터 설계

지도교수 이 교 범

이 논문을 공학 석사학위 논문으로 제출함

2016 년 12 월 15 일

아 주 대 학 교 대 학 원

전자공학과

서 승 규

Design of an LCL-Filter for Space Vector PWM in Grid-

Connected 3-Level Inverter Systems

서승규의 공학 석사학위 논문을 인준함.

심사위원장 이 교 범 인

심 사 위 원 좌 동 경 인

심 사 위 원 구 형 일 인

아 주 대 학 교 대 학 원

2016 년 12 월 15 일

i

Abstract

SeungGyu Seo

Electrical and Computer Engineering

Graduate School

Ajou University

This paper proposes an LCL-filter design method for space vector pulse width

modulation (SVM) in grid-connected three-phase inverter systems. Although there are

several studies in progress, the existing methods are erroneous in the SVM system because

they focus on other switching methods. This paper presents the design methodology for an

LCL-filter that is optimized for SVM switching operations. The procedures and techniques

described in this paper. First, the inverter-side inductor is determined by an analysis of the

ripple components, mathematically. Secondly, based on the reactive power absorption ratio,

the filter capacitor is determined. Finally, the grid-side inductor is determined by the ripple

attenuation factor of the output current. The simulation and experimental results verify the

validity of the design method for the LCL-filter.

ii

목 차

제 1 장 서론 ........................................................................................................................................ 1

제 2 장 SVPWM 스위칭 구현을 위한 방법 .......................................................................... 4

2.1 기본적인 SVPWM 구현 방식 ....................................................................................... 4

2.2 옵셋 전압 주입을 통한 SVPWM 구현 방식 ......................................................... 8

제 3 장 SVPWM 방식에 최적화된 인버터의 필터 설계 방법 ................................... 12

3.1 인버터 측 인덕터 설계 방법 ...................................................................................... 12

3.2 필터 커패시터 설계 방법............................................................................................. 19

3.3 계통 측 인덕터 설계 방법 .......................................................................................... 20

제 4 장 시뮬레이션 ......................................................................................................................... 22

제 5 장 실험 ...................................................................................................................................... 24

제 6 장 결론 ...................................................................................................................................... 27

참고문헌 ................................................................................................................................................ 28

iii

그림 차례

그림 1. 계통연계형 3레벨 인버터 시스템 .................................................................... 2

그림 2. 스위칭 상태에 따른 공간 벡터도 .................................................................... 5

그림 3. 전압 변조 과정 .................................................................................................... 6

그림 4. SVPWM 구현을 위한 옵셋 전압 및 지령 전압 ............................................. 8

그림 5. SVPWM 동작을 위한 3상 극전압의 유효 인가 시간 ................................. 10

그림 6. 출력 상전압과 계통 상전압 ............................................................................ 13

그림 7. 1번 영역에서의 전류 리플 ............................................................................... 14

그림 8. 2번 영역에서의 전류 리플 ............................................................................... 14

그림 9. 3번 영역에서의 전류 리플 ............................................................................... 15

그림 10. 4번 영역에서의 전류 리플 ............................................................................. 15

그림 11. 출력 전류 리플 파형 ...................................................................................... 17

그림 12. LCL-필터의 출력 전류 파형 및 FFT 시뮬레이션 파형 ............................ 23

그림 13. 10kW 3레벨 인버터 실험세트......................................................................... 25

그림 14. LCL-필터의 출력 전류 파형 및 FFT 실험 파형 ........................................ 26

-1-

제 1 장 서론

최근 자원 고갈과 환경오염에 대한 관심의 증대로, 화석 연료를 대체하고 이

산화탄소의 배출을 감소시키기 위해 신재생 에너지와 관련된 연구가 활발히 이

루어지고 있다. 이러한 신재생 에너지 시스템은 일반적으로 그림 1과 같은 계

통 연계 인버터를 사용한다. 인버터를 사용하는 시스템은 필연적으로 기본파

성분과 더불어 스위칭 주파수의 정수 배에 해당하는 고조파 성분을 포함한다

[1]. 계통 전류의 고조파 성분은 시스템 성능을 저하시키고 장비의 손상을 야기

한다. 그렇기 때문에 계통 전류의 고조파 성분은 통상 IEEE-519, IEEE-1547 과

같은 규정을 준수하여야 한다[2]-[3]. 계통 전류의 고조파 성분 제한 규정을 만

족하기 위한 다양한 방법들이 존재하지만, 일반적으로는 필터 설계를 통해 고

조파 성분을 저감한다. 그 중에서도 L-필터는 설계 방법이 간단하여 계통 연계

시스템에서 쉽게 사용할 수 있다는 장점이 있다. 하지만 시스템 용량이 증가할

수록 규정을 만족하고 성능을 유지하기 위한 필터의 용량과 부피는 커지고 가

격은 상승한다. 또한 필터 인덕턴스의 증가로 시스템의 응답 특성이 저하되며

전압 강하 현상이 나타나게 된다. 필터의 체적이 증가하는 L-필터의 단점을 보

완하기 위한 방법으로 LCL-필터가 있다. 3차 저역 통과 필터와 같은 특성을 갖

는 LCL-필터는 고조파 감쇄 효과가 L-필터보다 우수하기 때문에 비교적 더 작

은 용량으로 동일한 감쇄 효과를 얻을 수 있어 필터의 제작 비용과 부피를 줄

일 수 있다. 이와 같은 여러 장점에도 불구하고 LCL-필터는 설계 과정이 복잡

하다는 문제로 인해 널리 사용되지 않고 있다[4]. 이러한 문제 해결을 위한 다

양한 방법들이 연구되고는 있지만, 대부분 추가적인 LC-필터의 영향을 고려한

설계에 초점이 맞춰져 있다[5]-[6]. 필터 설계 과정에 있어 추가적인 LC-필터는

LCL-필터의 설계에 있어 중요한 부분이다. 하지만 추가적인 LC-필터 부분은 인

버터 측 인덕턴스(Li) 설계 값을 기준으로 설계가 가능하므로 정확한 인버터 측

-2-

인덕턴스의 설계가 우선된다. 또한 전류 리플 분석을 통해 인버터 측 인덕턴스

를 설계하므로, 전류 리플에 영향을 주는 인버터의 스위칭 방식은 중요하게 고

려되어야 한다.

그림 1. 계통연계형 3레벨 인버터 시스템

Fig. 1. Grid-connected three-level inverter system.

본 논문에서는 공간벡터변조방식(SVPWM)에 최적화된 LCL-필터 설계 방법

을 제안한다. 전압변조지수가 작은 구간에서는 스위칭 방법에 따른 필터 설계

값에 큰 차이가 없지만, 전압변조지수가 클 경우 스위칭 방법에 따라 필터 설

계 값에 차이가 발생함으로 필터 설계 시 각각의 스위칭 기법에 최적화된 설계

방법이 필요하다.

본 논문의 LCL 필터 설계를 위한 스위칭 기법은 공간벡터변조방식(SVPWM)

이며, 구현을 위해 간단하고 일반적으로 많이 사용하는 옵셋 주입 방식을 사용

하였다. 또한 제안하는 LCL 필터의 설계를 위한 절차는 다음과 같다. 우선적으

로 인버터 측 인덕턴스(Li)는 L-필터만 사용했을 때의 계통 전류 리플을 분석하

여 설계한다. 계통 측 인덕턴스(Lg)는 전류 리플 감쇄율을 이용하여 값을 얻을

수 있다. 여기서, 전류 리플 감쇄율은 인버터 측 인덕턴스(Li)의 출력 전류 전고

-3-

조파 왜율(THD)과 계통 측 인덕턴스(Lg)의 출력 전류 전고조파 왜율(THD)의 비

로 나타낼 수 있다. 필터 커패시터(Cf)의 경우에는 무효전력 흡수율을 고려하여

적절한 용량을 설계한다. 제안하는 필터 설계 기법은 시뮬레이션과 실험으로

설계한 필터의 최종 출력 전류 전고조파 왜율(THD)을 확인하여 그 타당성을

검증한다.

-4-

제 2 장 SVPWM 스위칭 구현을 위한 방법

2.1 기본적인 SVPWM 구현 방식

3상 전력을 복소수 공간에서 하나의 공간 벡터로 표현하여 변조하는 기법을

공간 벡터 변조 방식(Space Vector PWM, SVPWM)이라고 한다. SVPWM은 3상 전

력 제어에 사용되는 인버터의 6개 스위치를 한번에 고려하여 인버터의 스위칭

상태를 결정한다. SVPWM은 일반적으로 타 PWM 제어 기법보다 큰 출력 전압

을 보장하며, 출력 전압에 비교적 적은 고조파 전압이 포함된다는 장점을 특징

으로 한다.

3상 인버터의 출력은 각 상의 스위치 Sa, Sb, Sc의 스위칭 상태에 의해 결정된

다. 각 상의 스위칭 상태는 지령 전압 벡터에 의해 결정되는데 이 때 지령 전

압 벡터는 총 8개의 벡터로 이루어진 공간 벡터도 안에서 어떠한 크기와 방향

을 갖는 전압 벡터로 표현된다. 유효 전압 벡터로 일컫는 각 전압 벡터 V1~V6

은 60˚의 위상 차이를 가지며, 크기는 2Vdc/3으로 동일하다. 반면에 크기가 0인

V0, V7은 영 전압 벡터라 칭한다.

표 1. 스위칭 상태에 따른 인버터의 공간 전압 벡터

TABLE 1. Space voltage vector by switching states

스위칭 함수 출력 극전압 공간 벡터 전압

aS bS cS asv bsv csv nv

1 1 1 0 0 0 /7v 0 0

0 1 1 /dc2V 3 /dcV 3 /dcV 3 ( / ) /4 dcv 2V 3 180

1 0 1 /dcV 3 /dc2V 3 /dcV 3 ( / ) /6 dcv 2V 3 300

1 1 0 /dcV 3 /dcV 3 /dc2V 3 ( / ) /2 dcv 2V 3 60

0 0 1 /dcV 3 /dcV 3 /dc2V 3 ( / ) /5 dcv 2V 3 240

1 0 0 /dc2V 3 /dcV 3 /dcV 3 ( / ) /1 dcv 2V 3 0

0 1 0 /dcV 3 /dc2V 3 /dcV 3 ( / ) /3 dcv 2V 3 120

0 0 0 0 0 0 /2v 0 0

-5-

인버터의 출력 전압 벡터를 복소수 공간 상에서 그림으로 표현하면 다음과

같다.

그림 2. 스위칭 상태에 따른 공간 벡터도

Fig. 2. Space vector diagram.

위의 그림 2와 같이 3상 인버터의 출력 극 전압으로 출력할 수 있는 전압 벡터

는 유효 전압 벡터 6가지와 영 전압 벡터가 있다. 그림 2에 나타나있듯이, 공간

벡터도의 복소수 공간 상에는 유효 전압 벡터 V1~V6가 있다. 유효 전압 벡터들

은 육각형을 형성하고 있으며 영역을 나눌 수 있으므로 기준 벡터라 부른다.

공간 벡터 전압 변조 방식은 이 유효 전압 벡터들을 사용하여 목표로 하는

지령 벡터와 같은 전압 벡터를 만드는 것이 핵심적인 원리이다. 그림 3과 같이

0˚에서 60˚ 구간인 영역 1을 예로 들어 설명하면, 이 영역은 기준 벡터 V1과 V2

로 영역이 나누어져 있다. 이 영역에서의 기준 벡터인 V1과 V2를 적절한 인가

시간에 따라 합성하면 영역 내 모든 임의의 벡터의 합성이 가능하다. 이것은

나머지 5개의 영역에서도 동일하다. 벡터의 합성은 지령 벡터 전압과 인접한

-6-

두 유효 벡터에 각각 적절한 시간을 인가하여 이루어지므로 이것을 그림과 수

식으로 표현하면 다음과 같다.

그림 3. 전압 변조 과정

Fig. 3. Changing the base vector of a reference voltage vector.

*

,

s 1 1 2 s

1 1 2

T T T T T

n n 1 0 70 0 T T T

V dt V dt V dt V dt

(1)

식 (1)을 영역 1의 예로 살펴보면, 기준 벡터는 V1과 V2이다. 그림 3에서 V*

를 생성하기 위해 V1을 특정 시간 T1만큼 인가한다. 그 후 V2를 특정 시간 T2만

큼 인가해주면 평균적으로 V*과 같은 전압 벡터를 생성할 수 있다. 하지만 이

러한 과정을 제어 주기 Ts내에서 수행해야 하므로 제어 주기 Ts내에서 빈 시간

만큼 크기가 없는 영 벡터를 인가한다. 만약 Ts동안 V*와 Vdc가 일정하다면 식

(1)은 다음과 같은 식이 된다.

*

s n 1 n 1 2V T V T V T

(2)

그림 3과 같이 지령 전압 벡터 V*가 영역 1에 위치한 경우라면, 식 (2)는 다

음과 같다.

-7-

*cos( ) cos( / )

sin( ) sin( / )s 1 dc 2 dc

1 32 2T V T V T V

0 33 3

(3)

여기서 는 /0 3 이다.

따라서 지령 전압 벡터가 영역 1 내에 있을 때, 계산되는 유효 벡터 및 영

벡터의 인가 시간은 다음과 같다.

*

*

sin( / )

/ sin( / )

sin( )

/ sin( / )

( )

1 s

dc

2 s

dc

3 s 1 2

V 3T T

2V 3 3

VT T

2V 3 3

T T T T

(4)

나머지 영역 2~6에서도 동일한 연산을 통해 각 기준 벡터를 인가하는 시간 T1,

T2, T3을 구할 수 있다.

-8-

2.2 옵셋 전압 주입을 통한 SVPWM 구현 방식

그림 4. SVPWM 구현을 위한 옵셋 전압 및 지령 전압

Fig. 2. Offset and reference voltage of SVPWM method.

필터 설계를 하기 위해 고려해야 할 부분 중에 하나로 스위칭 방법이 있다.

스위칭 방법에는 삼각파 비교 변조 방식(SPWM), 불연속 변조방식(DPWM), 공

간벡터변조방식(SVPWM)등의 다양한 스위칭 방식이 있다. 하지만 본 논문에서

는 3상 인버터 시스템에서 널리 사용되는 스위칭 방식인 공간벡터변조방식을

이용하고자 한다[7]. 공간벡터변조방식은 앞 장에서 설명했듯이 각 스위칭 방식

에 따라 영역을 나누고 이를 벡터도로 표현하여 알맞은 인가시간을 통해 구현

가능하다. 하지만 이러한 방법을 이용하지 않더라도 각 상전압 지령에 공간벡

-9-

터변조방식을 표현할 수 있게 하는 옵셋 전압 주입 방식을 통해 쉽게 구현이

가능하다. 식 (5)는 3상 상전압 지령을 나타낸다.

*

*

*

sin( )3

sin( 2 / 3)3

sin( 2 / 3)3

dc

as i

dc

bs i

dc

cs i

Vv M t

Vv M t

Vv M t

(5)

여기서 Mi는 전압 변조 지수, Vdc는 직류단 전압을 의미한다.

옵셋 전압은 유효 전압 벡터가 전압 변조 주기의 한 주기 내에 정중앙에 위

치할 수 있도록 하는 전압으로 설정하며 식 (6)과 같다.

2 2sin( ) sin( )

3 3, 0

2 243

2 2sin( ) sin( )

3 3,

2 24 63

2sin( ) sin( )

23,

2 6 93

2sin( ) sin( )

23,

2 9 23

dc

i

dc

i

dc

i

dc

i

offset

t tV

M t

t tV

M t

v

t tV

M t

t tV

M t

(6)

-10-

최종적으로 공간벡터변조방식(SVPWM) 동작을 위한 지령은 식 (7)과 같이

상전압 지령에 옵셋을 주입한 형태로 나타낼 수 있다.

* *

* *

* *

an as offset

bn bs offset

cn cs offset

v v v

v v v

v v v

(7)

여기서 Van, Vbn, Vcn은 극전압 지령을 의미한다.

그림 4는 3상 인버터 시스템에서 옵셋 주입 방식을 통해 공간벡터변조방식

(SVPWM)을 하는 지령 전압을 나타낸다.

그림 5. SVPWM 동작을 위한 3상 극전압의 유효 인가 시간

Fig. 5. Effective time of the 3-phase pole voltage in the SVPWM method.

-11-

옵셋 전압을 식 (6)과 같이 설정하게 되면 3상의 극전압 유효 인가 시간 벡

터 성분은 3상 공간 벡터 전압 변조 방식에서의 스위칭 동작과 동일한 상태가

되어 SVPWM 동작을 할 수 있게 된다[8]. 본 논문은 위의 옵셋 전압 주입 방식

을 통해 SVPWM을 구현하여 실험을 진행하였다.

-12-

제 3 장 SVPWM 방식에 최적화된 인버터의 필

터 설계 방법

3.1 인버터 측 인덕터 설계 방법

인버터 측 인덕턴스(Li)의 설계 방법은 전류 리플률(RF)을 통해 결정할 수 있

다. 전류 리플률은 정격 전류(Irate)와 리플 전류(Iripple)의 비로 정의하며 설계 시

목표 THD 선정에 따라 식 (8)과 같이 표현 할 수 있다.

ripple

rate

IRF

I (8)

전류 리플은 인버터 측 인덕터에 인가되는 유효 인가 시간과 전압을 통해 그

크기를 계산할 수 있다.

극전압 지령 값과 삼각 반송파의 비교를 통해 스위치동작이 결정되기 때문에

식 (9)와 같이 정의 된다.

*

*

*

0.52

0.52

0.52

s an

a

dc

s bn

b

dc

s cn

c

dc

T vT

V

T vT

V

T vT

V

(9)

여기서 Ts는 제어 주기 시간, Ta, Tb, Tc는 각 상 스위치의 유효 인가 시간, v*an, v*

bn,

v*cn은 옵셋 전압이 더해진 공간벡터변조방식(SVPWM)의 지령 극전압을 의미한

다. 또한 이를 통해 만들어진 지령 극전압은 중앙 정렬 되어 유효 전압 벡터가

변조 주기 내 정중앙에 위치하게 된다.

-13-

그림 6. 출력 상전압과 계통 상전압

Fig. 6. Output phase voltage and phase voltage at grid.

인버터 측 인덕터 양단에 인가되는 전압은 인버터의 출력 상전압과 계통 상

전 압의 차이로 나타낼 수 있다. 이 때 인버터의 출력 상전압은 시간에 따라

변화하기 때문에 인덕터 양단에 인가되는 전압도 시간에 따라 변화한다. 인가

되는 전압과 유효 인가 시간의 관계는 표 1과 같이 결정된다.

출력 상전압은 그림 6과 같이 8개의 영역으로 나눌 수 있으나 대칭성을 가지

기 때문에 절반인 4개의 영역에 대한 리플 분석만으로 전체 영역에서의 전류

리플 값을 구할 수 있다.

여기서 ( ) sin( ) , 03

dc

a i

Ve t M t t 이며 계통 상전압을 나타낸다.

-14-

그림 7. 1번 영역에서의 전류 리플

Fig. 7. Current ripple in the sector 1.

그림 8. 2번 영역에서의 전류 리플

Fig. 8. Current ripple in the sector 2.

-15-

그림 9. 3번 영역에서의 전류 리플

Fig. 9. Current ripple in the sector 3.

그림 10. 4번 영역에서의 전류 리플

Fig. 10. Current ripple in the sector 4.

-16-

그림 7~10은 각 영역에서의 상전압에 따른 전류 리플 모양을 나타낸다. 영역

1에서는 그림 7에 나타난 것처럼 Vdc/6가 T0동안, -Vdc/3이 T1동안, 0이 T2동안 인

가됨으로써 전류 리플 값이 결정된다. 이 영역에서는 인버터 출력 상전압의 전

압 레벨이 Vdc/6일 때 전류 리플의 최대값이 결정된다.

그림 8은 영역 2에서의 전류 리플 파형을 보여주고 있다. 이 영역에서는

Vdc/6가 T0동안, Vdc/3이 T1동안, 0이 T2동안 인가됨으로써 전류 리플 값이 결정된

다. 이 때 전류 리플의 최대값은 인버터 출력 상전압의 전압 레벨이 Vdc/6와

Vdc/3 인 순간에 결정된다.

영역 3 역시 앞의 구간과 마찬가지 방법을 통해 전류 리플 최대값을 결정할

수 있다. 영역 3에서는 그림 9에 나타난 것처럼 Vdc/6가 T0동안, Vdc/3이 T1동안,

Vdc/2이 T2동안 인가됨으로 써 전류 리플 값이 결정된다. 전류 리플 최대값은

인버터 출력 상전압의 전압 레벨이 Vdc/3와 Vdc/2 인 순간에 결정되게 되는데

Vdc/3는 계통 상전압 ea보다 클 경우에만 영향을 미치게 된다.

영역 4에서의 전류 리플 파형을 보여주는 그림 10의 경우, Vdc/3가 T0동안,

Vdc/2이 T1동안, 2Vdc/3이 T2동안 인가됨으로써 전류 리플 값이 결정된다. 영역 4

의 경우 전류 리플 최대값은 인버터 출력 상전압의 전압 레벨이 Vdc/2, 2Vdc/3 일

때 정해진다.

전류 리플이 최대가 되는 각 영역에서의 전류 리플 최대값은 식 (10)과 같이

나타낼 수 있으며 max 1( )i t 는 영역 1, max 2

( )i t 는 영역 2, max 3( )i t 는 영역 3,

max 4( )i t 는 영역 4의 최대 전류 리플을 나타낸다.

-17-

m ax 1

m ax 2

m ax 3

2

m ax 4

1 1( ) ( )

6

1 1 1 1( ) ( ) ( ) ( ) ( )

6 3

1 1( ) ( )

2

1 1 1( ) ( ) ( )

2 3 3

dc a a

dc a b dc a a b

dc a a c

dc a dc a c b

i t V e t TL

i t V e t T V e t T TL L

i t V e t T TL

V e t V e t T TL

i

1 1 1 2

( ) ( ) ( ) ( ) ( )2 3

dc a c b dc a a ct V e t T T V e t T T

L L

(10)

그림 11. 출력 전류 리플 파형

Fig. 11. Current ripple of output current waveform.

그림 11에서 확인 할 수 있듯이 전류 리플의 파형은 고주파의 삼각파 모양으

로 생각할 수 있다. 그렇기 때문에 전류 리플 RMS 값은 삼각파의 RMS를 구하

는 방식과 동일하게 계산하여 얻을 수 있으며 이 때 전류 리플 RMS 값은 식

(11)과 같이 나타난다[9].

-18-

2 224 6

m ax 1 m ax 20

24

2

2 29 22m ax 3 m ax 4

6 9

( ) ( )

2

3( ) ( )

ripple

i d i d

I

i d i d

(11)

식 (11)에 정의된 전류 리플의 RMS 값을 정리하면 식 (12)와 같다.

21.7608 10

( )s dc

ripple i

i

T VI L M

L

(12)

여기서 L(Mi)는 2 3 4

( ) 10.498 20.112 11.157i i i i

L M M M M 이다.

표 1. 출력 상전압의 유효 인가 시간

TABLE 1. Effective time of each phase output voltage

영역 출력 전압 유효 인가 시간

1

1/6Vdc T0 Ta

−1/6 Vdc T1 Tb−Ta

0 T2 Tc−Tb

2

1/6 Vdc T0 Tb

1/3 Vdc T1 Ta−Tb

0 T2 Tc−Ta

3

1/6 Vdc T0 Tb

1/3 Vdc T1 Tc−Tb

1/2 Vdc T2 Ta−Tc

4

1/3 Vdc T0 Tb

1/2 Vdc T1 Tc−Tb

2/3 Vdc T2 Ta−Tc

여기서 Mi는 전압 변조 지수를 나타내며 식 (13)과 같이 정의한다.

-19-

2n

i

dc

EM

V (13)

시스템의 정격 전류는 식 (14)로 정의 할 수 있다.

3 2 2 6

i dc i dc

rate

b n b

M V M VI

Z f L (14)

여기서 fn은 계통 주파수를 의미한다. 또한 Lb는 베이스 인덕턴스를 의미하며

식 (15)와 같이 나타낼 수 있다. 이때 En은 계통 선간 전압, Pn은 정격 전력을

의미한다.

2

2

n

b

n n

EL

f P (15)

최종적으로 식 (12)와 식 (14)를 식 (8)에 대입하여 인버터 측 인덕턴스(Li)를 구

할 수 있으며 식 (16)과 같이 표현할 수 있다.

2

3.5216 6( )

10

s n b

i i

i

T f LL L M

RF M

(16)

3.2 필터 커패시터 설계 방법

정격 조건에서의 베이스 커패시턴스(Cb)는 식 (17)과 같고, 이를 기준으로 필

터 커패시턴스(Cf)는 무효 전력 흡수율(x)을 통해 식 (18)과 같이 결정된다.

1

2b

n b

Cf Z

(17)

f bC xC (18)

-20-

필터 커패시터 설계 시 무효 전력 흡수율이 너무 작은 경우, 원하는 필터 효

과를 얻기 위해서는 필터 인덕턴스가 증가해야 한다. 또한 무효 전력 흡수율이

너무 크게 되면, 필터 커패시터로 인한 무효 전력이 증가하여 시스템 손실이

증가한다. 따라서 필터 커패시터 설계 시 무효 전력 흡수율을 적절히 선정하여

결정해야 한다[10].

3.3 계통 측 인덕터 설계 방법

계통 측 인덕터와 인버터 측 인덕터의 관계는 두 인덕턴스 사이의 관계를

정해주는 인덕턴스 비율에 따라 식 (19)와 같이 결정된다[11].

g iL rL (19)

여기서 Li는 계통 측 필터 인덕턴스, r은 인버터 측 인덕턴스와 계통 측 인덕턴

스의 비율을 나타낸다.

인버터 측 인덕터를 통과한 전류는 계통 측 인덕터와 필터 커패시터로 구성

된 LC-저역 통과 필터를 거치며 2차 감쇠가 발생한다. LCL-필터 통과 시 인버

터 출력 전류의 기본파 성분은 필터의 영향을 거의 받지 않아 감쇠되지 않는다.

하지만 스위칭 주파수의 배수 주파수 영역에서 발생하는 고조파 성분은 LC-저

역 통과 필터를 통과하면서 크기가 감쇠된다. 그러므로 식 (20)과 같이 인버터

측 전류의 RMS 값 대 계통 측 전류의 RMS 값의 비로 리플 감쇠율을 정의할

수 있다[12].

g

i

RFRAF

RF (20)

여기서 RAF는 리플 감쇠율, RFg는 계통 측 전류 리플율을 나타낸다.

-21-

최종적으로 시스템의 조건, 리플 감쇠율에 의해 식 (21)과 같이 인덕턴스 비

율이 결정된다.

2

11

1 (2 )sw i b

RAFrf xL C

(21)

설계한 LCL-필터의 총 인덕턴스 값은 시스템 베이스 인덕턴스의 10% 이하여야

한다. 총 인덕턴스 값이 그 이상으로 커지면 필터 통과 시 전압강하가 커져 전

류제어를 위해서는 더 높은 직류단 전압이 필요하며, 이는 커패시터의 내압을

높이므로 필터 설계 시 비용이 증가하게 된다.

-22-

제 4 장 시뮬레이션

본 장에서는 제안한 LCL-필터 설계방법의 타당성과 신뢰성을 검증하기 위하

여 시뮬레이션 결과를 제시한다. 특히 IEEE-519, IEEE-1547과 같은 계통연계 규

정을 만족하기 위해 최종 출력 전류의 THD는 5 % 이하가 되도록 설계 하였다.

시뮬레이션 환경은 표 2와 같다.

표 2. 시뮬레이션 파라미터

TABLE 2. Simulation parameters

정격 전력 10 kW

계통 전압 380 Vrms

DC-link 전압 600 V

계통 주파수 60 Hz

스위칭 주파수 10 kHz

인버터 측 목표 THD 8 %

계통 측 목표 THD 3 %

Li 600 μH

Cf 4.4 μF

Lg 330 μF

-23-

그림 12. LCL-필터의 출력 전류 파형 및 FFT 시뮬레이션 파형

Fig. 12. Current waveform of the LCL-filter and FFT analysis in the simulation.

제안한 방법을 토대로 한 LCL-필터의 성능은 PSIM을 이용한 시뮬레이션을

통해 검증한다. 인버터 측 전류 THD를 12 %로 맞추기 위해 인버터 측 인덕턴

스(Li)를 식 (10)을 통해 1.4 mH로 설계하였다. 필터 커패시터(Cf)는 무효 전력

흡수율을 2.67% 정도로 고려하여 4.4μF로 설계하였다. 마지막으로 계통 측 전

류 THD의 목표를 2.6 %로 설정하였고 이를 만족하기 위해 계통 측 인덕턴스(Lg)

는 709 μH로 설계하였다. 그림 (7)에서 확인 할 수 있듯이 인버터 측 전류의

THD는 12.18 %, 계통 측 전류 THD는 2.41 %로 최종적으로 목표했던 계통 측

전류 THD 2.6 %에 0.19 % 정도 만의 오차를 가진 결과를 얻을 수 있었다.

Time 20 64

swf 2

swf 3

swf 4

swf 5

swf0

Frequency

THD : 7.8 %

THD : 3.08 %

-24-

제 5 장 실험

본 장에서는 제안한 LCL-필터 설계방법의 타당성과 신뢰성을 검증하기 위하

여 실험 결과를 제시한다. 제안하는 실험 결과는 앞서 수행한 시뮬레이션 환경

과 동일한 조건으로 구성하였다. 인버터 측과 계통 측 목표 THD 역시 8 %, 3 %

로 동일하게 구성하였으며 이에 따른 필터 설계 값은 표 3과 같다. 다만 실험

환경 특성상 장비의 허용 가능한 범위가 있어 3.5 kW 환경에서 실험을 진행하

였다.

표 3. 실험 파라미터

TABLE 2. Experiment parameters

정격 전력 10 kW

계통 전압 380 Vrms

DC-link 전압 600 V

계통 주파수 60 Hz

스위칭 주파수 10 kHz

인버터 측 목표 THD 8 %

계통 측 목표 THD 3 %

Li 600 μH

Cf 4.4 μF

Lg 330 μF

-25-

그림 13. 10kW 3레벨 인버터 실험세트

Fig. 13. 10kW three level inverter hardware set

-26-

그림 14. LCL-필터의 출력 전류 파형 및 FFT 실험 파형

Fig. 14. Current waveform of the LCL-filter and FFT analysis in the experiment.

실험에서의 파라미터 값 역시 시뮬레이션과 동일한 방법을 통해 값을 얻었다.

그림 (8)은 실험 결과 파형을 나타낸다. 인버터 측 전류와 계통 측 전류 비교

시 고조파 성분이 감소한 것을 확인 할 수 있으며 FFT 분석 시 그 차이를 확

연히 알 수 있다. 또한 전류 THD 분석 결과 계통 측 전류 THD가 2.96 %로 측

정됨으로써 목표한 2.96 %에 0.04 % 정도의 작은 오차를 갖는 것을 확인 할 수

있다.

-27-

제 6 장 결론

본 논문은 공간벡터변조방식(SVPWM)에 최적화된 계통 연계형 3상 인버터를

위한 LCL-필터 설계 방법을 제안하였다. 스위칭 방법에 영향을 받는 필터 설계

구조 상 다양한 스위칭 방법들 중 산업에서 널리 사용되고 있는 공간벡터변조

방식(SVPWM)을 선정하였다. 공간벡터변조방식(SVPWM)은 벡터도와 인가시간

을 이용해서 구현하지 않고 옵셋 전압 주입 방식을 통해 간편하게 구현하였으

며 그 과정을 수식적으로 나타내었다. 인버터 측 인덕턴스(Li)의 설계 방법은

출력 전류의 리플 분석을 통해 수식적으로 계산하였으며 계통 측 인덕턴스(Lg)

는 전류 리플 감쇄율을 통해 설계하였다. 또한 필터 커패시터는 시스템의 베이

스 커패시턴스와 무효전력 흡수율을 고려하여 시스템의 효율에 악영향을 끼치

지 않는 선에서 값을 선정하였다. 제안하는 LCL-필터 설계 방법은 실제 전류

THD와 목표한 전류 THD의 차이를 비교하여 성능을 검증하였으며 계통 전류

의 고조파 관련 기준에 부합하는 것을 확인하였다. 최종적으로 시뮬레이션과

실험을 통하여 얻은 결과를 바탕으로 제안한 필터 설계 방법의 타당성을 검증

하였다.

-28-

참고문헌

[1] W. Wu, Y. He, T. Tang, and F. Blaabjerg, "A new design method for the passive damped LCL and LLCL

filter-based single-phase grid-tied inverter,” IEEE Transactions on Industrial Electronics, vol. 60, no. 10, pp.

4339–4350, Oct. 2013.

[2] 1547.1 IEEE Standard Conformance Test Procedures for Equipment Interconnecting Distributed Resources

With Electric Power Systems, IEEE Std 1547.1-2005, 2005.

[3] 1547.1 IEEE Standard Conformance Test Procedures for Equipment Interconnecting Distributed Resources

With Electric Power Systems, IEEE Std 1547.1-2005, 2005.

[4] D. K. Choi, and K. B. Lee, "Stability improvement of distributed power generation systems with an LCL-

filter using gain scheduling based on grid impedance estimations," Journal of Power Electronics, vol. 11, no.

4, pp. 599-605, Jul. 2011.

[5] K. Jalili, and S. Bernet, "Design of filters of active-front-end two-level voltage-source converters," IEEE

Transactions on Industrial Electronics, vol. 56, no. 5, pp. 1674-1689, May. 2009.

[6] X. Guo, X. You, X. Li, R. Hao, and D. Wang, "Design method for the LCL filters of three-phase voltage

source PWM rectifiers," Journal of Power Electronics, vol. 12, no. 4, pp. 559-566, Jul. 2012.

[7] H. Xu, F. Bu, W. Huang, H. Liu, and Y. Zhao, “Dual-frequency SVPWM strategy for five-phase voltage

source inverter,” Electrical Machines and Systems (ICEMS), 2015 18th International Conference on, pp.

1554-1557, Oct. 2015.

[8] E. R. C da Silva, E. C. dos Santos. Jr, C. B. Jacobina, "Pulsewidth Modulation Strategies", IEEE Industrial

Electronics Magazine, vol. 5, no. 2, pp. 37 – 45, June. 2011.

[9] M. Park, M. Chi, J. Park, H. Kim, and T. Chun, “LCL-filter design for grid-connected PCS using total

harmonic distortion and ripple attenuation factor,” Power Electronics Conference (IPEC), 2010 International,

Sapporo, Japan, Jun. 2010.

[10] M. Liserre, F. Blaabjerg, and S. Hansen, "Design and control of an LCL-filter-based three-phase active

rectifier,” IEEE Transactions on Industry Applications, vol. 41, no. 5, pp. 1284-1285, Sept-Oct. 2005.

[11] A. Reznik, M. G. Simoes, A. Al-Durra, “LCL filter design and performance analysis for grid-interconnected

systems,” IEEE Transactions on Industrial Electronics, vol. 50, no. 2, pp. 1225-1232, Mar-Apr. 2014.

[12] M. Park, M. Chi, J. Park, H. Kim, T. Chun, and E. Nho, "LCL-filter Design for Grid-Connected PCS Using

Total Harmonic Distortion and Ripple Attenuation Factor," Power Electronics Conference (IPEC), pp. 1688-

1694, Jun. 2010.