42” Receptor de Plasma Color TV Modelo: PLA-4200Mdiagramasde.com/diagramas/otros2/polaroid_pla-4200... · Cantidad de programas almacenados 125 Gama de canales Aire: ... Caja Soporte

42” Receptor de Plasma Color TV Modelo: PLA-4200M

Manual de Reparaciones

TELEVISOR PDP MANUAL DE REPARACIONES

1

Contenido

1. Instrucciones de seguridad…………………………….…………….. 2

2. Especificaciones………………………………….………………..… 4

3. Bloque diagrama de procesamiento de señal y sistema….………….. 5

4. Lista de partes……………………………….………………..……… 7

5. Dibujo general de montaje…………….………………….…………. 10

6. Diagrama general de conexión………………………………….…… 11

7. Análisis de fracasos…………………………….…………….……… 15

8. Descripción de Ics y componentes principales….…….........……….. 19


2

PARA EVITAR CUALQUIER PELIGRO POSIBLE, DAÑO GENERAL O FÍSICO, POR FAVOR CONSIDERE Y OBSERVE TODAS LAS ADVERTENCIAS MENCIONADAS EN ESTE PÁRRAFO.

A. Advertencias Si no considera las siguientes advertencias antes de realizar reparaciones, puede tener como resultado muerte o herida grave.

(1) El módulo PDP es controlado por voltaje de unos 350V. Si necesita manejar el módulo durante la operación o poco después del apagamiento, tiene que tomar precauciones contra choque eléctrico y nunca toque el circuito propulsor o las partes metálicas del módulo PDP. Los condensadores en el circuito propulsor quedan temporalmente cargados incluso después del apagamiento. Después de apagar la potencia, usted tiene que esperar por lo menos un minuto antes de tocar el módulo. Si el voltaje resto es suficientemente fuerte, puede causar choque eléctrico.

(2) No utilice ningún otro voltaje del suministro de potencia sino el especificado en las especificaciones de este producto. Si utiliza voltaje no mencionado en las especificaciones, puede provocar incendio o fracaso del producto.

(3) No maneje o instale el producto en circunstancia no especificada tales como sitio con humedad o lluvia; cerca de agua- por ejemplo, bañera, lavadero o fregadero; en un sótano mojado; o cerca de piscina; tampoco cerca de fuego o calentador, por ejemplo, cerca o sobre radiador de calor; o donde está expuesto directamente a luces del sol; o sitio parecido. Si usted utiliza el módulo PDP en los sitos mencionados arriba, puede tener como resultado choque eléctrico, incendio o fracaso del producto.

(4) Si objeto ajeno (p. ej: agua, líquido o pedacito metálico o polvo) entra en el módulo PDP, tiene que apagar inmediatamente el voltaje al módulo. Nunca empuje ningún objeto en el módulo PDP porque puede tocar punto de voltaje peligroso o hace cortocircuito, lo cual puede provocar incendio o choque eléctrico.

(5) Si humo, olor ofensivo o ruido anormal sale del módulo PDP, tiene que apagar inmediatamente el voltaje al módulo. Además, si la pantalla de PDP no visualiza ninguna imagen después de ser encendida o durante la operación, tiene que apagar inmediatamente el voltaje al módulo. No siga operando el módulo PDP bajo estas condiciones.

(6) No desconecte o conecte el conector del módulo PDP cuando éste esté encendido o poco después del apagamiento, porque el módulo funciona con voltaje alto y los condensadores en el circuito propulsor siguen cargados temporalmente incluso después del apagamiento. Si necesita desconectarlo, tieme que esperar por lo menos un minuto después del apagamiento.

(7) No desconecte o conecte el conector de potencia con mano mojada. El voltaje del producto puede ser suficientemente fuerte para causar choque eléctrico. fort qu’il peut causer un choc électrique.

Aviso: Este manual de reparaciones es sólo para lectura y utilización de profesionales. El reparador tiene que revisar la parte de precauciones de seguridad antes de empezar a trabajar.

1. Instrucciones de seguridad


3

(8) No dañe o modifique el cable de potencia del módulo PDP.

(9) Si el cable de potencia o el conector está dañado o desgastado, no lo utilice.

(10) Si el conector de potencia está cubierto de polvo, lo limpie con un trapo seco antes de encenderlo.

CautelaSi no considera las siguientes cautelas, puede tener como resultado herida personal o daño al producto.

(1) No coloque el módulo PDP en sitio inestable, vibrante o inclinado, porque el módulo PDP puede caer y causar

herida grave a personas o daño grave al producto mismo.

(2) Si necesita mover el módulo PDP a otro sitio, tiene que apagarlo, desconectar el cable de interfaz y el de potencia

del módulo y tener cuidado durante el trabajo. Si el cable está dañado, puede causar incendio o choque eléctrico.

Además, si el módulo cae, puede causar herida a personas.

(3) Si quiere tirar o insertar el cable de PDP, tiene que apagar el módulo antes y hacerlo agarrando el conector. Si

agarra el cable, el alambre eléctrico en el cable puede exponerse o romperse, lo cual puede causar incendio o

choque eléctrico.

(4) Si quiere llevar el módulo PDP, tiene que ser con dos trabajadores a fin de evitar accidente inesperado.

(5) El módulo PDP tiene una placa de vidrio. Si el módulo recibe presión excesiva, por ejemplo: choque, vibración,

dobladura o choque de calor, la placa de vidrio puede romperse, lo cual puede provocar herida a personas.

Además, no aprete o golpee la superficie de vidrio.

(6) Si la placa está rota, no la toque con mano sin protección, porque puede herir su mano.

(7) No coloque nada sobre la placa de vidrio porque puede rayar o romperla.

(8) No coloque nada sobre el módulo PDP, porque si el objeto cae, puede herir a personas.


4

Modelo PLA-4200M Sistema de teledifusión NTSC-MSistema de señal de vídeo PAL/NTSC/SECAM Cantidad de programas almacenados 125 Gama de canales Aire: Canal 2 a Canal 69,

Cable: CATV1 a CATV 125 Intensidad de señal 70dB Entrada de audio Impedancia de entrada>10k

Volgaje de entrada 0.1-0.5 V (rms) Salida de altavoz 2*5 W Ángulo visual (Max) 160° Resolución 852*480 Suministro de potencia AC 100V-240V (50Hz/60Hz) Consumo de energía 350 W (típico). 3 W (espera) Medidas (Ancho*Alto*Fondo) 46.1*29.1*5.2 pulgada Tamaño de pantalla 42 pulgadas Razón de aspecto 16:9 Peso 110 1b Temperatura ambiental 0-35Humedad ambiental 20%-70% RH Presión atmosférica ambiental 86-106 Kpa

2. Especificaciones


5

A. Bloque diagrama de procesamiento de señal de imagen

VPC3230 Descodific

PW1230 De-entrecruza

Memoria intermedia

Zilog Z86229 CCDV-chi

PW166BEscala

Flash

SST39VF800A

LVDS THC63LVD823

Panel

SAMP

PDPConvertidor A/D

AD9883A

27D(T) TCPN9082DC

Proceso MTS MSP 3450G TDA8944

Amp de audio

DC/DC

VGA EN R G B H V

U202 J201 RGB Digital

U301 U302 J4

J3

J2 U303

U1

U3 U4

U101 U531

Tarjeta AC +5V

U31

Altavoz

+5V +3..3V

+12V

Cable/aire EN

A1 EN

A2 EN

Audio EXT EN

Audio EXT EN

+9V +12V

Altavoz

S-VHS IN

V1 IN V2 IN

YCbCr IN

Sintoniza

R(0,7) G(0,7) B(0,7)

VID

EO O

UT

Y

UV

YUV

3. Bloque diagrama de procesamiento de señal y sistema


6

B. BLOQUE DIAGRAMA DE LA PANTALLA VISUALIZACIÓN PDP


7

4. Lista de Partes

Part Number Description Qty.A904008 Polaroid PLA-4200M Panel De Exhibición De Plasma 1Incluido in A904008 Polaroid PLA-4200M Cable L=150mm 1SPW5.069.166 Polaroid PLA-4200M YPbPr Tablero De Circuito 1SPW5.969.003 Polaroid PLA-4200M Tablero De Circuito Del Mando A distancia 1A920008 Polaroid PLA-4200M Zinnia PDP Tablero De Circuito De Control 1

SPW8.339.008 Polaroid PLA-4200M Botón De la Alimentación Principal 1E143221JF Polaroid PLA-4200M Tornillo Que golpea ligeramente ST3*8F 2E143222JH Polaroid PLA-4200M Tornillo Que golpea ligeramente ST3*8 6E143461 Polaroid PLA-4200M Tornillo Que golpea ligeramente ST4*16 16E143463 Polaroid PLA-4200M Tornillo Que golpea ligeramente ST4*16 6E144231 Polaroid PLA-4200M Tornillo Que golpea ligeramente ST3*10 30E144431 Polaroid PLA-4200M Tornillo Que golpea ligeramente ST4*10 3E690220 Polaroid PLA-4200M SEMS Tornillo M3*8 16E690221 Polaroid PLA-4200M SEMS Tornillo M3*8 (black) 6E690223 Polaroid PLA-4200M SEMS Tornillo M3*8 (black) 15E690230 Polaroid PLA-4200M SEMS Tornillo M3*10 2E690420 Polaroid PLA-4200M SEMS Tornillo M4*8 14E690660 Polaroid PLA-4200M SEMS Tornillo M6*16 (black) 10E690670 Polaroid PLA-4200M SEMS Tornillo M6*20 (black) 4S070183 Polaroid PLA-4200M Interruptor KDC-A04-1 1G330170 Polaroid PLA-4200M Mando A distancia 1


8

4. Lista de Partes

Esta página intencionalmente esta en blanco.


9

4. Lista de Partes

Esta página intencionalmente esta en blanco.


10

5. Dibujo general de montaje

Soporte de tapa trasera (A)

Caja Soporte de PDP

Placa de nombre en la tapa trasera

Altavoz

Soporte de tapa trasera (A)

Interruptor de potencia

Montaje del control remotoPantalla 42” de PDP

PlacaChasis

Soporte de PDP (inferior)

Marco de baseTapa trasera Marco

Dibujo de montaje EPDP4208U1


11

J5 (LVDS 1/F)

CN(TTL 1/F)

CN6(OSD)

J1Potencia

J2Potencia

J7

J6

CN6(DV1)

Unidad de recepción para el control remoto

Speaker

LA03

CON8011

CON8009

Panel visualización de plasma

S42SD-YD

Speaker

6. Diagrama general de conexión

X1001

6-15

7-31

1-9

4-6

CON8002

Interrupt

220V~IN

CN8701

CN8702

Tabla filtro de potencia

1 31

1

15

13

1

9

1

16

5-3

5-3

Toma de corriente

Tabla de sintonizador

Tabla principal

J812 1

Enchufe YPbPr

Tabla YPbPr3-12

Derecho

Izquierdo

ConectorCN1

CN2

9-1

16-1

SPW5.069.166

SPW.5.969.003

2-13

W2

W4

W5

W3

W17


13

B. Fuente de Voltaje de Potencia Entrada y Asignación de Alfileres

Nombre del Conector : SA JJ11((W44))

A la Tabla de Imagen Núm del

alfiler Fuente de voltaje Uso

1 5Vsb Vcc5-SB-PDP 2 GND GND 3 GND-D GND 4 B5d1 NC 5 RELÉ PDP-RELÉ 6 TH-DET NC 7 FAN-DET NC 8 GND-A GND 9 GND-A GND

10 NC NC 11 V12A NC 12 V5a Vcc5-PDP 13 NC NC

Nombre del conector: AUDIO JJ22((W55))

A la Tabla de Amplificador de Audio Núm del

alfiler Fuente de voltaje Uso

1 V5A Vcc5-PDP 2 GND-A GND 3 12VCC Vcc12-FAN 4 V9A Vcc9-PDP 5 GND-A GND 6 24Vsp Vcc12-AUD-PDP 7 24Vsp Vcc12-AUD-PDP 8 GNDS GND-AUD 9 GNDS GND-AUD


14

Nombre del conector: OSD (W17)

Núm del

alfiler Uso

1 Vcc5 2 KPAD0 3 KPAD1 4 KPAD2 5 KPAD3 6 LED-ROJO 7 LED-VERDE 8 Vcc5-SB 9 GND

10 POTENCIA-SW 11 IR 12 KPAD4 13 KPAD5 14 KPAD6 15 KPAD7

Nombre del conector: ALTAVOZ (W3)

Núm del alfiler Uso

1 ALTAVOZ-SW 2 ALTAVOZ-FUERA1- 3 ALTAVOZ-FUERA1+ 4 GND 5 ALTAVOZ-FUERA 2- 6 ALTAVOZ-FUERA2+


15

7. Análisis de fracasos

Sin trama

Entre voltaje y frecuencia según las especificaciones

Juzgue si el voltaje y la frecuencia de entrada están correctos

Juzgue si el producto está en el modo espera por el control remoto

Preione el botón potencia para encenderlo

Verifique la fuente externa de señal

Apague el producto y después de 2 minutos vuelva a encenderlo para verificar si

Si ahora funciona bien, hubo el fracaso

Abra la tapa trasera, entre en el modo encendido para verificar el voltaje CON8002-220v del PDP

Reemplace el interruptor de potencia o el filtro con funcionamiento malo

Verifique si la señal receptada ahora está correcta


16

Verifique el voltaje salida CON8011/CON8009 de la tabla de potencia

Verifique el conector voltaje entrada J1/J3 de la tabla principal

Verifique y repare el voltaje de tabla potencia de la pantalla visualización

Verifique los voltajes de suministro de la tabla principal: Vcc5-SUB (IC-U15-4#), Vcc3 (IC-U8-2#)

Verifique y transponga el hilo del conector

Verifique y transponga la tabla principal

Verifique o transponga U15-1.#IN, D1,CE21,CE26.U8-2#IN, C198,CE33.

Verifique la tabla propulsor de la pantalla visualización de PDP y los pedazos del IC suave, etc.

Verifique otros circuitos

Verifique o transponga el hilo de datos señal del conector


17

Visualiza imagen sin sonido

Enciéndalo para verificar si hay ruidos

Verifique si el volumen está configurado correctamente

Verifique la forma de onda J7 de la salidad audio del altavoz

Verifique y cambie el IC U3

Verifique el IC U3 para ver si la señal entrada-60#/salida-27# 28# está correcta

Verifique y cambie el altavoz

Verifique el IC U4 para ver si la señal entrada o salida está correcta

Verifique y cambie el IC U4

Cambie la tabla de sintonizador

Lea las instrucciones de operación y vuelva a configurar el volumen


18

Cambie la tabla de sintonizador o el sintonizador

Verifique si hay salida audio en la tabla de sintonizador (U5-14#)

verifique si hay salida audio en el alfiler CN1/CN2-40# del conector

Verifique y cambie el conector que no funciona bien


19

(1) M52790SP/FP

INTERRUPTOR AV con CONTROL BUS I2C

DESCRIPCIÓN El M52790 es circuito integrado con semiconductor interruptor AV con el control bus I2C. Este IC contiene 2-canales de 4-entrada interruptores de audio y 2-canales de 4-entrada interruptores de vídeo. Cada canal puede controlarse independientemente. Los interruptores de vídeo contienen amplificadores, que pueden controlarse un aumento de salida 0dB o 6dB. CARACTERÍSTICAS

Interruptores de vídeo y sonido estereofónico en un paquete

Gama ancha de frecuencia (interruptor de vídeo).......DC-20MHz

Separación alta (interruptor de vídeo)..........diafonía-60dB(tìpico) a 1 MHz

Dos tipos de paquetes son disponibles:SDIP con un pitch alambre de 1.778mm (M52790SP); y SSOP con un pitch alambre de 0.8mm(M52790FP)

APLICACIÓN Equipo de vídeo CONDICIÓN DE OPERACIÓN RECOMENDADA Voltaje de suministro 4.7V-9.3V Voltaje de suministro establecido 5V, 9V Corriente de salida máxima 63mA (a 9V)

8. Descripción de ICs y componentes principales

CONFIGURACIÓN DE ALFILERES (VISTA VERTICAL)

Esbozo 36P4E (Pitch alambre: 1.778mm)

Esbozo 36P2R-D (Pitch alambre: 0.8mm)

CONFIGURACIÓN DE ALFILERES (VISTA VERTICAL)

VCCVIDEO 2 EN

Lch 2 ENC 2 EN

Rch 2 ENY 2 EN

VIDEO 3 ENLch 3 EN

C 3 ENRch 3 EN

Y 3 ENVIDEO 4 EN

Lch 4 ENC 4 EN

Rch 4 ENY 4 EN

SCLSDA

SINTONIZADOR ENLch T EN C EN Rch T EN Y IN V 1 FUERA Lch 1 FUERAC 1 FUERA Rch 1 FUERAY 1 FUERA V 2 FUERA Lch 2 FUERAC 2 FUERA Rch 2 FUERAY 2 FUERA PORALIZACIÓN CHIP SELECCIÓN GND

VCCVIDEO 2 EN

Lch 2 ENC 2 EN

Rch 2 ENY 2 EN

VIDEO 3 ENLch 3 EN

C 3 ENRch 3 EN

Y 3 ENVIDEO 4 EN

Lch 4 ENC 4 EN

Rch 4 ENY 4 EN

SCLSDA

SINTONIZADOR ENLch T EN C EN Rch T EN Y IN V 1 FUERA Lch 1 FUERAC 1 FUERA Rch 1 FUERAY 1 FUERA V 2 FUERA Lch 2 FUERAC 2 FUERA Rch 2 FUERAY 2 FUERA PORALIZACIÓN CHIP SELECCIÓN GND


20

BLOQUE DIAGRAMA

Control I2C

CHIP SELECCIÓN

SINTONIZADOR EN

PORALIZACIÓN

PORALIZACIÓN

VIDEO 2 EN VIDEO 3 ENVIDEO 4 EN

Y 2 EN

Y 3 ENY 4 EN

C 2 EN

C 3 EN

C 4 EN

Rch T EN

Rch 2 ENRch 3 EN

Rch 4 EN

Lch T EN

Lch 2 EN Lch 3 EN

Lch 4 EN

C EN

Y EN

V 1 FUERA

Y 1 FUERA

Y 2 FUERA

V 2 FUERA

C 1 FUERA

C 2 FUERA

C 2 FUERA

C 2 FUERA

Rch 1 FUERA

Rch 2 FUERA

Lch 1 FUERA

Lch 2 FUERA


21

(2) MSP3450G Familia del Procesador Sonido de Multiestándar Emite Nota: Barras de revisión indican cambios significantes a la edición anterior. La descripción de hardware y software en este documento es válida para versión B5 de MSP 3450G y las siguientes versiones. Introducción La familia MSP 3450G de Procesadores de Sonido de un solo chip de Multiestándar abarca el procesamiento de sonido de todos estándares mundiales de televisión analógica y los estándares de sonido digital NICAM. El procesamiento completo del sonido de televisión, empezando con señal-entrada de sonido analógico IF, hasta AF-fuera analógico procesado es realizado en un solo chip. La ilustración 4 es un bloque diagrama funcional simplificado del MSP 3450G. Esta generación nueva de ICs de procesar sonido de televisión ahora incluye versiones para procesar la señal sonido de televisión de multicanal (Multichannel television sound: MTS) en conformidad con el estándar recomendado por el Broadcast Television Systems Committee (BTSC). La reducción de ruido DBX o Reducción de Ruido MICRONAS (MICRONAS Noise Reduction: MNR) se realiza alineación libre. Otros estándares son el estándar múltiplex FM-FM de Japón (EIA-J) y el estándar de Radiodifusión Estereofónica FM. Los ICs actuales tienen que realizar procedimientos ajustes en fin de obtener buena separación estereofónica para BTSC y EIA-J. El MSP 3450G tiene el mejor funcionamiento estereofónico sin ningún ajuste. Todas versiones de MSP 3450G son compatibles con MSP 3450D en alfiler, software y otros. El MSP 34x0G simplifica más el software controlador. Selección estándar necesita transmisión de un solo I2C sólo. El MSP 34x0G tiene funciones automáticas incorporadas: el IC es capaz de detectar automáticamente el estándar del sonido actual (Detección Automática de Estándar). Además, niveles piloto y señales de identificación pueden ser evaluados internamente con cambio posterior entre mono/estéreo/bilingüe; no hace falta interacción de I2C (Selección Automática de Sonido). Los ICs se producen con tecnología CMOS submicron. El MSP 34x0G es disponible en los siguientes paquetes: PLCC68, PSDIP64, PSDIP52, PQFP80 y PLQFP64.

Ilustración 4: bloque diagrama funcional simplificado del MSP 3450G

Sonido IF1

Sonido IF2

Demodula

dor

Preprocesa

miento

Selección entrada SCART DSP

Sele

cció

n fu

ente

Procesamiento de sonido

altavoz-fuer

Procesamiento de sonido

auricular

Selección salida

SCART

Altavoz-fuerte

Altavoz de bajos

Auricular Prescala

Prescala


22

(3) VPC323OD HOJA DE DATOS PRELIMINARES Procesador Vídeo de Filtro Peine Introducción El VPC 3230D es un extremo-delantero de vídeo de buena calidad y de un solo chip, que es para televisores de 4:3 y 16:9, 50/60-Hz y 100/120 Hz. El puede ser combinado con otros miembros de la familia DIGIT3000 IC (como DDP 331x) y/o puede ser utilizado con otros productos. El VPC 3230D tiene las siguientes características principales: – Separador Y/C de filtro peine 4H adaptable de gran rendimiento con cumbre vertical ajustable – descodificador de color de multi-estándar PAL/NTSC/SECAM incluídos todos subestándares. –cuatro entradas de CVBS, una de S-VHS, una salida CVBS – Dos entradas de componente RGB/YCrCb, una entrada Vacío Rápido (Fast Blank: FB) – Convertidores A/D incorporados de buena calidad y circuitos asociados sujetador y AGC – procesamiento sincrónico de multi-estándard –escalamiento horizontal lineal (0.25 ... 4) y escalamiento horizontal no-lineal ‘visión panorámica’ – PAL+ preprocesamiento – reloj línea-cerrada, datos y sinc, o interfaz de 656-salida – cumbre, contraste, brillo, saturación de color y matiz para RGB/YCrCb y CVBS/S-VHS – mezclador suave de buena calidad controlado por Vacío Rápido – procesamiento PIP para cuatro tamaños de imagen (1/4,1/9,1/16, o 1/36 de tamaño normal) con resolución de 8-bit – 15 configuraciones visualización PIP predefinidas y modo experto (completamente programable) – interfaz control para memoria de campo externo – interfaz I2C-bus – un cristal 20.25-MHz, pocos componentes externos – paquete PQFP de 80-alfiler Arquitectura del Sistema Ilustración.5 es un bloque diagrama del procesador de vídeo.

Ilustración. 5: bloque diagrama del VPC 3230D

Extremo-delantero

Analógico

Filtro peine adaptable

Descodificador de color Mezclador Escalador 2D

Modo de panoramaContraste

Brillo Cumbre

Formateador de salida

Control de memoria

Extremo-Delantero

Componente Analógico

ProcesamieMatriz

Contraste Saturación

Brillo Matiz

Gen Reloj

Generación

Sinc+Reloj

Bus I2C LLC Reloj

Matiz Saturación


23

Configuración de Alfileres

Ilustración. 6: paquete PDFP de 80-alfiler


24

(4) Z86229

DESCODIFICADOR CCD DE LÍNEA 21 NTSC

CARACTERÍSTICAS

Extracción de Datos Automática

Aparatos Velocidad

(MHz)

Cuenta alfiler/Tips de

Paquete

Gama de Temperatura

Estándar

Visulalización en Pantalla y

Subtitulación Cerrada

Clasificación de Programa

Hora de Día

Z86229 12 18-PinDIP,SOIC O°C to + 70°C SÍ SÍ SÍ

Descodificador de línea 21 autónomo completo para Servicios Subtitulado-Cerrados y de Datos Extendidos (Extended Data Services: XDS).

Preprogramado para Facilitar Conformidad Completa con Especificaciones EIA-608 para Servicios de Datos Extendidos.

Extracción Automática y Salida en Serie de Paquetes XDS Especiales (Hora de Día, Zona Horaria Local y Bloqueo de Programa)

Filtro XDS Programable para un Paquete XDS Específico

Solución Rentable para Bloqueo de Violencia NTSC dentro de Ventanas Imagen-en-Imagen (Picture-in-Picture: PiP)

Comunicaciones Mínimas y Control en Alto Facilitan Ejecución Simple de Bloqueo de Violencia, Subtitulación Cerrada y Características de Configuración Reloj Auto.

Programable, Visualización en Pantalla (On-Screen Display: OSD) para crear OSD de Pantalla Completa o Subtitulación dentro de Ventanas Imagen-en-Imagen (Picture-in-Picture: PiP)

Posición de Visualización Horizontal Programable de usuario para Centración y Ajustes fáciles de OSD.

Datos en Serie I2C y Comunicación de Control

Apoya 2 Direcciones I2C Seleccionables

DESCRIPCIÓN GENERAL Capaz de procesar datos de Intervalo Vacío Vertical (Vertical Blanking Interval: VBI) de ambos campos del marco vídeo en datos, el descodificador de línea 21 Z86229 proporciona una solución de múltiples características para cualquier televisión o aplicación. La naturaleza fuerte del Z86229 ayuda al aparato que se ajuste al formato de transmisión definido en la Ley de Circuitos de Descodificador de Televisión (Television Decoder Circuits Act) de 1990, y esté de acuerdo con la Especificación de Asociación de Industria Electrónica 608 (Electronics Industry Association specification) (EIA–608). La corriente datos de Línea 21 consiste en datos desde varios canales de datos múltiplex juntos. Campo 1 consiste en cuatro canales de datos: Dos Subtítulos y dos Textos. Campo 2 consiste en cinco canales adicionales de datos: dos Subtítulos, dos Textos y Servicios de Datos Extendidos (XDS). La estructura de datos XDS se define en EIA–608. El Z86229 puede recuperar y visualizar datos transmitidos en cualquiera de estos nueve canales. El Z86229 puede recuperar y sale a un procesador anfitrión por el bus en serie I2C. El paquete de datos XDS recuperado se defime más en la especificación EIA–608. Los filtros XDS en-chip en el Z86229 son totalmente programables, activando recuperación de esos paquetes de datos XDS sólo seleccionados por el usuario. Esta función permite el aparato que extraiga información necesitada XDS con el sistema adecuado del filtro XDS para compatibilidad en diversos TVs, VCRs, y cajas Set-Top. Además el Z86229 es adecuado para controlar el vídeo de línea 21 visualizado en ventana PiP para bloqueo de violencia, CCD y otros servicios de datos XDS.


25

DESCRIPCIÓN DE ALFILERES Tabla 1. Identificación de alfileres de Z86229*

Núm Símbolo Función Dirección1 I2C SEL I2C Selección de

Dirección Entrada

2 VERDE Salida de Vídeo Salida 3 AZUL Salida de Vídeo Salida 4 SEN Activar en serie Entrada 5 HIN Horizontal En Entrada 6 SMS Selección de Modo en

Serie Entrada

7 VÍDEO Vídeo Compuesto Entrada 8 CSYNC Sinc Compuesta Salida 9 LPF Filtro de bucle Salida 10 RREF Referencia de

Resistidor Entrada

11 VSS (A) Suministro de Potencia (Analógico) GND

12 VDD Suministro de Potencia

13 VEN/DENTRO Vertical En / Interrupción fuera

Entrada/Salida

14 SDA Datos en Serie Entrada/Salida15 SCK Reloj en Serie Entrada 16 SDO Datos en Serie Fuera Salida 17 CAJA Señal Temporización

OSD Salida

18 ROJO Salida Vídeo Salida

Ilustración. 2 Configuraciones de alfileres de Z86229

Nota: Configuraciones de alfileres DIP y SOIC son iguales. CLASIFICACIÓN MÁXIMA ABSOLUTA*

Símbolo Parámetro Valor Unidad

VDD Voltaje de Suminitro DC -0.5 to 6.0 V

VEN Voltaje de Entrada DC -0.5 to VDD +0.5 V

VFUERA Voltaje de Salida DC -0.5 to VDD +0.5 V

IEN Corriente Entrada DC por Alfiler +10 mA

IFUERAN Corriente Salida DC por Alfiler +20 mA

IDD Corriente de Suminitro DC +30 mA

PD Disipación de Potencia por Aparato 300 mW

TSTG Temperatura de Almacenaje -65 to +150 °C

TL Temperatura alambre, 1 mm de Caso durante 10 segundos 260 °C Notas: Voltajes referidos a VSS(A). Valores superiores a los máximos mencionados arriba pueden causar daño al aparato. Debe restringir la operación funcional en los límites especificados en las tablas Características DC y AC o la Sección de Descripción de Alfiler.

I2C SELVERDE

AZULSENHINSNS

VÍDEOCSYNC

LPF

ROJO CAJA SDO SCK SDA VEN/DENTROVDD VSS(A) RREF


26

(5) HY57V641620HG DRAM DESCRIPCIÓN El Hynix HY57V641620HG es un DRAM Sincrónico de 67,108,864-bit CMOS, que conviene para aplicaciones en Móbil, porque necesita consumo de potencia bajo y gama de temperatura extendida. HY57V641620HG se organiza como 4 bancos de 1,048,576x16

HY57V641620HG está facilitando operación totalmente sincrónica referida a un borde positivo del reloj. Todas entradas y salidas están sincronizadas con el borde montar de entrada del reloj. Los ficheros de datos son tramitados internamente para lograr ancho de banda muy alta. Todos los niveles de voltaje de entrada y salida son compatibles con LVTTL.

Opciones programables incluyen el largo de tubería (Lea latencia de 2 o 3), el número de ciclos consecutivos de leer y escribir iniciados por una orden de solo control (largo explosión de 1,2,4,8 de página completa) y la secuencia cuenta explosión (secuencial o entrecruzada). Una explosión de ciclos de leer o escribir en progreso puede ser terminado por un comando de terminar explosión o puede ser interrumpido o reemplazado por un comando nuevo explosión de leer y escribir en cualquier ciclo. (Este diseño tramitado no está restringido por la regla 2N)

CARACTERÍSTICAS

Suministro de potencia solo 3.3+0.3V

Todos alfileres del aparato son compatibles con interfaz LVTTL.

Estándar JEDEC 400mil 54 alfiler TSOP-II con 0.8mm de pitch alfiler.

Todas entradas y salidas referidas al borde positivo del reloj sistema.

Función máscara de datos por UDQM o LDQM

Operación de cuatro bancos interna

Actualización auto y actualización él mismo

4096 ciclos actualización/64ms

Largo Explosión y Tipo Explosión Programables

-1,2,4,8 o Página Completa para Explosión Secuencial

-1,2,4 o 8 para Explosión Entrecruzada

Latencia CAS Programable; 2,3 Relojes

INFORMACIÓN DE ORDEN

Núm. Parte Frecuencia de Reloj Potencia Organización Interfaz Paquete

HY57V641620HGT-51/551/61/71 200/183/166/143MHZHY57V641620HGT-KI 133 MHZ HY57V641620HGT-81 133 MHZ HY57V641620HGT-HI 125 MHZ HY57V641620HGT-PI 100 MHZ HY57V641620HGT-SI 100 MHZ

Normal

HY57V641620HGLT-51/551/61/71 200/183/166/143MHZHY57V641620HGLT-KI 133 MHZ HY57V641620HGLT-81 133 MHZ HY57V641620HGLT-HI 125 MHZ HY57V641620HGLT-PI 100 MHZ HY57V641620HGLT-SI 100 MHZ

Potencia Baja

4Bancos x 1Mbits x 16 LVTTL

400mil 54alfiler TSOP II

Nota: VDD (Min) de HY57V641620HG(L)T-51/551/61 es 3.135V


27

CONFIGURACIÓN DE ALFILERES

DESCRIPCIÓN DE ALFILERES

ALFILER NOMBRE DEL ALFILER DESCRIPCIÓN

CLK Reloj La entrada del reloj sistema. Todas otras entradas están registradas al SDRAM en el borde creciente de CLK.

CKE Reloj activa Controla la señal interna de reloj, cuando esté desactivado, el SDRAM estará en uno de los siguientes estados: apagado, suspendido o actualización él mismo

CS Selección Chip Activa o desactiva todas entradas excepto CLK,CKE y DQM

BA0,BA1 Dirección Banco Selecciona banco de ser activado durante actividad RAS Selecciona banco de ser leído/escrito durante actividad CAS

A0-A11 Dirección Dirección Fila: RA0~RA11, Dirección Columna: CA0~CA7 Bandera Auto-Precarga: A10

RAS,CAS,WE

Estroboscopia de Dirección Fila, Estroboscopia de Dirección Columna, Escribir Activa

RAS, CAS y WE define la operación Consulte la tabla de función por detalles

LDQM,UDQM Máscara de Entrada/Salida de Datos

Controla altavoces de bajos de salida en el modo leer y datos entrada de máscaras en el modo escribir.

DQ0-DQ15 Entrada/Salida de Datos Alfiler de entrada/salida de datos múltiplex

VDD/VSS Suministro de Potencia/Tierra

Suministro de potencia para circuitos internos y altavoces de bajos de entrada

VDDQ/VSSQ Potencia de Salida de Datos/Tierra

Suministro de potencia para altavoces de bajos de salida

NC No hay Conexión No hay conexión


28

(6) TDA8944J AMPLIFICADOR DE AUDIO ESTEREOFÓNICO

1. Descripción General

El TDA8944J es un amplificador de potencia audio de doble-canal con una potencia

salida de 2 x 7 vatio a una carga 8 ? y a un suministro 12V. El circuito contiene dos

amplificadores de Puente Atada Carga (Bridge Tied Load: BTL) con una etapa de salida

todo-NPN y lógica espera/muda. El TDA8944J viene en un paquete de potencia

DIL-bent-SIL (DBS) de 17-alfiler. El TDA8944J es tabla de circuito-impreso

(printed-circuit board: PCB) compatible con todos otros tipos en la familia TDA894x.

Una huella PCB tiene cabida de ambos productos de mono y estéreo.

2. Características

Pocos componentes externos

Aumento fijado

Modo espera y mudo

No hay plaf al cambio encendido/apagado

Corriente baja en espera

Rechazo onda de voltaje de suministro alto

Sale cortocircuito protegido a tierra, suministro y a través de la carga

Protegido térmicamente

Tabla de circuito-impreso compatible

3. Aplicaciones

Aplicaciones principles realimentación (p.ej. sonido de televisión)

Audio PC

Audio portátil

4. Datos de consulta rápida

Tabla 1: Datos de consulta rápida

Símbolo Parámetro Condiciones Min Tip Max Unidad

V CCVoltaje de suministro 6 12 18 V

I qCorriente de suministro quiescente

V CC =12 V; R L= - 24 36 mA

I stbCorriente de suministro en espera

- - 10 uA


29

Tabla 1: Datos de consulta rápida

Símbolo Parámetro Condiciones Min Tip Max Unidad

PO Potencia de salida THD=10%; R L =8Ω;V CC =12V

6 7 - W

THD Distorsión armónica total

PO=1W - 0.03 0.1 %

GV Aumento de voltaje 31 32 33 dB

SVRR Rechazo de onda de voltaje suministro

50 65 - dB

5. Información de orden

Tabla 2: Información de orden

Número de tipo Paquete

Nombre Descripción Versión

TDA8944J DBS17P Paquete de potencia plástico DIL-bent-SIL; 17 alambres (largo alambre 12 mm)

SOT243-1

6. Bloque diagrama

Ilustración 9. Bloque diagrama

LÓGICA ESPERA/MU

DA PROTECCIÓN DE

CORTOCIRCUITO Y

TEMPERATURA


30

(7) Procesador de Imagen PW166 Controlador IC de Visualización de Panel Plano XGA/SXGA General El Procesador de Imagen PW166/PW166B es un “sistema-en–un-chip” altamente incorporado que interface entradas analógicas, digitales y de vídeo en virtualmente cualquier formato a un sistema de proyección digital o visualización de multimedia. El PW 166/PW166B es alfiler-compatible con el PW 164. Una memoria intermedia de marco SDRAM clavada y controlador de memoria realizan conversión de velocidad marco. Imagenes ordenador de VGA a UXGA a casi cualquier velocidad de actualización pueden ser cambiada a adaptarse a un aparato de visualización objetivo de frecuencia-fijada con cualquier resolución hasta SXGA con color completo de 24-bit. El PW166/PW166B tiene escalamiento avanzado de segunda generación de imagen que facilita escalamiento de imagen programable, horizontal y vertical completamente. Temática permite efectos verticales de temática. Además, escalamiento no-lineal está apoyado para control de escalamiento preciso, con fuentes razón de aspecto 16:9 y visualizaciones. Este escalamiento de buena-calidad—junto con Circuitos de Optimización Imagen Automática—facilita imagenes claras de pantalla-completa, centradas en la pantalla, sin ningún ajuste manual. El PW166/PW166B también tiene descodificación sincrónica avanzada de segunda generación, que facilita todo apoyo para una gran variedad de tipos sincrónicos. Esto incluye entrecruzado, progresivo, sinc-en-verde, y TMDS DE (Fecha Activada) sólo. El Procesador Imagen PW166/PW166B apoya datos de vídeo NTSC o PAL con fuentes de razón de aspecto 4:3, tales como DVD o HDTV. Escalamiento no-lineal y escalador horizontal y vertical separado hace que estas entradas estén cambiadas óptimamente para resolución nativa y razón aspecto del aparato visualización. El PW166B utiliza un PLL incorporado para sincronizar la temporización del interfaz visualización con la de entrada. Esto sólo requiere un solo cristal externo para generar todos relojes necesarios para el sistema (PW166B sólo). Un controlador incorporado OSD facilita OSDs basados en bit-mapa con 16 colores de una paleta de color 64K. El controlador OSD apoya funciones transparentes y translucientes. El PW166B facilita una salida de Modulación de Ancho Pulso (Pulse Width Modulation:PWM) para luz fondo de coste bajo o control audio. Con código de fuente referencia y un microprocesador en-chip, fabricantes pueden desarrollar productos de muchas características con tiempo rápido al mercado. Características programables incluyen el interfaz de usuario, pantalla puesta en marcha de cliente, todas características de imagen automáticas y efectos especiales de pantalla.

Características Escalamiento de imagen de segunda generación

Optimización de imagen automática de segunda generación

Procesamiento de vídeo

Imagen-en-imagen (PIP)

Conversión de velocidad marco

Escalamiento multi-región, no-lineal

Matriz de color para ajuste temperatura color mejorado

En-tabla PLLs para generar MCLK y DCLK (PW166B

sólo)

Visualización en-pantalla

Microprocesador en-chip

Depuración JTAG

Salida Hardware PWM Aplicaciones

monitores de panel plano

Sistema de Proyección Digital

visualización de multimedia

Aparato Aplicación Paquete PW166-10T

PW166B-10T

Hasta SXGA en, SVGA/XGA fuera, sin temática

PW166-10TKPW166B-10TK

Hasta SXGA en, SVGA/XGA fuera, con temática

PW166-20T PW166B-20T

Hasta SXGA en, SVGA fuera, sin temática

PW166-20TKPW166B-20TK

Hasta SXGA en, SVGA fuera, con temática

256 PBGA

PW166/166B Bloque diagrama del sistema

Ordenador

Vídeo

Visualización

Relojes

Descodificador de Vídeo


31

Ilustración 11.Diagrama de alfiler PW166 – Vista Vertical


32

Descripciones de Alfileres del Procesador de Imagen

Nombre Alfiler(es) Tipo Función Port Gráficos

GCLK H19 ID

Port gráficos pixel reloj entrada. Típicamente propulsado por un Reloj Gport PLLexterno. El alfiler GCLK puede ser seleccionado como fuente para el GCLKinterno que es utilizado para captura imagen Gport y para el divididor PLL (vea bits GCKPOL & GCKPOL)

GPENSOG G20 ID

Port gráficos pixel activa entrada. Utilizado para control de flujo externo cuando EXTFCE =1. Cuando GPENSOG esté alto, pixel RGB entrada es válido. Utilizar GPENSOG permite captura de datos no-cercanos. Cuando EXTFCE=0, este es entrada de port gráficos Sinc-En-Verde (Sync-On-Green, SOG). Propulsado por circuito desprendedor sinc externo, este alfiler es controlado (estado bit SOGACT) y puede facilitar información compuesta sinc (depende de bits SOGEN & COMPEN)

GVS J17 ID

Port gráficos vertical sinc entrada. Indica inicio del siguiente campo o marco de datos entrada. GVS puede ser activo-alto o activo-bajo como determinado por VPOL y VSOK. GVS no se utiliza cuando se utilice una fuente compuesta digital sinc (SOGEN=1 o COMPEN=1)

GHS G19 ID

Port gráficos horizontal sinc entrada. Indica inicio de la siguiente línea de datos entrada. Esta señal es internamente corregida de polaridad y controlada para contenido sinc compuesto (estado bits HSOK, HPOL, & COMP). GHS puede facilitar informaciòn sinc horizontal o información sinc compuesta digital (depende de bit COMPEN). GHS es también utilizado como entrada al circuito retraso fase reloj que produce la señal GREF.

GFBK H17 I/O

Port gráficos PLL realimentación/línea avanza entrada. Este alfiler tiene tres funciones diferentes depende del ajuste registro para EXTFBK y EXTFCE:

EXTFBK EXTFCE Función GFBK

0 X GFBKOUT: una salida desde el divididor PLL interno.

1 0

GFBKIN: una entrada al pulso realimentación desde un divididor PLL externo. En modo captura marcha libre, esta señal se utiliza para definir la región captura horizontal (junto con CAPL y CAPW), y avanza el controlador captura Gport a la siguiente lìnea entrada. El bit LAVPOL es utiliza para seleccionar la polaridad de GFBKIN.

1 1

GLAV: una entrada a avance línea de port gráficos. Utilizado en modo captura de control flujo externo. Cuando GLAV haga transición (depende de bit LAVPOL), avanza el controlador captura Gport a la siguiente lìnea entrada.

GRE0 M20 ID GRE1 N19 ID GRE2 N18 ID GRE3 N17 ID GRE4 N20 ID GRE5 P20 ID GRE6 P19 ID GRE7 R20 ID

Port gráficos datos rojo par sub-pixel entrada. Datos de canal rojo para modo solo pixel o datos pixel rojo par para modo entrada de doble pixel. Datos canal Pr para entrada YpbPr

GGE0 F18 ID GGE1 E19 ID GGE2 E20 ID GGE3 J18 ID GGE4 H20 ID GGE5 J19 ID GGE6 J20 ID GGE7 K19 ID

Port gráficos datos verde par sub-pixel entrada. Datos de canal verde para modo solo pixel o datos pixel verde par para modo entrada de doble pixel. Datos canal Ypara entrada YpbPr.


33

Descripciones de Alfileres del Procesador de Imagen (continuado)

Nombre Alfiler(es) Tipo Función GBE0 D16 ID GBE1 A18 ID GBE2 C17 ID GBE3 B18 ID GBE4 A19 ID GBE5 B19 ID GBE6 A20 ID GBE7 D18 ID

Port gráficos datos azul par sub-pixel entrada. Datos de canal azul para modo solo pixel o datos pixel azul par para modo entrada de doble pixel. Datos canal Pb para entrada YpbPr.

GRO0 K20 ID GRO1 L17 ID GRO2 L18 ID GRO3 L19 ID GRO4 L20 ID GRO5 M18 ID GRO6 M17 ID GRO7 M19 ID

Port gráficos datos rojo impar sub-pixel entrada. No utilizado para modo solo pixel, datos pixel rojo impar para modo entrada de doble pixel.

GGO0 E17 ID GGO1 C19 ID GGO2 B20 ID GGO3 C20 ID GGO4 E18 ID GGO5 F17 ID GGO6 D19 ID GGO7 D20 ID

Port gráficos datos verde impar sub-pixel entrada. No utilizado para modo solo pixel, datos pixel azul impar para modo entrada de doble pixel.

GBO0 B15 ID GBO1 A16 ID GBO2 C15 ID GBO3 D15 ID GBO4 B16 ID GBO5 A17 ID GBO6 C16 ID GBO7 B17 ID

Port gráficos datos azul impar sub-pixel entrada. No utilizado para modo solo pixel, datos pixel azul impar para modo entrada de doble pixel.

GREF H18 0 Port gráficos PLL referencia salida. Versión retrasada de GHS separado sinc interno. Tipicamente conectado a entrada REF de PLL. Si cambia los bits FASE, cambia la cantidad de retraso entre GHS yGREF.

GBLKSPL F19 0 Port gráficos negro muestra sujetador pulso salida. Utilizado como parte de un circuito restauración DC externo para sujetar el nivel negro de datos RGB analógicos Gport a la tierra. Este pulso ocurre después de Hsync y es programable (BKSPOL, BKSCEN, BKSBEG, & BKSWID)

GCOAST F20 0 Port gráficos PLL costa control salida. Utilizado para activar costa PLL (ignora GREF y GFBK ) durante vacío vertical. Utilizado para evitar el PLL de reaccionar a pulsos HS extra o perdidos durante vacío vertical. Costa activa y duración es programable (PLLCM, PLLCB & PLLCE)

Port vídeo VCLK D12 ID Port vídeo pixel reloj. Controla captura imagen de port vídeo. Típicamente propulsado por

descodificador vídeo externo.

VPEN C13 ID Por vídeo pixel activa entrada. Utilizado para control flujo externo cuando EXTFCE=1. cuando VPENsea alto, datos pixel entrada son válidos. Utilizar VPEN permite captura de datos no-cercanos.

WS A14 ID Vídeo vertical sinc indica inicio del siguiente campo o marco de datos desde el descodificador vídeo externo. VVS puede ser activo-alto o activo-bajo como determinado por VPOL. VVS no se utiliza cuando una fuente sinc digital compuesta se utilice. (COMPEN)

VHS B14 ID Vídeo horizontal sinc indica el inicio de la siguiente línea de datos entrada desde el descodificador vídeo externo. VHS puede ser activo-alto o activo-bajo como determinado por HPOL. Indica sinc compuesto cuando COMP=1.

VFIELD A15 ID indicador de campo impar/par Vídeo. Indica si campo impar o par de entrada entrecruzada está capturada como lo determinado por FLDINV y FLDSEL. Información del campo también puede ser derivada desde VVS y VHS, por eso VFIELD no se necesita en algunas aplicaciones


34


Nombre Alfiler(es) Tipo Función VY0 D8 ID VY1 C8 ID VY2 B7 ID VY3 A7 ID VY4 B8 ID VY5 D9 ID VY6 C9 ID VY7 A8 ID

Vídeo Port Y Pixel Datos. Puede operar en tres modos diferentes: Datos Y en modo YUV 4:2:2; Datos U en modo YUV 4:4:4; Datos verdes en modo RGB 24-bit.

VUV0 B9 ID VUV1 A9 ID VUV2 B10 ID VUV3 A10 ID VUV4 D11 ID VUV5 A11 ID VUV6 C12 ID VUV7 B13 ID

Vídeo Port UV Pixel Datos. Puede operar en tres modos diferentes: Datos UV en modo YUV 4:2:2; Datos V en modo YUV 4:4:4; Datos azules en modo RGB 24-bit.

Port visualización DCKEXT Y13 ID Visualiza reloj entrada. No hace falta cuando use en–chip PLL (PW166B sólo)

DCLK W12 O Visualiza pixel reloj salida. Activado cuando DCLKEN=1. Polaridad es invertida cuando DCPOL=1. Marcha a 1/2 velocidad pixel cuando DCK2EN=1.

DVS V13 O Visualiza vertical sinc salida. Polaridad y temporización controladas por VSPOL, VPLSE, y VDLY.

DHS U13 O Visualiza horizontal sinc salida. Polaridad y temporización controladas por HSPOL,HPLSE.

DEN Y15 O Visualiza pixel activa DRE0 R19 O DRE1 T20 O DRE2 R18 O DRE3 R17 O DRE4 T18 O DRE5 U19 O DRE6 T17 O DRE7 V20 O

Visualiza datos rojo par salida sub-pixel en modo salida de doble pixel. Visualiza datos rojo sub-pixel salida en modo salida de solo pixel.

DGE0 U18 O DGE1 V19 O DGE2 W20 O DGE3 W19 O DGE4 Y20 O DGE5 V17 O DGE6 U16 O DGE7 W18 O

Visualiza datos verde par salida sub-pixel en modo salida de doble pixel. Visualiza datos verde sub-pixel salida en modo salida de solo pixel.

DBE0 Y19 O DBE1 Y18 O DBE2 V16 O DBE3 U15 O DBE4 Y16 O DBE5 V15 O DBE6 W16 O DBE7 W15 O

Visualiza datos azul par salida sub-pixel en modo salida de doble pixel. Visualiza datos azul sub-pixel salida en modo salida de solo pixel.


35


Nombre Alfiler(es) Tipo Función DRO0 Y12 O DRO1 W11 O DRO2 Y11 O DRO3 U10 O DRO4 V10 O DRO5 W10 O DRO6 Y10 O DRO7 W9 O

Visualiza datos rojo impar salida sub-pixel en modo salida de doble pixel. No se utiliza en modo salida de solo pixel

DGO0 Y9 O DGO1 W8 O DGO2 V8 O DGO3 U8 O DGO4 Y8 O DGO5 Y7 O DGO6 W7 O DGO7 Y5 O

Visualiza datos verde impar salida sub-pixel en modo salida de doble pixel. No se utiliza en modo salida de solo pixel

DBO0 V6 O DBO1 U6 O DBO2 W5 O DBO3 Y4 O DBO4 V5 O DBO5 Y3 O DBO6 V4 O DBO7 Y2 O

Visualiza datos azul impar salida sub-pixel en modo salida de doble pixel. No se utiliza en modo salida de solo pixel

Interfaz de microprocesador WR M4 O Escribir Activa. Bajo indica escritura a RAM externo o otros aparatos. RD M3 O Leer Activa. Bajo indica lectura a RAM externo o otros aparatos. ROMOE M1 O ROM Salida Activa. Salida baja activa indica una lectura desde ROM externo. ROMWE L2 O ROM Escribir Activa. Bajo activo indica una escritura al ROM externo. BHEN N2 O Alto-byte activa. Bajo indica byte superior de datos está válido. RAMOE L1 O RAM Salida Activa. Salida baja activa indica una lectura desde RAM externo. RAMWE K2 O RAM Escribir Activa. Bajo activo indica una escritura al RAM externo.

CS0 M2 O Variado Chip Selección 0. Salida baja activa selecciona aparatos externos. Cada Chip Selección descodifica un bloque 256-byte de espacio dirección de CPU (lugarde bloque es programable )

CS1 N1 O Variado Chip Selección 1. Salida baja activa selecciona aparatos externos. Cada Chip Selección descodifica un bloque 256-byte de espacio dirección de CPU (lugarde bloque es programable )

EXTINT E2 ID Interrupción externa pide 0. Puede ser programado a nivel o borde sensitivo. Este alfiler se convierte en entrada TDI de CPU cuando el depurador JTAG se active.

NMI D1 ID Interrupción no-máscara. Una entrada alta provoca una interrupción no-máscara al microprocesador en-chip.


36


Nombre Alfiler(es) Tipo Función A0 P1 O A1 P2 O A2 N3 O A3 N4 O A4 R1 O A5 R2 O A6 T1 O A7 T2 O A8 R3 O A9 U1 O A10 U2 O A11 R4 O A12 T3 O A13 V1 O A14 W1 O A15 V2 O A16 T4 O A17 U3 O A18 Y1 O A19 W2 O

Dirección del microprocesador bus salida bits (19:0)

D0 F4 I/O D1 F3 I/O D2 E1 I/O D3 F2 I/O D4 F1 I/O D5 G2 I/O D6 G1 I/O D7 H1 I/O D8 H4 I/O D9 H3 I/O D10 H2 I/O D11 J1 I/O D12 J2 I/O D13 J4 I/O D14 J3 I/O D15 K1 I/O

Microprocesador 16-bit bidireccional datos bus.

Alfileres interfaz periféricos PORTA0 C2 I/O PORTA1 B1 I/O PORTA2 B2 I/O PORTA3 A1 I/O PORTA4 C4 I/O PORTA5 D5 I/O PORTA6 B3 I/O PORTA7 A2 I/O

Propósito general IO port. PORTA7 puede ser seleccionado como la salida PWM.


37


Nombre Alfiler(es) Tipo Función PORTB0 A3 I/O PORTB1 C5 I/O PORTB2 D6 I/O PORTB3 B4 I/O PORTB4 A4 I/O PORTB5 C6 I/O PORTB6 B5 I/O PORTB7 A5 I/O

Propósito general I/O Port. Puede operar en tres modos diferentes: 8 bits de GPIO en modo Vport YUV 4:2:2; Datos vídeo Y en modo Vport YUV 4:4:4; Datos vídeo rojo en modo Vport 24-bit RGB;

IRRCVR0 E4 IU IR receptor entra 0 IRRCVR1 D2 IU IR receptor entra 1 RXD C1 ID Recibe datos al port en serie en-chip TXD D3 O Transmite datos desde el port en serie en-chip

Variados RESET E3 IU Reajuste maestro. Una entrada alta empieza todas lógicas internas.

MCKEXT W13 ID Reloj sistema memoria. No se necesita cuando se utilice en-chip PLL (PW166B sólo).

MODE2 B6 IU MODE1 U5 ID

MODE0 A13 ID

Modo 2 1 0 Descripción de modo JTAG 24-Bit PLL OSC

0 0 0 Reservado - - - - 0 0 1 Normal con PLL y OSC SÍ NO SÍ SÍ 0 1 0 Normal SÍ NO NO NO0 1 1 Modo Dirección 24-bit SÍ SÍ SÍ SÍ

1 0 0

Modo de probar alfiler VG (7:0) Salida 0 X 80 Z 0 X 82 O 0 X 83 1

- - - -

1 0 1 PLL y OSC (PW166B sólo) NO NO SÍ SÍ 1 1 0 modo Emulación PW364 NO NO NO NO1 1 1 PLL sólo (PW166B sólo) NO NO SÍ NO

NOTA: Modo 101 es modo normal de operación para PW166B. XTALIN P3 ID Entrada cristal para PLL o entrada Reloj si OSC se desactiva (PW166B sólo) XTALOUT P4 O Salida cristal (PW166B sólo)

Port Depurador de Microprocesador

CPUTMS D13 ID JTAG entrada Prueba Modo Selección. Activo alto para activar port prueba JTAG para depurador CPU.

CPUTCK A6 ID JTAG Reloj Prueba para modo depurador de CPU CPUTDO W3 O JTAG Prueba Datos Salida modo depurador de CPU.

Potencia y Tierra

VDD2.5

B12,C3, C10,C11, C14,G3, G18,K18, L3,P18,

V11,V14, Y14

P Potencia digital 2.5V

VDD2.5P V7 P Potencia analógica PLL 2.5. conecta a suministro 2.5V por un resistidor 27 ohm.

VDD3.3

C7,C18 K3,U20 V9,V12

V18,V3,Y6 Y17

P Potencia digital 3.3V


38


Nombre Alfiler(es) Tipo Función

VSS

A12,B11, D4,D7,

D10,D14, D17,G4, G17,K4, K17,L4,

P17,T19, U4,U7,U9, U11,U12, U14,U17, W4,W6,

W14,W17

P Tierra

Documents

42” Receptor de Plasma Color TV Modelo: PLA-4200Mdiagramasde.com/diagramas/otros2/polaroid_pla-4200... · Cantidad de programas almacenados 125 Gama de canales Aire: ... Caja Soporte