Upload
aroldo-testa
View
213
Download
0
Embed Size (px)
Citation preview
6 luglio, 2006 SLIM5: stato e preventivi 2007 1
SLIM5Sviluppo di un sistema di tracciatura formato da
rivelatori sottili a pixel CMOS attivi e a strip, con capacità di trigger di primo livello.
• Programma Triennale: 2006-2008• Sezioni partecipanti:
Bologna, Pavia/Bergamo, Pisa, Trento/PD, Trieste
• Obiettivo: Costruire un dimostratore di tracciatore di silicio sottile con capacità di trigger di livello 1, composto da – 4 strati di moduli sottili (100-200um) di silicio a strisce– 2 strati di rivelatori MAPS CMOS assottigliati a circa 100um – collegati a schede di memorie associative del tipo sviluppato
dall'esperimento Fasttrack.
6 luglio, 2006 SLIM5: stato e preventivi 2007 2
SLIM5 - Attività Attività organizzata in 5
“WorkPackage”
1. Pixel MAPS (G. Rizzo, PI)
2. Rivelatori su Si H.R. (L. Bosisio)
- Strip singola faccia con JFET
integrato, s=100/200um
- Strip doppia faccia s=200um
- Rivelatori a BJT
3. Elettronica di F-E (V. Re, BG)
4. Trigger e DAQ (PI/BO)
5. Meccanica, Integrazione,
Test Beam (S. Bettarini, PI)
MILESTONES WP2
Strip + JFETSet. ’06 Risultati dei test run
PRIN2003
(JD5 pronto, JD6 entro 2005)
Dic. ’06 Design run Strip+JFET (JD7)
Scelta e acquisizione chip di F-E
Set. ‘07 Risultati test run JD7
BJTGiu. ‘06 Modello affidabile per
prestazioni BJT (Misure BD1 + Simulazioni)
Set. ‘06 Design run BJT (BD2)
Giu. ‘07 Risultati test run BD2
2008: Integrazione e Test Beam
6 luglio, 2006 SLIM5: stato e preventivi 2007 3
SLIM5/TS - Attività 2006 in corso
Rivelatori a Strip+JFET:• Test di caratterizzazione statica dei dispositivi• Test funzionali con elettronica disponibile in sede
(canale singolo e chip VA2TA a 128 canali)• Partecipazione al progetto del lotto JD7
0.0E+002.0E-054.0E-056.0E-058.0E-051.0E-041.2E-041.4E-041.6E-041.8E-042.0E-04
0.0 1.0 2.0 3.0 4.0 5.0Vgs [V]
Id [
A]
Id-Vgs Vws=0
Layout lotto JD6Caratteristica d’ingresso JFET
6 luglio, 2006 SLIM5: stato e preventivi 2007 4
SLIM5/TS - Attività 2006 in corso
Rivelatori con amplificazione integrata tramite BJT:• Analisi e simulazioni del modello del rivelatore con BJT integrato• Test di caratterizzazione statica dei dispositivi del lotto BD1• Misure funzionali con sorgente X• Partecipazione al progetto del lotto BD2
Δt
2μs
5mV
Trigger level
60keV pulse
Integr. interval
60keV
Singolo impulso e spettro di raggi X da 241Am
50x200µm2 Base (area attiva)
Punch-Throughcontact
Emitter
Layout di dispositivo di piccola area 0
6 luglio, 2006 SLIM5: stato e preventivi 2007 5
SLIM5/TS - Attività 2006 in corso
Rivelatori con amplificazione integrata tramite BJT:• Analisi e simulazioni del modello del rivelatore con BJT integrato• Test di caratterizzazione statica dei dispositivi del lotto BD1• Misure funzionali con sorgenti X e beta• Partecipazione al progetto del lotto BD2
Singolo impulso e spettro di raggi X da 241Am
Δt
2μs
5mV
Trigger level
60keV pulse
Integr. interval
60keV 0
Beta vs. Base current
0
100
200
300
400
500
600
700
800
1.00E-13 1.00E-11 1.00E-09 1.00E-07 1.00E-05 1.00E-03I_base (A)
Bet
a
Beta Small Emitter Beta Large Emitter
Guadagno in corrente vs. corrente di base per due diverse dimensioni dell’emettitore
6 luglio, 2006 SLIM5: stato e preventivi 2007 6
SLIM5/TS - Preventivo e Attività 2007
Attività TriesteRivelatori a Strip+JFET:• Test funzionali con elettronica
disponibile in sede• Test di irraggiamento presso
Elettra• Partecipazione al progetto del
lotto JD7Rivelatori a BJT:• Analisi e simulazioni del
modello del rivelatore• Partecipazione al progetto del
lotto BD2Telescopio per test beam:• Assemblaggio• Test funzionali con elettronica
FE FSSR2
Persone (1.4 FTE)L. Bosisio PA 20%G. Giacomini Dott. 60%L. Lanceri PS 30% Resp. L.I. Rashevskaia contr. 20%L. Vitale RU 30%
Richieste finanziarie (k€)
M.I. 3M.E. 2Consumo 21– Elettronica FE 16– Meccanica 2– Laboratorio + licenze 3
Totale 26
Richieste Risorse Locali
• Lab. Elettronica 4 m.u.• Officina Mecc. 2 m.u.