Upload
others
View
0
Download
0
Embed Size (px)
Citation preview
Download available via http://kmitnb05.kmitnb.ac.th/~mts
ภาควชาครศาสตรไฟฟาคณะครศาสตรอตสาหกรรม
สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ
รายงานการทดลองท 10Signal Processing Circuits II:
Clippers, Clampers and Digital to Analog Converters
เสนอผชวยศาสตราจารย ดร. มนตร ศรปรชญานนทอาจารยวรรตน ภทรอมรกล
ผทาการทดลองชอ-สกล………………………………………………….รหสประจาตว…………………………………………...
ผรวมทาการทดลองชอ-สกล………………………………………………….รหสประจาตว…………………………………………...
วนททาการทดลอง วน…………….ท…….เดอน………………..ป……..2547…………รายงานนเปนสวนหนงของการทดลองวชา 223307 Engineering Electronics Lab II
ภาคเรยนท 1 ปการศกษา 2547
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 2 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
ภาควชาครศาสตรไฟฟา สจ.พ.
223307Engineering Electronics Lab II
ปฏบตการอเลกทรอนกสวศวกรรม 2
การทดลองท 10Signal Processing Circuits II
วตถประสงค เพอวดหาคณลกษณะพนฐานตางๆของวงจรตดระดบ วงจรเลอนระดบ และวงจรเแปลงสญญาณดจตอลเปนแอนะลอกชนดตางๆ
อปกรณทใชในการทดลอง
1. Dual trace oscilloscope2. Function generator3. DC Power Supply4. Multi-meter5. Op Amp 741 จานวน 2 ตว6. Diode 1N914 จานวน 1 ตว7. POT 10k จานวน 1 ตว8. Resistors9. Capacitors
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 3 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
เนอหาโดยสรป
ในงานอเลกทรอนกสบางประเภท เชน ระบบเครองมอวด จาเปนตองมการปรบแตงสญญาณ เพอจากดหรอปรบใหเปนไปตามตองการ จงจาเปนตองใชวงจรททาหนาทตด (Clip) หรอเลอนระดบ (Clamp)สญญาณ ตามปกตแลวเราสามารถตอวงจรเหลานไดโดยไมตองใชออปแอมป แตขอดของการใชออปแอมปรวมดวย คอ สามารถปรบระดบแรงดนทตองการตด หรอเลอนระดบแรงดนไดโดยใชตวตานทานปรบคาได
วงจรตดระดบแรงดน
วงจรตดระดบสญญาณ (Clipper) คอ วงจรทมสญญาณเอาตพตเปนสญญาณทมการตดระดบหรอตดยอดมาจากสญญาณอนพต โดยการตดยอดสญญาณนจะมทงวงจรทตดยอดดานบวก (Positive Clipper) และวงจรททาหนาทตดยอดสญญาณดานลบ (Negative Clipper)
วงจรในรปท 10.1 เปนวงจรตดยอดสญญาณดานบวก โดยระดบของสญญาณทจะถกตดน เราเรยกวาระดบอางอง (Reference Level, refV ) จะเหนวาสามารถปรบไดท POT สวนรปท 10.2 เปนสญญาณทจดตาง ๆ ของวงจรสงเกตไดวา ถา iV มคานอยกวา refV ไดโอด D จะนากระแส ออปแอมปจงทางานเปนวงจรตามแรงดน ดงนนแรงดนเอาตพต OV จะมคาเทากบ iV
ถา iV มคามากกวา refV ทาใหแรงดน OAV มคามากพอจะทาใหไดโอด D หยดนากระแส ดงนนออปแอมปจงถกเปดวงจรทางเอาตพต OV จงเทากบ refV
OViV
V+
ΩkRL
10
Ωk10POTV−
OAVD
refV
รปท 10.1 วงจรตดยอดสญญาณดานบวก
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 4 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
iV
trefV
t
t
t
OV
refV
iV
refV
OV
refV
(ก)
(ข)
รปท 10.2 รปรางสญญาณอนพตและเอาตพตทจดตาง ๆiV
trefV
t
t
t
OV
refV
iV
refV
OV
refV
OViV
V+
ΩkRL
10
Ωk10 refV
V−
D
(ก)
(ข)
OAV
POT
รปท 10.3 (ก) วงจรตดยอดสญญาณดานลบ (ข) รปรางสญญาณทจดตาง ๆ ของวงจร
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 5 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
เราสามารถปรบปรง วงจรตดระดบสญญาณดานบวกในรปท 10.1 ใหเปนวงจรตดระดบสญญาณดานลบ (Negative Clamper) ไดดงรปท 10.3 เพยงแตสลบขวของไดโอด D และสลบขวของแรงดน refV เทานนโดยนา POT มาตอกบแรงดนไฟเลยงดานลบ ( V− ) แทน
วงจรเลอนระดบแรงดน
OV
iVV+Ωk7.4
V−
V+
V−
refV
OAV
D Ωk10LR
µF1.01 =C
POT
รปท 10.4 วงจรเลอนระดบแรงดน
วงจรเลอนระดบแรงดนดงรปท 10.4 จะทาหนาทเลอนระดบสญญาณอนพตใหขนหรอลงได คลาย ๆ กบเปนการปรบปม Y Position ของออสซลโลสโคป ซงระดบนนขนอยกบแรงดนอางอง refV ทปรบไปโดย POT
ถา refV เปนบวกแรงดน OAV จะเปนบวกดวยไดโอด D จงสามารถนากระแส ออปแอมปทางานวงจรตามแรงดน ดงนนตวเกบประจ 1C จะทาการประจแรงดน refV ดวย แรงดนเอาตพต OV จงเปนผลรวมทางแรงดน refV ท C เกบไวกบแรงดนอนพต iV ดงรปท 10.5 (ก)
ในทางกลบกน ถา refV เปนลบและสลบขวไดโอดเรากจะไดวงจรเลอนระดบทางดานลบ ดงสญญาณในรปท 10.5 (ข)
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 6 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
iV
tmV+
OV
mV−
t
mV2+
refV
(ก)
iV
t
t
OV
refV
(ข)
mV+
mV−
mV2−
รปท 10.5 สญญาณของวงจรเลอนระดบสญญาณ(ก) ดานบวก (ข) ดานลบ
การแปลงสญญาณดจตอลเปนอนาลอกสญญาณไฟฟาในงานอเลกทรอนกส สามารถแบงออกไดเปน 2 ประเภทใหญๆ คอ สญญาณอนา
ลอก (Analog signal) และสญญาณดจตอล (Digital signal) ซงในบางครงจาเปนตองมการเปลยนแปลงรปสญญาณเพอความเหมาะสมในการทางานของการควบคมระบบ ในการทดลองนจะเปนการแปลงสญญาณดจตอลใหเปนอนาลอก (Digital to Analog conversion, D/A)
วงจรแปลงสญญาณดจตอลเปนอนาลอก
เราสามารถสรางวงจรแปลงสญญาณดจตอลเปนอนาลอกไดโดยใชออปแอมปสาหรบ วงจรนจะรบเอาสญญาณดจตอล ตวอยางเชนมขนาด 3 บตมาแปลงใหเปนสญญาณอนาลอกดงรปท 10.6
D
A
0b
1b
2bOV
ความละเอยดของแรงดน=แรงดนเตมสเกล
2จานวนบต-1
ความละเอยดของแรงดน = 5V = 0.714V23-1
(ก)
0b 1b 2bอนพต เอาตพต
OV0
10 0
0 00 010
01 1
1 01 101 1 0
11 1
V0V714.0V428.1V142.2V856.2
V57.3V289.4
V5(ข)
รปท 10.6 หลกการแปลงสญญาณดจตอลเปนอนาลอก
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 7 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
จากรปท 22.1 สมตทแรงดนเตมสเกลคอ V5 เมอใหทกบตเปน “1” จะได แรงดน OV = V5 ถาใหเปน “0” ทกบต จะไดแรงดน OV = V0 และถาเปลยนแปลงบตตางๆกจะไดคา OV ตามตารางทในรปท 10.6 (ข) วงจรเปลยนสญญาณดจตอลเปนอนาลอกโดยใชออปแอมปมอย 2 ชนด คอ
- แบบ Binary-weighted resistors- แบบ R-2R resistors
วงจร D/A แบบ Binary-weighted resistors
OV
fRR
2R
4R
8R
0b
1b
2b
3b
รปท 10.7 วงจร D/A แบบ Binary-weighted resistors
วงจร D/A แบบ Binary-weighted resistors แสดงในรปท 10.7 ซงเปนตวอยางของวงจรแปลงสญญาณดจตอลเปนอนาลอกขนาด 4 บต จากวงจรจะเหนไดวาเปนการตอออปแอมปเปนวงจรขยายบวกสญญาณแบบกลบเฟส แตคาตวตานทานทอนพตแตละบตจะมคาตางกน วงจร D/A ขนาด 4 บต จะใหคาแรงดนเอาตพตอนาลอก 16 คาตามสมการ
จานวน step = 2จานวนบต (10.1)
จากสมการท (10.1) ของวงจรขยายผลบวกสญญาณ เราจะไดสมการของแรงดนเอาตพต OV ดงน
OV = ⎟⎟⎠
⎞⎜⎜⎝
⎛+++−
8423210
Rb
Rb
Rb
Rb
Rf (10.2)
โดยท 0b ถง 3b เปนสญญาณดจตอลซงมเพยงลอจก “0” และลอจก “1” โดยทลอจก “0” หมายถงมการตออนพตนนลงกราวนด สวนลอจก “1” หมายถงตอกบแรงดนทตองการ ยกตวอยาง เชน แรงดน V5+
เปนตน
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 8 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
จากวงจรในรปท 10.7 ถากาหนดแรงดน V5+ R = Ωk10 และ fR = Ωk1 เราจะไดแรงดนเอาตพต OV
ในแตละขนดงรปท 10.8 (ก) และ (ข) โดยทคาแรงดน OV สามารถคานวณไดจากสมการ (10.2)
1b2b3bอนพต เอาตพต
OV0
10 0
0 00 010
01 1
1 01 101 1 0
11 1
0V5.0−
0b0000
1111
0000
1111
00001111
001
01
011
10
010101
V1−V5.1−
V5.2−V2−
V5.3−V3−
V5.4−V4−
V5.5−V5−
V5.6−V6−
V5.7−V7−
(ก)
เอาตพต
0 1 2 3 15
OV−
V5.7−V7−
V5.0−V1−V5.1−
(ข)
เลขฐานสบเทยบเทาของเลขฐานสองอนพต
รปท 10.8 (ก) แรงดนเอาตพต OV ทแตละขนของลอจกอนพต (ข) กราฟความสมพนธระหวางอนพตและเอาตพต
วงจร D/A แบบ R-2R resistors
OV
fRR
R2
0b 1b 2b 3b
R R
R2 R2 R2R2
รปท 10.9 วงจร D/A แบบ R-2R resistors
ขอเสยของวงจร D/A แบบแรกคอตองการตวตานทานหลายคาซงอาจเปนการยากในทางปฏบตดงนนสามารถใชวงจร D/A อกแบบหนงคอ แบบ R-2R resistors ดงแสดงในรปท 10.9 วงจรดงกลาวใชตวตานทานเพยง 2 คา คอ R และ 2R โดยแรงดนเอาตพต OV จะมคา
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 9 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
OV = ⎟⎠
⎞⎜⎝
⎛+++−
Rb
Rb
Rb
Rb
Rf 168423210 (10.3)
ยกตวอยางเชน ถากาหนดแรงดนของลอจก “1” เทากบ +5V และกาหนด fR = Ωk20 R = Ωk10
จากสมการท (10.3) จะไดคาของแรงดนเอาตพตเปนไปตามรปท 10.10
1b2b3bอนพต(V) เอาตพต
OV0
50 0
0 00 00
0 00
0
0V625.0−
0b00000000
0000
00
00
0
0
0
0
V25.1−V875.1−
V125.3−V50.2−
V375.4−V750.3−
V625.5−V0.5−
V875.6−V25.6−
V125.8−V50.7−
V375.9−V875.8−
(ก)
เอาตพต
0 1 3 15
OV−
V375.9−
V875.8−
(ข)
V625.0−
V875.1−
V125.3−
55
5
5
5
5
5
5
55
55
55
55
55
55
55
55
55
55
55
55
เลขฐานสบเทยบเทาของเลขฐานสองอนพต
รปท 10.10 (ก) แรงดนเอาตพตในแตละขนของลอจกอนพต (ข) กราฟแสดงความสมพนธระหวางอนพตและเอาตพต
เอกสารอางอง
[1] Howard M. Berlin, Op-Amp Circuits and Principles, A division of Macmillan ComputerPublishing, 1991.
[2] Howard M. Berlin, Design of Op-Amp Circuits, with experiments, Howard W. Sam &Company, 1990.
[3] D. Roy Choudhury and Shail Jain, Linear Integrated Circuits, Wiley Eastern Limited New AgeInternational Limited, 1994.
[4] John V. Wait, Lewrence P. Huelsmal and Granino A. Korn, Introduction to OperationalAmplifier Theory and applications, McGraw-Hill, Inc. , 2nd edition, 1992.
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 10 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
[5] George Clayton and Steve Winder, Operational Amplifiers, 4th edition, Newnes-Butterworth,2000.
[6] Robert F. Coughlin and Frederick F. Driscoll, Operational Amplifiers & Linear IntegratedCircuits, Prentice-Hall International, Inc. , 1998.
[7] Robert G. Irvine, Operational Amplifiers Characteristics and Applications, 3rd edition, 1994.
การทดลอง
ตอนท 1 วงจรตดระดบสญญาณ
2CH−OV
iV1CH−
V12+
Ωk10V12−Hz
VP
5005
V12−
7416
V12+
POTkΩ10
refV
4
72
3
9141N
D
รปท 10.11 วงจรตดระดบสญญาณทใชในการทดลอง
1.1 ตอวงจรตามรปท 10.11
1.2 เปดแหลงจายไฟใหวงจรใชออสซลโลสโคป แชนแนล 1 วดสญญาณ iV และแชนแนล 2 วดสญญาณ OV โดยปรบ POT ให refV เทากบ +2V สงเกตและบนทกคารปสญญาณทได ทง iV และ OV ลงใน
รปท 10.12
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 11 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
รปท 10.12 ผลสญญาณทไดจากวงจรรปท 10.11
1.3 ปรบ refV ใหมคา V2− , V0 , V3+ และ V6+ สงเกต OV วามรปรางเปลยนแปลงเปนอยางไร……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
1.4 สลบขวไดโอด D และปรบ refV ใหมคา –2V สงเกตและบนทกรปรางของสญญาณ iV และ OV ลงในรปท 10.13
ผลการสงเกต……………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 12 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
รปท 10.13 ผลสญญาณทวดได
สรปผลการทดลองวงจรตดระดบสญญาณ
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 13 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
ตอนท 2 วงจรเลอนระดบสญญาณ
( )2CH−OV
V12+
V12−
7416
4
72
3
9141N
( )1CH−iV
HzVP
5002
V12−
V12+
POTkΩ10
refV
Ωk7.4
µF1.01 =C
รปท 10.14 วงจรเลอนระดบสญญาณทใชในการทดลองตอนท 2
2.1 ตอวงจรตามรปท 10.14
2.2 เปดแหลงจายไฟใหกบวงจรใชออสซลโลสโคปแชนแนล 1 วดสญญาณ iV และแชนแนล 2 วดสญญาณ OV โดยปรบ POT ให refV เทากบ +1V
2.3 สงเกตและบนทกรปสญญาณทไดทง iV และ OV ลงในรปท 10.15
รปท 10.15 ผลสญญาณทวดไดจากวงจรรปท 10.14
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 14 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
2.4 ปรบ refV เปน V1− , V0 , V2+ และ V3+ สงเกตสญญาณ OV ทไดวา เปลยนแปลงอยางไร……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
2.5 สลบขวไดโอด D จากวงจรในรปท 10.14 และปรบให refV มคา –1V สงเกตและบนทกรปรางสญญาณ iV และ OV ลงในรปท 10.16
ผลการสงเกต……………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
รปท 10.16 ผลสญญาณทวดได
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 15 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
สรปผลการทดลองวงจรเลอนระดบสญญาณ
ตอนท 3 วงจร D/A แบบ Binary-weighted resistors
OV
Ω= kRf 10R
2R
4R
8R
0b
1b
2b
3b
741
2
3 4
67
V12+
V12−
รปท 10.17 วงจรการทดลองตอนท 3
1.1 จากวงจรรปท 10.17 กาหนด fR = Ωk10 ตองการใหแรงดนทางเอาตพต OV มคาสงสด (ทอนพตเปนลอจก “1” ทกบต) เปน V10− จงคานวณหาคา R จากสมการท (22.2) เมอกาหนดอนพตเปนลอจก “1” มแรงดนเทากบ V5+
จากการคานวณได R =_____________________Ω
1.2 ตอวงจรตามรปท 22.6 โดยใช R , 2R , 4R , 8R ตามคา R ทคานวณไดจากขอ 1.1 โดยใชคาความตานทานใหใกลเคยงมากทสด
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 16 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
1.3 ปอนแหลงจายไฟใหวงจร ใชโวลตมเตอรวดแรงดนเอาตพต OV แตละขนตามตารางท 1 เปรยบเทยบ คา OV ทคานวณไดจากสมการท (10.2) บนทกผลลงในตาราง
*คาแนะนา การตออนพตเปนลอจก “0” ใหตออนพตนนลงกราวนดการตออนพตเปนลอจก “1” ใหตออนพตนนเขากบแรงดน V5+ โดยนามาจากแหลงจายไฟตรงทปรบคาได 0-12V แลวปรบใหได V5+
(ถามหลายบตเปนลอจก “1” สามารถตอจากจด V5+ เดยวกนได)
ตารางท 1 ตารางบนทกผลการทดลองตอนท 3อนพตจานวน
เทยบเทาเลขฐานสบ 3b 2b 1b 0b
เอาตพต( OV ,V )วด
เอาตพต( OV ,V )คานวณ
0123456789101112131415
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
3.4 คาแรงดนเอาตพต OV สงสด ทไดจากการวดในตารางท 2 เปนไปตามความตองการในขอท 1.1 หรอไม อยางไร
……………………………………………………………………………………………………………………..
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 17 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
3.5 คาแรงดนเอาตพต OV ทไดจากการวดและการคานวณ มความแตกตางกนอยางไร หรอไม……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
3.6 ถาตองการออกแบบวงจร D/A แบบนใหมแรงดน OV สงสด –5 V จงออกแบบวงจรดงกลาว (ใหแสดงขนตอนการออกแบบแนบมาในรายงานการทดลองดวย) พรอมทงทาการทดลองและอภปรายผลการทดลองทไดวาเปนไปตามทไดออกแบบไวหรอไม อยางไร
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 18 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
ตอนท 4 วงจร D/A แบบ R-2R resistors
OV
fRR
R2
0b 1b 2b 3b
R R
R2 R2 R2R2V12+
V12−
741
2
34
67
รปท 10.18 วงจรการทดลองตอนท 4
4.1 จากวงจรรปท 10.18 กาหนด fR = Ωk10 ตองการใหแรงดนทางเอาตพต OV มคาสงสด (ทอนพตเปนลอจก “1” ทกบต) เปน V10− จงคานวณหาคา R จากสมการท (10.3) เมอกาหนดอนพตเปนลอจก “1” มแรงดนเทากบ V5+
จากการคานวณใช R =__________________Ω
4.2 ตอวงจรตามรปท 22.7 โดย R2 , R4 , R8 และ R16 ตามคา R ทคานวณไดจากขอ 22.1 โดยใชคาความตานทานใกลเคยงกบคาทคานวณไดใหมากทสด
4.3 ปอนแหลงจายไฟใหวงจร ใชโวลตมเตอรวดแรงดนเอาตพต OV แตละขนตามตารางท 2 เปรยบเทยบ คา OV ทคานวณไดจากสมการ (10.3) บนทกผลทวดไดและคานวณไดลงในตารางท 2
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 19 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
ตารางท 2 ตารางบนทกผลการทดลองตอนท 4
อนพตจานวนเทยบเทาเลขฐานสบ 3b 2b 1b 0b
เอาตพต( OV ,V )วด
เอาตพต( OV ,V )คานวณ
0123456789101112131415
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
________________________________________________________________________________________________________________________________
4.4 คาแรงดนเอาตพต OV สงสดทไดจากการวดในตารางท 3 เปนไปตามความตองการในขอท 2.1 หรอไม อยางไร
……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 20 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
4.5 คาแรงดนเอาตพต OV ทไดจากการวดและการคานวณ มความแตกตางกนอยางไร หรอไม……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..……………………………………………………………………………………………………………………..
4.5 ถาตองการออกแบบวงจร D/A แบบนใหมแรงดน OV สงสด V5− จงออกแบบวงจรดงกลาว (ใหแสดงขนตอนการออกแบบแนบมาในรายงานการทดลองดวย) พรอมทงทาการทดลองและอภปรายผลการทดลองทไดวาเปนไปตามทไดออกแบบไวหรอไม อยางไร
223307 Engineering Electronics Lab II Lab 10: Signal Processing Circuits II Page: 21 of 21
ผศ.ดร.มนตร ศรปรชญานนท ภาควชาครศาสตรไฟฟา สถาบนเทคโนโลยพระจอมเกลาพระนครเหนอ: [email protected]
สรปผลการทดลองวงจรแปลงสญญาณดจตอลเปนแอนะลอก