ACT.5 QUIZ1

t 5: Quiz 1

Question1Puntos: 1

La entrada de control en un cerrojo permite.

Seleccione una respuesta.

a. Poner el cerrojo en estado SET voluntariamente.

b. Presentar un estado de no cambio.

c. Poner el cerrojo en estado de RESET voluntariamente.

d. Manejar el estado de memoria.

Question2Puntos: 1

PREGUNTA DE ANÁLISIS DE RELACIÓN

Este tipo de preguntas consta de dos proposiciones, así: una Afirmación y una Razón, unidas por la palabra PORQUE. Usted debe examinar la veracidad de cada proposición y la relación teórica que las une.

La tecnología CMOS maneja los umbrales de voltaje entre 5 VMax y 3,5 VMin para determinar el "1" o el "0" lógico en sus entradas y se diferencia de la tecnología TTLPORQUE tiene un márgen de seguridad de 0,8 voltios.


a. A. la afirmación y la razón son VERDADERAS y la razón es una explicación CORRECTA de la afirmación.

b. D. La afirmación y la Razón son VERDADERAS, pero la razón NO es unaexplicación correcta de la afirmación.

c. B. La afirmación es FALSA, pero la razón es una proposición VERDADERA.

d. C. La afirmación es VERDADERA, pero la razón es una proposición FALSA.

Question3Puntos: 1

La entrada de control en un cerrojo permite


a. Manejar el estado de memoria

b. Poner el cerrojo en estado de SET voluntariamente

c. Poner en RESET el cerrojo

d. Poner el cerrojo en estado de RESET voluntariamente

Question4Puntos: 1

Para la siguiente figura, si coloco a la entrada S = 0 y R = 0 entonces Q:

Seleccione al menos una respuesta.

a. Permanecerá igual

b. Pasará a cero

c. Pasará a uno

d. Su estado será aleatorio

Question5Puntos: 1

En el lenguaje VHDL al construir algoritmos nos basamos en instrucciones que nos permiten realizar diversos procesos, dentro de esas instrucciones encontramos wait, y dos de sus principales funciones dentro del algoritmo VHDL, son:

Seleccione al menos una respuesta.

a. Generar una señal de reloj.

b. Generar retardos en el proceso.

c. Se utiliza para generar una señal de flanco de subida.

d. Se utiliza como método para describir la actuación del reloj.

Question6

Puntos: 1

Si en el siguiente sistema Q está en uno, entonces cuando R se coloque en 1, Q será:


a. Un cero

b. No almacena

c. Un uno

d. Es aleatorio.

Question7Puntos: 1

Analiza el siguiente diagrama, el cual corresponde a un temporizador de precisión C555, donde su configuración puede ser monoastable o astable. Cuando la salida Q del Flip-Flop se pone en UNO (1), el pin 7 del C555, estará en:


a. El diagrama del flip-flop es un corto de la señal de entrada y el pin 7 no representa valores de estado en el circuito.

b. El pin 7 se conecta al pin 3 y con salida de cero en Q1.

c. El pin 7 estará aislado o se pone en alta impedancia.

d. El pin 7 corresponde a un corto entre los pines de tierra y Vcc.

Question8Puntos: 1

Si en el siguiente cerrojo Q = 1 y se coloca S = 1 y R = 0; entonces Q será:


a. Su estado será aleatorio

b. Un cero

c. Un uno

d. Permanecerá igual

Question9Puntos: 1

Un cerrojo (Latch) realizado con una compuerta AND almacena:


a. Es aleatorio.

b. No almacena

c. Un cero

d. Un uno

Question10Puntos: 1

Un circuito monoestable o One-shot es un circuito de almacenamiento digital con un único estado estable. Si se produce un cambio en su entrada, éste vuelve a iniicar el ciclo de tiempo programado descartando el tiempo ya contado; ésta es una cracterística de los One-shot tipo:


a. One-shot Redisparable.

b. Redisparable y no redisparable.

c. One-shot astable de dos tiempos.

d. One-shot No Redisparable.

Question11Puntos: 1

Si en el siguiente cerrojo Q = 0 y se coloca S = 0 y R = 0; entonces Q será:


a. Un uno

b. Permanecerá igual

c. Su estado será aleatorio

d. Un cero

Question12Puntos: 1


Este tipo de preguntas consta de dos proposiciones, así: una Afirmación y una Razón, unidas por las palabra PORQUE. Usted debe examinar la veracidad de cada proposición y la relación teórica que las une.

En cuanto a metodologías de diseño, los lenguajes que se consolidaron en los años noventa fueron el Verilog y VHDL, los cuales promueven el uso de los llamadas metodologías de diseño descendente PORQUE Se trata de concentrar el esfuerzo en la concepción a nivel funcional-arquitectural, facilitando la evaluación de soluciones alternativas antes de abordar el diseño detallado y la implementación física.


a. La afirmación y la razón son VERDADERAS y la razón es una explicación CORRECTA de la afirmación

b. La afirmación es FALSA, pero la razón es una proposición VERDADERA

c. La afirmación es VERDADERA, pero la razón es una propsición FALSA

d. La afirmación y la razón son VERDADERAS, pero la razón NO es una explicación CORRECTA de la afirmaión

Question13Puntos: 1

De la siguiente configuración para el módulo temporizador de precisión C555, es correcto afirmar que:


a. La resistencia de carga es menor que la resistencia de descarga

b. Está diseñado para ser un multivibrador Monoastable

c. El pin de trigger produce la descarga del condensador

d. El ciclo de dureza puede llegar a ser del 50%

Question14Puntos: 1

Para un circuito integrado que usa la tecnología CMOS,el valor mínimo para reconocer un nivel alto es de:


a. 2.8 Voltios

b. 5 Voltios

c. 2 Voltios

d. 3.5 Voltios

Question15Puntos: 1


Este tipo de preguntas consta de dos proposiciones, así: una Afirmación y una Razón, unidas por las palabra PORQUE. Usted debe examinar la veracidad de cada proposición y la relación teórica que las une.

La reutilización y adecuación de código a distintas condiciones de contexto de los circuitos es posible en VHDL PORQUE cumple características de ser un lenguaje estándar, estable con independencia metodológica y tecnológica.


a. La afirmación y la razón son VERDADERAS y la razón es una explicación CORRECTA de la afirmación

b. La afirmación es FALSA, pero la razón es una proposición VERDADERA

c. La afirmación es VERDADERA, pero la razón es una propsición FALSA

d. La afirmación y la razón son VERDADERAS, pero la razón NO es una explicación CORRECTA de la afirmaión

CALIFICACION 16

Documents

ACT.5 QUIZ1