Embed Size (px)
Citation preview
ANÁLISE DE UM CONDICIONADOR UNIFICADO DE QUALIDADE DE ENERGIA EM SISTEMAS TRIFÁSICOS A QUATRO FIOS
RODRIGO A. MODESTO, SÉRGIO A. OLIVEIRA DA SILVA
Departamento de Engenharia Elétrica, Universidade Tecnológica Federal do Paraná - UTFPR Av. Alberto Carazzai, 1640, Cornélio Procópio-Pr.
E-mails: [email protected], [email protected]
AZAURI ALBANO DE OLIVEIRA JÚNIOR
Departamento de Engenharia Elétrica, Universidade de São Paulo - USP Av. Trabalhador São-carlense, 400, São Carlos-Sp.
E-mails: [email protected]
Abstract This paper proposes a unified power quality conditioner (UPQC) scheme, which is applied to three-phase four-wire systems, allowing harmonic current suppression and reactive power compensation of the load, resulting in an effective power factor correction. The UPQC is comprised of two back-to-back PWM converters, where one of them is placed in parallel with the load, while the other is placed in series between the power source and the load. Both the converters share the same DC-bus, which is composed of split DC-link capacitors. The parallel converter is implemented by using a four-leg inverter topology, which is controlled to act as a sinusoidal voltage source. On the other hand, the series converter is implemented by means of a three-leg inverter. Besides, it is controlled to act as a sinusoidal current source requiring a reduced voltage in the DC-bus to guar-antee its proper operation. Both voltage and current controllers are implemented into the synchronous rotating reference frame (dq0-axes), while both the series and parallel converters use three-dimensional space vector modulation (3-D-SVM) technique. Simulation results are presented in order to validate the theoretical development and to confirm the good performance of the pro-posed UPQC.
Keywords Harmonic current suppression, reactive power compensation, three-phase four-wire systems.
Resumo Este artigo propõe um condicionador unificado de qualidade de energia (UPQC), o qual é aplicado em sistemas trifá-sicos a quatro fios, permitindo a supressão de correntes harmônicas e a compensação da potência reativa da carga, resultando em uma efetiva correção do fator de potência. O UPQC proposto é composto por dois conversores PWM, onde um deles é conectado em paralelo com a carga, enquanto o outro é colocado em série entre a rede elétrica e a carga. Ambos os conversores comparti-lham o mesmo barramento CC, o qual é composto por capacitores. O conversor paralelo é implementado por meio de um inver-sor de quatro braços, sendo este controlado para atuar como uma fonte de tensão senoidal. Já o conversor série é implementado por um inversor de três braços. Este é controlado para atuar como uma fonte de corrente senoidal requerendo um nível de tensão reduzido no barramento CC para garantir a sua operação. Tanto o controlador de tensão quanto o de corrente são implementados no sistema de eixos de referência síncrona (dq0), enquanto a técnica de modulação vetorial espacial tridimensional é empregada em ambos os conversores série e paralelo. Resultados de simulação são apresentados a fim de validar o desenvolvimento teórico e confirmar o bom desempenho do UPQC proposto.
Palavras-chave Supressão de corrente harmônica, compensação de potência reativa, sistemas trifásicos a quatro fios.
1 Introdução
O emprego crescente de cargas não lineares, principalmente por consumidores industriais, tem contribuído para a degradação da qualidade da ener-gia elétrica (QEE), em função dos níveis elevados de correntes harmônicas que estas cargas geram. A interação entre as correntes harmônicas e a impedân-cia da rede elétrica causa distorções nas tensões da rede elétrica no ponto de acoplamento comum (PCC).
Por outro lado, os efeitos causados pelas estas correntes harmônicas podem ser minimizados pela utilização de condicionadores de qualidade de ener-gia, tais como filtros ativos de potência (FAP) série e paralelo, condicionadores unificados de qualidade de energia (UPQC- Unified Power Quality Conditio-ner), dentre outros.
Normalmente os FAP paralelos têm sido utiliza-dos para mitigar os efeitos causados pela circulação
de correntes harmônicas no sistema elétrico (Choi et al., 2013; Khadkikar et al., 2008; Silva et al., 2010), enquanto os FAP série têm sido empregados na com-pensação de perturbações das tensões da rede, tais como afundamentos, elevações e harmônicos de tensão (Bhattacharya et al., 1995; Dixon et al., 1997). Já o condicionamento ativo simultâneo série e paralelo têm sido obtidos com o uso de UPQCs (Fuji-ta et al., 1998; Aredes et al., 2009; Aredes et al., 1998; Santos et al., 2011; Dias et al., 2011; Silva et al., 2010; Ucar et al., 2011; Ucar et al., 2013; Karan-ki et al., 2013; Molina et al., 2010).
As topologias de UPQCs convencionais consis-tem em um único barramento CC, o qual é comparti-lhado por dois conversores, um colocado em paralelo com a carga, e outro colocado em série entre a rede elétrica e a carga. Neste caso, o conversor paralelo opera realizando a função de um FAP paralelo elimi-nando quaisquer correntes harmônicas geradas por cargas não lineares, enquanto o conversor série fun-
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
312
ciona como um FAP série eliminando as perturba-ções das tensões presentes na rede elétrica (Fujita et al., 1998; Aredes et al., 2009; Ucar et al., 2011; Ucar et al., 2013; Karanki et al., 2013; Molina et al., 2010). Na grande maioria das aplicações convencio-nais de um UPQC, as tensões e as correntes de refe-rência a serem sintetizadas pelos conversores PWM não são senoidais, ou seja, o conversor série sintetiza tensões não senoidais enquanto o conversor paralelo sintetiza correntes não senoidais.
No entanto, o UPQC também pode também ope-rar utilizando uma estratégia de controle dual à estra-tégia convencional citada (Aredes et al., 2009; Dias et al., 2011; Santos et al., 2011). Neste caso, o con-versor PWM série opera como uma fonte de corrente senoidal sintetizando correntes senoidais, enquanto o conversor PWM paralelo opera como uma fonte de tensão senoidal sintetizando tensões senoidais. Am-bos os conversores PWM são controlados para opera-rem em fase com a tensão de entrada. Pela caracterís-tica das referências de tensão e corrente serem senoi-dais, traz vantagens quando comparada com a estra-tégia de controle convencional. Uma delas é devido ao fato do conversor paralelo operar sempre como uma fonte de tensão senoidal. Neste caso, os cálculos das referências de compensação de tensão não são necessários, os quais podem ser facilmente gerados um sistema PLL (Phase-locked Loop), por exemplo. Além disso, as perturbações presentes nas tensões da rede são indiretamente compensadas e naturalmente absorvidas pelos transformadores de acoplamento série (Aredes et al., 2009; Dias et al., 2011; Santos et al., 2011; Silva et al., 2010; Silva et al., 2002).
Em aplicações de UPQC em sistemas trifásicos a quatro fios, o condicionamento dual de potência série e paralelo têm sido obtido pela utilização de topolo-gias de inversores de três braços (3-L), tal como apresentado na Fig. 1 (a) (Dias et al., 2011; Santos et al., 2011). Já em (Silva et al., 2010) dois inversores com quatro braços (4-L) foram utilizados para a implementação do UPQC, como mostra a Fig. 1 (b).
O UPQC proposto neste trabalho está mostrado na Fig. 1(c), onde este também é controlado para operar no modo dual na realização da compensação ativa de potência série e paralela. A vantagem desta topologia de UPQC, quando comparada com a estru-tura apresentada na Fig. 1(b), está na substituição do inversor série 4-L pelo inversor série 3-L, o que implica diretamente na redução do número de dispo-sitivos semicondutores.
Em relação à estrutura apresentada na Fig. 1(a), percebe-se a possibilidade de diminuição do nível de tensão do barramento CC, o que representa um atra-tivo que deve ser considerado, já que para a topolo-gia das Figs. 1 (b) e (c) o nível de tensão do barra-mento é imposto pelo inversor 4-L, e equivale a um valor superior à amplitude máxima da tensão de linha do sistema trifásico. Já para o funcionamento da estrutura da Fig. 1(a) a tensão do barramento CC deve, necessariamente, ser superior ao dobro da am-plitude máxima da tensão de fase da rede elétrica, em função da existência do barramento capacitivo com
derivação central, já que os inversores operam na configuração em meia ponte.
Deve-se ressaltar que para o conversor série ope-rar adequadamente, não há necessidade que a tensão no barramento CC seja elevada para sintetizar as correntes senoidais impostas na rede por este conver-sor. Isto justifica o fato da tensão no barramento do conversor série poder ser, neste caso, equivalente à metade daquela utilizada pelo inversor paralelo 4-L, como pode ser observado na Fig. 1 (c).
Este artigo está organizado da seguinte forma: a Seção II descreve a estrutura do sistema UPQC pro-posto e suas principais características. Na Seção III, os controladores de tensão e corrente são apresenta-dos, enquanto que as estratégias usadas para gerar as tensões e as correntes senoidais do UPQC são discu-tidas na Seção IV. A Seção V o desempenho do UPQC é verificado por meio de simulações. Final-mente na Seção VI as conclusões são apresentadas.
2 Topologia do UPQC
A topologia do UPQC trifásico proposto neste trabalho está mostrada na Fig. 1(c). Esta é composta por dois conversores PWM sendo eles o inversor 3-L e o 4-L, onde ambos compartilham o mesmo barra-mento CC composto por capacitores.
O inversor 3-L é controlado em corrente reali-zando o condicionamento série de energia, tornando as correntes de entrada senoidais e equilibradas. As tensões de saída do inversor 3-L, ou seja, as tensões nos transformadores série são equivalentes à diferen-ça entre as tensões de entrada da rede e as de saída do UPQC. Em outras palavras, as amplitudes destas tensões são relativamente baixas. Portanto, o nível de tensão do barramento CC, necessária para que o inversor 3-L sintetize as correntes de entrada do UPQC pode ser menor que a tensão CC necessária para o conversor paralelo sintetizar as tensões de saída. Isto justifica a utilização da topologia da Fig. 1 (c) quando comparada com a topologia da Fig. 1 (b). Uma vez que o conversor série comporta-se como uma fonte de corrente senoidal, a sua elevada impe-dância será suficiente para isolar a rede das correntes harmônicas da carga.
Já o conversor 4-L é controlado em tensão e e-xecuta o condicionamento das tensões de saída, tor-nando-as senoidais, equilibradas e reguladas. Pelo fato do conversor paralelo comporta-se como uma fonte de tensão senoidal, sua baixa impedância será suficiente para absorver as correntes harmônicas da carga. Neste caso o UPQC caracteriza-se por ter uma capacidade de filtragem dita universal.
Quanto à eficiência do UPQC esta depende principalmente das características da carga, bem como da rede elétrica. Neste contexto, a eficiência do UPQC deve considerar os seguintes aspectos: 1) o fator de potência fundamental da carga, 2) o conteú-do harmônico das correntes de carga, e 3) as diferen-ças entre as amplitudes das tensões de entrada e a saída do UPQC, ou seja, as tensões sobre os trans-
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
313
(a)
(b)
(c)
Figura 1. Topologias de UPQC para sistemas trifásicos de quatro fios. (a) Sistema UPQC com dois conversores VSI 3-L, (b) sistema UPQC com dois conversores VSI 4-LI, (c) sistema UPQC proposto com um conversor 3-L e uma conversor 4-L.
formadores de acoplamento série. Em outras palavras sua eficiência está diretamente relacionada com a taxa de energia que circula através dos conversores PWM série e paralelo, sendo que esta diretamente relacionada com as características da carga e da rede elétrica.
3 Modelagem dos Conversores Série e Paralelo
Nesta seção a modelagem dos conversores série e paralelo serão apresentadas. Além disso, os contro-
ladores de tensão e corrente utilizados no UPQC dual proposto são discutidos, os quais são implementados no sistema de eixos de referência síncrona (dq0).
3.1 Modelagem do Inversor 3-L
O controle do inversor 3-L é implementado com base no sistema de eixos de referência síncrona, neste trabalho chamado de controlador SRF (Synchronous Reference Frame). Dessa forma, a modelagem ma-temática é apresentada de forma a obter o sistema de espaço de estado e as funções de transferência no
Conversor PWM Série Conversor PWM Paralelo
CCC
Cargas
fpL
fpC
Lav
Lbv
Lcv
LaiLbiLci
sai
sbi
sci
0Li
CCV2
CCCCCV
2
saLsbLscL
sav
sbvscv
Cbv
Ccv
Cav
sai sbi scifsL fsR fpR cai cbi cci
Conversor PWM Série
CCC CCV
saLsbLscL
sav
sbvscv
Cbv
Ccv
Cav
snisbi scifsL fsRsai
Cargas
fpC
cai cbi cci
Lav
Lbv
Lcv
sai
sbi
sci
LaiLbiLci
fpL
0LiConversor PWM Paralelo
fpR
Cargas
fpC
sai sbi scicai cbi cci
fsL
Lav
Lbv
Lcv
sai
sbi
sci
LaiLbiLci
fpL
0Li2
2
Conversor PWM Série Conversor PWM Paralelo
CCVCCC
CCV
saLsbLscL
sav
sbvscv
Cbv
Ccv
Cav
fsR fpR
CCC
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
314
referencial síncrono dq (Camargo et al., 2004). Para realizar a modelagem do conversor série, todas as indutâncias de acoplamento e suas resistências são consideradas idênticas, como segue: 𝐿𝑓𝑠𝑎 = 𝐿𝑓𝑠𝑏 =𝐿𝑓𝑠𝑐 = 𝐿𝑓𝑠 e 𝑅𝑓𝑠𝑎 = 𝑅𝑓𝑠𝑏 = 𝑅𝑓𝑠𝑐 = 𝑅𝑓𝑠. Assim, a partir da Fig. 1 (c), as equações de estado do sistema podem ser expressas por (1), (2) e (3).
𝑢𝑎𝑛_𝑝𝑤𝑚 = 𝑅𝑓𝑠𝑎 . 𝑖𝑠𝑎 + 𝐿𝑓𝑠𝑎𝑑𝑖𝑠𝑎𝑑𝑡
+ 𝑣𝐶𝑎 (1)
𝑢𝑏𝑛_𝑝𝑤𝑚 = 𝑅𝑓𝑠𝑏 . 𝑖𝑠𝑏 + 𝐿𝑓𝑠𝑏𝑑𝑖𝑠𝑏𝑑𝑡
+ 𝑣𝐶𝑏 (2)
𝑢𝑐𝑛_𝑝𝑤𝑚 = 𝑅𝑓𝑠𝑐 . 𝑖𝑠𝑐 + 𝐿𝑓𝑠𝑐𝑑𝑖𝑠𝑐𝑑𝑡
+ 𝑣𝐶𝑐 (3)
O sistema de espaço de estado é definido como:
(𝑡) = 𝐴. 𝑥(𝑡) + 𝐵.𝑢(𝑡) + 𝐹.𝑤(𝑡) (4)
onde: =
⎣⎢⎢⎢⎡𝑑𝑖𝑠𝑎dt𝑑𝑖𝑠𝑏dt𝑑𝑖𝑠𝑐dt ⎦⎥⎥⎥⎤; x=
𝑖𝑠𝑎𝑖𝑠𝑏𝑖𝑠𝑐; u=
𝑢𝑎_𝑝𝑤𝑚𝑢𝑏_𝑝𝑤𝑚𝑢𝑐_𝑝𝑤𝑚
; w=𝑣𝐶𝑎𝑣𝐶𝑏𝑣𝐶𝑐
.
O modelo em espaço de estados no referencial
síncrono (dq0) é dado por (5). 𝑥𝑑𝑞0 (𝑡) = 𝐴𝑑𝑞0. 𝑥𝑑𝑞0(𝑡) + 𝐵𝑑𝑞0.𝑢𝑑𝑞0(𝑡)
+ 𝐹𝑑𝑞0.𝑤𝑑𝑞0(𝑡) (5)
onde: 𝐴𝑑𝑞0 =
⎣⎢⎢⎢⎢⎡−
𝑅𝑓𝑠𝐿𝑓𝑠
ω 0
−ω −𝑅𝑓𝑠𝐿𝑓𝑠
0
0 0 − 𝑅𝑓𝑠𝐿𝑓𝑠⎦⎥⎥⎥⎥⎤
;
𝐵𝑑𝑞0 = 13𝐿𝑓𝑠
1 0 00 1 00 0 0
; 𝐹𝑑𝑞0 = 13𝐿𝑓𝑠
−1 0 00 −1 00 0 −1
O diagrama em blocos do sistema físico nos ei-
xos dq é mostrado na Fig. 2, onde Dd e Dq são as razões cíclicas no sistema de eixos de referência síncrona. A tensão do barramento CC é representada por VCC.
Figura 2. Modelo do sistema físico do UPQC nos eixos dq do
conversor 3-L.
Os efeitos causados pelo acoplamento entre os eixos são eliminados utilizando a estratégia apre-sentada na Fig. 3 (Ryan et al., 1999), onde os blocos em destaque representam o desacoplamento efetua-do.
Figura 3. Modelo de sistema com desacoplamento nos eixos dq.
As funções de transferência no referencial sín-crono dq GS(d,q), já considerando o sistema desaco-plado são dadas por (6).
𝐺𝑠(𝑑,𝑞)(𝑠) =1
𝐿𝑓𝑠. 𝑠 + 𝑅𝑓𝑠 (6)
O diagrama em blocos do controlador de corren-te é mostrado na Fig. 4 (a), onde os controladores PI são utilizados de acordo com a Fig. 4 (b). Desse modo, as funções de transferência em malha fechada 𝐼𝑑,𝑞(𝑠)/𝐼𝑑,𝑞
∗ (𝑠), são dadas por:
𝐼𝑆(𝑑,𝑞)(𝑠)𝐼𝑆(𝑑,𝑞)∗ (𝑠)
=
=𝐾𝑝𝑖(𝑑,𝑞)𝑠 + 𝐾𝑖𝑖(𝑑,𝑞)
𝐿𝑓𝑠𝑠2 + 𝑅𝑓𝑠 + 𝐾𝑝𝑖(𝑑,𝑞)𝑠 + 𝐾𝑖𝑖(𝑑,𝑞)
(7)
A Fig. 4 apresenta o diagrama em blocos do con-trole de corrente do conversor série.
Figura 4. Diagrama em blocos: Controlador do conversor série.
3.2 Modelagem do Inversor 4-L
O controle do inversor 4-L paralelo também é implementado com base no controlador SRF. Dessa forma, a modelagem matemática é apresentada de forma a se obter o sistema de espaço de estado e as funções de transferência no referencial dq0. Na mo-delagem todas as indutâncias de acoplamento, e suas resistências, além dos capacitores de filtragem são considerados idênticos, como segue: 𝐿𝑓𝑝𝑎 = 𝐿𝑓𝑝𝑏 =𝐿𝑓𝑝𝑐 = 𝐿𝑓𝑝𝑛 = 𝐿𝑓𝑃 , 𝑅𝑓𝑝𝑎 = 𝑅𝑓𝑝𝑏 = 𝑅𝑓𝑝𝑐 = 𝑅𝑓𝑝𝑛 = 𝑅𝑓𝑝 e 𝐶𝑓𝑝𝑎 = 𝐶𝑓𝑝𝑏 = 𝐶𝑓𝑝𝑐 = 𝐶𝑓𝑝.
+1
fsL−
+−
. fsLω−
CqV
−−1
fsL
fsR
. fsLω
CdV
sqi
sdi
Sistema Físico
+ +
+CCV
qpwmu
dpwmudD
qD
fsR
CCV
fsL
sdifsR
−
+
−
+Cdvdpwmu
+−
. .fs sqL iω
fsL
sqifsR
−
+
−
+Cqvqpwmu
+ −
. .fs sdL iω
+ −
. .fs sqL iω
+−
. .fs sdL iω
PI
+
. fsLω
−+
+PI
. fsLω
−+
−
+
sqi
sdi
*sdi
*sqi
Modelo nos eixos dq sqi
sdi
0=
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
315
Assim, a partir da Fig. 1 (c), as equações de es-tado do sistema podem ser expressas por:
𝑢𝑎𝑛_𝑝𝑤𝑚 = 𝑅𝑓𝑝𝑎. 𝑖𝑖𝑎 + 𝐿𝑓𝑝𝑎𝑑𝑖𝑖𝑎𝑑𝑡
+ 𝑣𝐿𝑎
+ 𝐿𝑓𝑝𝑛𝑑𝑖𝑖𝑛𝑑𝑡
+ 𝑅𝑓𝑝𝑛. 𝑖𝑐𝑛 (8)
𝑢𝑏𝑛_𝑝𝑤𝑚 = 𝑅𝑓𝑝𝑏 . 𝑖𝑖𝑏 + 𝐿𝑓𝑝𝑏𝑑𝑖𝑖𝑏𝑑𝑡
+ 𝑣𝐿𝑏
+ 𝐿𝑓𝑝𝑛𝑑𝑖𝑖𝑛𝑑𝑡
+ 𝑅𝑓𝑝𝑛. 𝑖𝑐𝑛 (9)
𝑢𝑐𝑛_𝑝𝑤𝑚 = 𝑅𝑓𝑝𝑐 . 𝑖𝑖𝑐 + 𝐿𝑓𝑐𝑐𝑑𝑖𝑖𝑐𝑑𝑡
+ 𝑣𝐿𝑐
+ 𝐿𝑓𝑝𝑛𝑑𝑖𝑖𝑛𝑑𝑡
+ 𝑅𝑓𝑝𝑛. 𝑖𝑐𝑛 (10)
𝑑𝑣𝐿𝑎𝑑𝑡
=𝑖𝑖𝑎𝐶𝑓𝑝𝑎
−𝑖𝑐𝑎𝐶𝑓𝑝𝑎
(11)
𝑑𝑣𝐿𝑏𝑑𝑡
=𝑖𝑏𝑎𝐶𝑓𝑝𝑏
−𝑖𝑐𝑏𝐶𝑓𝑝𝑏
(12)
𝑑𝑣𝐿𝑐𝑑𝑡
=𝑖𝑏𝑎𝐶𝑓𝑝𝑏
−𝑖𝑐𝑏𝐶𝑓𝑝𝑏
(13)
A equação em espaços de estados no referencial síncrono dq0 é dada por (14).
⎣⎢⎢⎢⎢⎡𝚤𝚤𝚤𝚤𝚤𝚤0𝑣𝐿𝑑𝑣𝐿𝑞𝑣𝐿0 ⎦
⎥⎥⎥⎥⎤
= 𝐴𝑑𝑞0
⎣⎢⎢⎢⎢⎡𝑖𝑖𝑑𝑖𝑖𝑞𝑖𝑖0𝑣𝐿𝑑𝑣𝐿𝑞𝑣𝐿0⎦
⎥⎥⎥⎥⎤
+ 𝐵𝑑𝑞0 𝑢𝑑_𝑝𝑤𝑚𝑢𝑞_𝑝𝑤𝑚𝑢0_𝑝𝑤𝑚
+ 𝐹𝑑𝑞0 𝑖𝐶𝑑𝑖𝐶𝑞𝑖𝐶0
(14)
onde: 𝐴1 =
⎣⎢⎢⎢⎢⎡−
𝑅𝑓𝑝𝐿𝑓𝑝
ω 0
−ω −𝑅𝑓𝑝𝐿𝑓𝑝
0
0 0 −𝑅𝑓𝑝𝐿𝑓𝑝⎦
⎥⎥⎥⎥⎤
;
𝐴2 =
⎣⎢⎢⎢⎡−
1𝐿𝑓𝑝
0 0
0 − 1𝐿𝑓𝑝
0
0 0 − 14𝐿𝑓𝑝⎦
⎥⎥⎥⎤
;
𝐴3 =
⎣⎢⎢⎢⎡1𝐶𝑓𝑝
0 0
0 1𝐶𝑓𝑝
0
0 0 1𝐶𝑓𝑝⎦
⎥⎥⎥⎤
; 𝐴4 = 0 ω 0−ω 0 0
0 0 0 ;
𝐹𝑑𝑞0 = 𝐹1𝐹2 ; 𝐹1=
0 0 00 0 00 0 0
;
𝐹2=
⎣⎢⎢⎢⎡−
1𝐶𝑓𝑝
0 0
0 − 1𝐶𝑓𝑝
0
0 0 − 1𝐶𝑓𝑝⎦
⎥⎥⎥⎤
;
𝐵𝑑𝑞0 = 𝐵1𝐵2; 𝐵1=
⎣⎢⎢⎢⎡1𝐿𝑓𝑝
0 0
0 1𝐿𝑓𝑝
0
0 0 14𝐿𝑓𝑝⎦
⎥⎥⎥⎤
; 𝐵2=0 0 00 0 00 0 0
.
O diagrama em blocos do sistema físico nos ei-xos dq0 é mostrado na Fig. 5, onde Dd, Dq e D0 são as respectivas razões cíclicas.
Figura 5. Modelo do sistema físico do UPQC nos eixos dq0 do
inversor 4-L.
Os efeitos causados pelo acoplamento entre os eixos são eliminados utilizando a estratégia apresen-tada na Fig. 6 (Ryan et al., 1999), onde os blocos em destaque representam o desacoplamento efetuado.
Figura 6. Modelo de sistema com desacoplamento nos eixos
dq0.
As funções de transferência nos eixos síncrono dq0 (GS(d,q)), já considerando os desacoplamentos, bem como GS(0) são dadas por (15) e (16), respecti-vamente.
𝐺𝑃(𝑑,𝑞)(𝑠) =1
𝐿𝑓𝑝𝐶𝑓𝑝. 𝑠2 + 𝐶𝑓𝑝𝑅𝑓𝑝. 𝑠 + 1 (15)
fpR
−+
−
−
−−1
fpL
fpR
. fpLω
iqi
idi
−1
4. fpL
4. fpR
0ii0D
++
CCV
qpwmu
dpwmu
+0 pwmu
−+ −
−
−−1
fpC
. fpCω
Lqv
Ldv
−0Lv
+
+
+
Cdi
Cqi
0Ci
1
LZ
1
LZ
Sistema Físico
qD
dD
. fpLω
1
fpL
. fpCω
1
fpC
1
LZ1
fpC
CCV
CCV
fpL
idi
fpR
−
+Cdidpwmu
+−
. .fp iqL iω
iqi
−
+qpwmu
+ −
. .fp idL iω
4. fpL
0ii
4. fpR
−
+0 pwmu
fpLfpR
Cqi
0Ci
. .fp LqC vω
. .fp LdC vω
Cfpdi
Cfpqi
0Cfpi
Ldv
Lqv
0Lv
+ −
. .fp iqL iω
+−
. .fp idL iω
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
316
𝐺𝑃(0)(𝑠) =1
4𝐿𝑓𝑝𝐶𝑓𝑝. 𝑠2 + 4𝐶𝑓𝑝𝑅𝑓𝑝. 𝑠 + 1 (16)
A Fig. 7 apresenta o diagrama em blocos do con-
trole de tensão do inversor 4-L paralelo.
Figura 7. Diagramas em blocos: Controlador do conversor parale-
lo.
4 Geração das Referências de Corrente e Tensão dos Conversores Série e Paralelo
Como dito nas seções anteriores, o inversor série é controlado para tornar as correntes de entrada 𝑖𝑠𝑎 , 𝑖𝑠𝑏 , e 𝑖𝑠𝑐 senoidais e em fase com as respectivas tensões de entrada 𝑣𝑠𝑎 , 𝑣𝑠𝑏 , e 𝑣𝑠𝑐 . Da mesma forma o inversor paralelo controla as tensões de saída 𝑣𝐿𝑎 , 𝑣𝐿𝑏 , e 𝑣𝐿𝑐 para fornecer às cargas tensões se-noidais, equilibradas, reguladas e em fase com as tensões da rede elétrica. Desta forma, as grandezas de tensão e corrente controladas no referencial síncrono dq0 são constantes o que melhora o desempenho dos controladores PI implementados neste referencial.
O diagrama em blocos completo da malha de controle de tensão do inversor paralelo está represen-tado na Fig. 8. A referência de tensão 𝑣𝐿𝑑∗ é constante e representa a tensão imposta pelo UPQC na carga. Percebe-se a utilização de um controlador PI de ten-são na malha externa, bem como um controlador P de corrente na malha interna.
Figura 8. Diagramas em blocos do controlador de tensão.
Já o algoritmo de compensação de corrente tam-bém é baseado no controlador SRF, o qual tem por objetivo fornecer a referência de corrente 𝑖𝑠𝑑∗ (Fig. 9) capaz de propiciar que o conversor série sintetize de as correntes senoidais 𝑖𝑠𝑎 , 𝑖𝑠𝑏 , e 𝑖𝑠𝑐 (Fig. 1 (c)).
O diagrama de controle para a compensação de corrente está mostrado na Fig. 9. A corrente direta (id)
é obtida por meio das equações (17) e (18), em que as coordenadas do vetor unitário, sem(θ) e cos(θ), são obtidas a partir de um sistema PLL trifásico (Silva et al., 2002). Neste caso, o ângulo de fase estimado pelo PLL deve ser idêntico ao ângulo de fase da rede elé-trica. No referencial dq, um filtro passa-baixa (FPB) é usado para extrair o componente (𝑖𝑑𝐶𝐶) que representa as parcelas ativas das correntes de carga (𝑖𝐿𝑎, 𝑖𝐿𝑏, 𝑖𝐿𝑐).
A corrente total no eixo direto 𝑖𝑠𝑑∗ (Fig. 9) é ob-tida por (19), onde também aparece a corrente (𝑖𝐵𝐶𝐶), a qual representa ação de controle do barramento CC. Desse modo, 𝑖𝑠𝑑∗ representa a soma das componentes de sequência positiva das correntes da carga com a corrente 𝑖𝐵𝐶𝐶 que é utilizada para manter a tensão do barramento CC constante de forma a compensar as perdas nas indutâncias de acoplamento e nos disposi-tivos semicondutores.
𝑖𝛼𝑖𝛽𝑖0 = 2
3
⎣⎢⎢⎢⎢⎢⎡ 1 −
12
−12
0√32
−√32
1√2
1√2
1√2 ⎦
⎥⎥⎥⎥⎥⎤
𝑖𝐿𝑎𝑖𝐿𝑏𝑖𝐿𝑐 (17)
𝑖𝑑 = 𝑖𝛼𝑐𝑜𝑠𝜃 + 𝑖𝛽𝑠𝑖𝑛𝜃 (18)
𝑖𝑠𝑑∗ = 𝑖𝐵𝐶𝐶 + 𝑖𝑑𝐶𝐶 (19)
Figura 9. Diagramas em blocos da geração da corrente de referên-
cia.
Os controladores PI são implementados nos ei-xos dq, como discutido na seção anterior. O diagra-ma em blocos completo referente à geração das refe-rências de corrente bem como do controle imple-mentado é mostrado na Fig. 10.
Figura 10. Diagramas em blocos da geração da corrente de refe-
rência e controle de corrente.
5 Resultados de Simulação
Para verificar o desempenho da topologia de UPQC proposta, bem como das estratégias utilizadas na geração das referências de controle de tensão e corrente, foi utilizada a ferramenta computacional PSIM versão 9.0®, no qual os conversores PWM operam com frequência de chaveamento de 20 kHz.
P
+
−+
+
P
. fpLω
−+
−
+
Lfqi
Lfdi
*Ldv
Modelo nos eixos dq0
+
+
Cfqi
Cfdi
+
+
+
+Ld sdi i−
Lq sqi i−
PI−+
Ldv
*Lqv
PI−+
Lqv
P−
0Lfi
+
0Cfi+
+
0 0L si i−
*0Lv
PI−+
0Lv
LdvCfdiLfdiLqv
Cfqi
Lfqi0Lv
0Cfi0Lfi
+
. fpLω
0=
0=
PI+*Ldv P
P dq/αβ
abc / dq0
+
+
−
−
Lfpai
SVM
PLL
Conversor4-L
(FAP Paralelo)
senθcosθ
senθcosθ
savsbvscv
LavLbvLcv
+ −
++
Lfdi
Lfqi
Lfdi Lfqi
. fpLω
. fpLω
*Lqv 0=
Lfpbi Lfpci
Lf0i
P+−
++
L0 s0i i−
Cf0i+
++
Lq sqi i−
Cfqi+
++
Ld sdi i−
Cfdi+
PI+
abc / dq0
Lav
Ldv Lqv
Lbv Lcv
L0vsenθcosθ
+−
−
−
*L0v 0= PI
abc / dqdi
FPB CCdi+
+
LaiLbiLci
senθ cosθCCBi
+−
CCV
*CCV PIPLL
savsbvscv
*sdi
PIPI
dq/αβ
abc / dq
+
+−
−
sai sbi sci
SVM
PLL
Conversor 3-L
(FAP Série)
abc/dq FPB ++
+−
CCV
*CCV PI
LaiLbiLci
senθ cosθ
di CCdi
CCBi
*sdi
senθcosθ
senθ cosθ
savsbvscv
saisbisci
+
−
++
sdi
sqi
sdi sqi
. fsLω
. fsLω
*sqi 0=
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
317
As simulações foram realizadas considerando cargas não lineares e desequilibradas, compostas por três retificadores monofásicos de ponte completa, alimentando cargas RC. A tensão eficaz nominal da rede é de 127 V e os valores das cargas RC em cada uma das fases são: Ra=30Ω; Rb=20Ω; Rc=15Ω e Ca= Cb= Cc=1,5mF. As tensões de entrada são desequili-bradas e possuem um elevado conteúdo harmônico.
A Tabela 1 mostra os parâmetros utilizados nas simulações, enquanto que os ganhos dos controlado-res proporcional (P) e integral (I) dos conversores série e paralelo são mostrados na Tabela 2.
Tabela 1. Parâmetros de Simulação. Converso-
res PWM
Tensão do Barramento
CC (V)
Indutor de Filtragem
(mH)
Capacitor de Filtragem
(μF) Série
VCC= 400 𝐿𝑓𝑠= 1,5 -
Paralelo 𝐿𝑓𝑝= 0.25 𝐶𝑓𝑝=360 Capacitância do Barramento CC 2000 μF
Tabela 2. Ganhos dos Controladores de Tensão e Corrente do UPQC.
Ganhos dos Controladores de Tensão Ganhos dos
Controladores de Corrente
Eixos dq0 Malha
Externa Malha Interna
P I P I P
dq 10 5000 10 5 5000 0 20 5000 20 - -
Ganho do Controlador de Tensão do Barramento CC
P I 0,6 0,75
A Fig. 11 mostra as tensões de entrada e de saída
do UPQC. Todos os distúrbios de tensão, tais como desequilíbrios e harmônicos foram compensados, de forma que o inversor 4-F fornece tensões senoidais e equilibradas para as cargas. A Fig. 12 apresenta tanto as correntes de carga quanto as correntes de entrada já compensadas, onde em 60ms acorre um degrau de carga. Como pode ser notado, as correntes de entrada são senoidais e equilibradas. Tanto as correntes de entrada como as tensões de saída e possuem taxas de distorção harmônica inferiores a 5%.
Figura 11. Tensões do UPQC: (a) Tensões de entrada ( scsbsa v,v,v ); (b) Tensões de saída ( LcLbLa v,v,v ).
O comportamento da tensão do barramento CC total (VCC) e a tensão sobre os capacitores do barra-mento CC durante a partida do sistema e durante o degrau de carga ocorrido em 60ms estão apresenta-dos na Fig. 13. Já a tensão do transformador série
conectado à fase “a” (𝑣𝑐𝑎), assim como a corrente do inversor paralelo (𝑖𝑐𝑎) são mostradas na Fig. 14.
As compensações das tensões harmônicas da re-de, bem como dos distúrbios de sag e swell estão mostradas na Fig. 15. Na Fig. 15 (a) a tensão da rede possui valor nominal até 104,16ms. Entre 104,16ms e 187,5ms ocorre o distúrbio de tensão sag. Já o distúrbio de tensão swell ocorre entre 295,83 e 404,16ms. A Fig. 15 (b) mostra as tensões de saída.
Figura 12. Correntes do UPQC: (a) Correntes de entrada e saída da fase a (𝑖𝑠𝑎 e 𝑖𝐿𝑎); (b) Correntes de entrada e saída da fase b (𝑖𝑠𝑏 e
𝑖𝐿𝑏); (c) Correntes de entrada e saída da fase c (𝑖𝑠𝑐 e 𝑖𝐿𝑐).
Figura 13. Tensão do barramento total (VCC ) e em ambos os
capacitores do barramento CC (VCC/2).
Figura 14. Tensão e corrente no UPQC: (a) Tensão de
compensação ( cav ); (b) Corrente de compensação ( cai ).
Figura 15. Tensões do UPQC: (a) Tensões de entrada ( scsbsa v,v,v ); (b) Tensões de saída ( LcLbLa v,v,v ).
(a)
0.06
060V
120V
-60V-120V
Tempo (s)(b)
0.040.020 0.120.100.08
Lav
180V
-180V
060V
120V
-60V-120V
180V
-180V
Lbv Lcv
sav sbv scv
(a)
(b)
0.06
060A
120A
-60A-120A
060A
120A
-60A-120A
060A
120A
-60A-120A
Lai
Tempo (s)(c)
0.040.020 0.120.100.08
sai
Lbi sbi
Lci sci
150V0.06
Tempo (s)0.040.020 0.120.100.08
200V
250V
300V
350V
400V
450VCCV
CCV /2
CCV /2
0.06-60A
Tempo (s)0.040.020 0.120.100.08
(a)
(b)
-40A-20A
020A40A60A
-60V-40V-20V
020V40V60V
sag swell
0
100V
-100V
200V
-200V
(a)
Tempo (s)(b)
0.1 0.2 0.3 0.4
0
100V
-100V
200V
-200V
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
318
6 Conclusão
Este trabalho propôs um esquema alternativo de UPQC, com capacidade de filtragem série e paralela, o qual é aplicado em sistemas trifásicos a quatro fios. Dois conversores PWM foram utilizados para consti-tuir o UPQC, sendo um conversor PWM 3-L e outro 4-L, compartilhando um mesmo barramento CC.
O inversor paralelo foi controlado para operar como uma fonte de tensão senoidal, enquanto o con-versor série como uma fonte de corrente senoidal, caracterizando o UPQC dual.
Pelo fato das tensões sobre os transformadores série serem relativamente baixas, ou seja, em torno de 25% da tensão nominal da rede, possibilitou que as correntes do conversor série pudessem ser sinteti-zadas utilizando uma tensão do barramento CC mais baixa, equivalente, neste trabalho, à metade da tensão CC. Além disso, em aplicações trifásicas a quatro fios, além de permitir a redução do nível total de tensão do barramento CC, a utilização do inversor série 3-L permitiu a redução do número de dispositi-vos semicondutores se comparado com a utilização da topologia de inversor 4-L.
Resultados da simulação foram apresentados a fim de validar o desenvolvimento teórico e confirmar o bom desempenho do UPQC proposto.
Referências Bibliográficas
Aredes M. and Fernandes R.M. (2009). A Dual To-pology of Unified Power Quality Conditioner: the iUPQC, in Proc. 13th International European Power Electronics Conference.
Aredes M., Heumann K. and Watanabe E.H. (April 1998). A Universal Active Power Line Condi-tioner, IEEE Trans. on Power Delivery, vol. 13, no. 2, pp. 545-551.
Bhattacharya S. and Divan D.M. (1995). Synchro-nous Frame Based Controller Implementation for Hybrid Series Active Filter System, in Proc. 30th IEEE Industry Applic. Society Annual Meet-ing, pp. 2531-2540.
Camargo F.R., Pinheiro H., Botteron F., Hey H., Gründling H. e Pinheiro J.R. (2004). Novos Al-goritmos de Limitação para Inversores de Ten-são PWM a Quatro Braços Utilizando Modula-ção Space Vector. SBA - Sociedade Brasileira de Automática, Brasil, v. 15, n.13, p. 351-365.
Choi W.H., Lam C.S., Wong M.C. and Han Y.D. (May 2013). Analysis of DC-Link Voltage Con-trols in Three-Phase Four-Wire Hybrid Active Power Filters, IEEE Trans. on Power Electron-ics, vol. 28, no. 5, pp. 2180-2191.
Dias J., Busarello T.D.C., Michels L., Reach C. e Mezaroba M. (2011). Controle Digital Simplifi-cado para um Condicionador Unificado de Qua-lidade de Energia, Revista Eletrônica de Potên-cia, vol. 16, no. 3, pp. 212-221.
Dixon J.W., Venegas G. and Morán L.A. (October 1997). A Series Active Filter Based on Sinusoi-
dal Current-Controlled Voltage-Source Inverter, IEEE Trans. on Industrial Electronics, vol. 44, no. 5, pp. 612-619.
Fujita H. and Akagi H. (March 1998). The Unified Power Quality Conditioner: The Integration of Series and Shunt Active Filters, IEEE Trans. on Power Electronics, vol. 13, no. 2, pp. 315-322.
Molina C.A., Espinoza J.R., Espinosa E.E., Villarroel F.A. and Hidalgo J.A. (2010). Refined Control of an Unified Power Quality Conditioner under Nonlinear and Asymmetrical Loads, in Proc. of IEEE International Symposium on Industrial Electronics, pp. 2581-2586.
Ryan M.J., De Doncker R.W. and Lorenz R.D. (1999). Decoupled Control of a 4-Leg Inverter Via a New 4x4 Transformation Matrix, In Proc. IEEE Power Electronics Specialists Conference, vol. 3, pp. 187-192.
Santos R.J.M., Mezaroba M. and Cunha J.C. (2011). A Dual Unified Power Quality Conditioner Us-ing a Simplified Control Technique, in Proc. Brazilian Power Electronics Conference, pp. 74-79, 2011, pp. 486-493.
Silva, S.A.O., Feracin, A., Cervantes, S.G.S., Goed-tel A. and Nascimento, C.F. (2010). Synchro-nous Reference Frame Based Controllers Ap-plied to Shunt Active Power Filters in Three-Phase Four-Wire Systems. in: IEEE Internation-al Conference on Industrial Technology, 832-837.
Silva, S.A.O., Modesto, R.A., Goedtel, A. and Nascimento, C.F. (2010). Power Quality Conditioners Applied To Three-Phase Four-Wire Systems. Proc. of the 18th Congresso Brasileiro de Automática, pp. 480-485.
Silva S.A.O., Donoso-Garcia P.F., Cortizo P.C. and Seixas P.F. (2002). A Three-Phase Line-Interactive UPS System Implementation with Series-Parallel Active Power-Line Conditioning Capabilities, IEEE Trans. on Industry Applica-tions, vol. 38, no. 6, pp. 1581-1590.
Ucar M., Ozdemir S. and Ozdemir E. (2011). A Four-Leg Unified Series–Parallel Active Filter System for Periodic and Non-Periodic Disturb-ance Compensation, Electric Power Systems Re-search, vol. 81, pp. 1132-1143.
Ucar M. and Ozdemir S. (2013). 3-Phase 4-Leg Unified Series–Parallel Active Filter System with UltraCapacitor Energy Storage for Unbal-anced Voltage Sag Mitigation, Electric Power Systems Research, vol. 49, pp. 149-159.
Karanki S.B., Geddada N., Mishra M.K. and Kumar B.K. (September 2013). A Modified Three-Phase Four-Wire UPQC Topology With Re-duced DC-Link Voltage Rating, IEEE Trans. on Industrial Electronics, vol. 60, no. 9.
Khadkikar V. and Chandra A. (2008). An Independ-ent Control Approach for Three-Phase Four-Wire Shunt Active Filter Based on Three H-Bridge Topology under Unbalanced Load Con-ditions, in Proc. 39th IEEE Power Electronics Specialists Conference, pp. 4643-4649.
Anais do XX Congresso Brasileiro de Automática Belo Horizonte, MG, 20 a 24 de Setembro de 2014
319
