Biblioteca de clulas
Biblioteca de clulasProjeto de Sistemas DigitaisMarcel
SalumRodrigo OrregoStandard CellIdealizada em meados dos anos 80Uma
metodologia de design de circuitos integrados composta pelos
principais componentes lgicos.Pode ser utilizado tanto para ICs de
uma simples funo, ou para SoCs complexos.A CelulaUm grupo de
transistores e estruturas de conexo que fornecem uma funo lgica ou
funo de armazenamento.O design inicial de uma clula desenvolvido em
nvel de transistor.As clulas podem ser criadas utilizando
ferramentas CADA bibliotecaA Biblioteca de clulas um conjunto de
clulas primitivas com diferentes funesPor que usar?A complexidade
dos designs aumenta com o tempoDesigns completamente customizados
no so mais possveisDisponveis na Internet
Aspecto chaveAs clulas devem ser, preferencialmente, construdas
de forma a ter uma altura fixa. Permitindo que as clulas sejam
postas em fileiras, facilitando o layout do projeto.Altura
diferente
- Somente utilizar se for obrigatrioAltura padro
- O mais utilizadoAltura padro e em dobro
- O mais eficiente, mas tambm o mais complicadoComponentes
principaisLibrary DatabaseLayout das clulasSmbolosOutras
informaesTiming AbstractGeralmente em formato LibertyCriando uma
bibliotecaUma biblioteca de clulas padro deve conter pelo menos uma
clula de cada tipo a seguir, para que assim possa implementar
alguma funo:NANDNORNOTDFFPassos bsicos do designA descrio do
sistema em Linguagem de descrio de alto nvel (VHDL)A descrio
sintetizada, usando ferramentas de sintetizao, gerando rede lgicaA
ferramenta precisa da descrio lgica das clulasA rede lgica
sintetizada na rede fsica, utilizando ferramentas PNRPlace and
RoutePlace and RouteUm estgio no design de um circuito integrado,
composto por duas etapas:Place: Decidir onde colocar os componentes
eletronicos, circuitos e elementos lgicos, geralmente limitado pelo
espao.Route: Decide o design para que todos os componentes estejam
conectados.Aplicao de uma bibliotecaUma biblioteca normalmente
contm diversas implementaes para a mesma funo lgica,
diferenciando-se pela rea e velocidade.Arquivos LEFs (Library
Exchange Format)Inclui as regras de design.TecnologiaCamadasRegras
de designDefiniesCapacidadesMacrosDescrio das clulasDimenses das
clulasCapacidadesDRCSigla para Design Rule CheckingVerifica e
determina se determinado layout fsico satisfaz as regras de
design
Ferramentas comerciais de DRCfiXtress, BQRALINT, ALDECHiPer
Verify, Tanner EDACalibri, Mentor GraphicsGuardian DRC, Silvaco
INC.LVSSigla para Layout Versus SchematicVerifica se o layout de um
circuito integrado corresponde ao esquema original, ou o diagrama
do circuito.As verificaes so divididas em etapas, LVS
CheckingExtraction/ExtraoReduction/ReduoComparison/ComparaoErros
tipicosShorts: Dois ou mais que no deveriam estar conectados, foram
e devem ser separadosOpens: Componentes que devem ser conectados so
deixados pendurados ou parcialmente conectados. Estes devem ser
conectados corretamente para corrigir issoMissing Components: Um
componente foi retirado do layout.Ferramentas comercias de
LVSAssura, Dracula and PVS by Cadence Design SystemsL-Edit LVS by
Tanner EDACalibre by Mentor GraphicsQuartz LVS by Magma Design
AutomationReferenciashttp://www.vtvt.ece.vt.edu/research/papers/07TSMC.pdfhttp://www.ece.unm.edu/~jimp/vlsi_synthesis/contrib/vt_std_cells.pdfhttp://www.ece.msstate.edu/~reese/EE8273/lectures/stdcellroute/stdcellroute.pdfhttp://eeweb.poly.edu/labs/nanovlsi/tutorials/soctutorials/Tutorial_StdCells.htmlhttp://studies.ac.upc.edu/FIB/DM/lab/lab4.pdfhttp://en.wikipedia.org/wiki/Standard_cellhttp://en.wikipedia.org/wiki/Layout_Versus_Schematichttp://en.wikipedia.org/wiki/Design_rule_checking
