Arquitectura Pentium 4

7/26/2019 Arquitectura Pentium 4

1/15

UNIVERSIDAD TCNICAPARTCULA R DE LOJA

Tema:

- Arquitectura Pentium 4

Integrantes:

Fernan! Jarami""!# Ru$%n &ue'aa# ("aimir Jarami""!# Lui) Pa'mi*!#

Franci)c! Lu'+n#

Componente:

Arquitectura e C!m,uta!ra)

Octu$re ./0 1 Fe$rer! ./2


2/15

TEMA: Anlisis de la Arquitectura Intel Pentium 4

1. INTRODUCCIN:

El presente informe tendr como objetivo principal investigar sobre la

arquitecta Pentium 4 para conocer sus caractersticas principales, en que se

diferencia con las arquitecturas anteriores y posteriores a ellas.

Tambin se trataran temas como su denici!n, la "istoria de esta

arquitectura, las diferentes versiones que sufri! y su implementaci!n. Para

entender este tipo de arquitectura #ntel es necesario conocer una descripci!n

general de esta arquitectura$

Es un microprocesador de sptima generaci!n que esta desarrolla con unaarquitectura de %& bits y trabaja a una velocidad de '.4 a '.( )*+ fabricado

por #ntel.

!.MARCO TERICO

!.1 De"nici#n:


3/15

-o se aceptan versiones tetuales de /i0ipedia 1

Pentium 4 es una lnea de microprocesadores

categori+ados como sptima edici!n que estn

basados en la arquitectura 23%& 5its1. Esta

arquitectura fue desarrollada porIntel$la velocidad

del procesador es de '.4 y '.( )*+, cuenta con 4&

millones de transistores, seis niveles de

interconei!n de aluminio, consume un promedio de

energa de (( vatios, el bus del sistema trabaja a una velocidad de %.&

)56s Pentium 4 permite al usuario tener una mejor eperiencia en las

reas como audio, video, multimedia y procesamiento de imgenes para

esto trabaja con '44 instrucciones nuevas de '&3 bits usando

77E&streaming 7#89 Etension &1. Para la versi!n ms estable de

Pentium 4 que fue %Presc&tt' su principal caracterstica fue la

implementaci!n de una memoria :ac"e de ' o & 85

!.! (ist&ria:

*#7T;8 4 Pentium 4 es un sucesor de Pentium ###, el cual fue

lan+ado el &? de noviembre del &???, con la nalidad de incrementar la

velocidad de reloj y pensando en el futuro, primero utili+! Pentium Pro pero

como no di!dioresultado se abord! la arquitectura -ET5>


4/15

requera un sistema de refrigeraci!n elaborado por el calor intenso que se

produce. @as versiones con las que cuenta Pentium 4 son$ -= E8P-= A=8#@= 9E P


5/15

velocidad y menos consumo de energa. ,RE-ERENCIA

/I/0IOR2-ICA -ORMATO APA3

!.).)allatin

#ntel en septiembre del &??% anuncia una versi!n etrema de Pentium 4,debido a que su rival directo =98 alcan+! en velocidad de nuevo #ntel con

similares caractersticas a la Pentium 4 "asta el punto que se puede utili+ar

en las mismas placas base. @a edici!n etrema de Pentium 4 se diferencia

por tener & 8b de memoria cac" @% de sus antecesores versiones 1

,RE-ERENCIA /I/0IOR2-ICA -ORMATO APA3

&.%.4 Presc&tt

#ntel introduce en febrero de &??4 una nueva versi!n IPrescottJ. En estaversi!n se reali+aron signicativos cambios en la microarquitectura del

microprocesador. =l pensar que Prescott funciona a a la misma velocidad

que -ort"Cood rinde menos, es as que la renovada versi!n Prescott

permite alcan+ar grades velocidades. ,RE-ERENCIA /I/0IOR2-ICA

-ORMATO APA3

&.%.( Cedar Mill

Este tipo de versi!n est basado en un nKcleo Prescott y Knicamente seencuentra disponible en @)=HH( para Pentium 4 de 4 bits. #ncorpora las

mismas instrucciones que el Prescott ms una nueva para procesar a 4

bits ,RE-ERENCIA /I/0IOR2-ICA -ORMATO APA3


6/15

!.4 Im6lementaci#n:,Dia7rama esquemtic&3

Arquitectura Pentium 4

Para entender mejor el funcionamiento del Pentium 4 lo dividiremos en 4

partes principales que son$

ArontLEnd

Ejecuci!n

=cceso a 8emoria


7/15

8ultit"reading

Auncionamiento

!.4.1 -RONT8END

En el Pentium 4 "ay tres elementos fundamentales$

El Dec&di"cad&r de Instrucci&nes.

El Predict&r de alt&s.

0a Trace Cace.

!.4.1.1 Dec&di"cad&r de Instrucci&nes.

Para mantener la compatibilidad con sus arquitecturas anteriores, #ntel "a

ido arrastrando su repertorio de #nstrucciones #=L%&.


8/15

Estos procesadores modernos disponen de un decodicador capa+ de

traducir una Knica instrucci!n #=L%& por ciclo. 9ic"o decodicador recibe 4

bits de la cac"e de segundo nivel la cual va almacenando en un buMer "asta

que reconoce la instrucci!n completa.

Para instrucciones ms complejas se dispone de una


9/15

operaciones. 9e este modo al "aber un fallo en la predicci!n de salto o en la

re ejecuci!n de cierta parte l!gica, las instrucciones envueltas en la

ejecuci!n no deben ser decodicadas nuevamente pues estas se encuentran

en la Trace cac"e.

@a Trace O :ac"e incluye su propio predictor de saltos, pues su Knico objetivo

es predecir el comportamiento de las instrucciones de salto presentes en la

Trace O :ac"e en un momento concreto.

!.4.1.) Predict&r de alt&s.

Aase crtica del Aront O End, utili+a un mecanismo de prefetc"ing de

instrucciones la cual accede a la cac"e de segundo nivel para llevar las

instrucciones #= O %& al decodicador.

El Pentium 4 utili+a un complejo mecanismo de predicci!n de saltos que

combina la predicci!n esttica con la dinmica.

Predicci#n Dinmica.

7e basa en una tabla de "istorial de saltos y la correspondiente tabla

de direcciones de saltos. El Pentium 4 est basado en dos niveles de

"istoria, accediendo a la tabla de "istoria de saltos por compartici!n de

ndice esto se conoce como 8todo gs"are.


10/15

Predicci#n esttica.

7i no se encuentra ninguna entrada en el 5T5 con la instrucci!n de

saltos, el predictor esttico reali+a una predicci!n basada en el

direccionamiento de salto. 7i el salto es *acia atrs el predictor

considerara el salto como tomado, caso contrario se considerar como

no tomado.

Pila de Direcci&namient& de Ret&rn&

Pentium 4 dispone de una pila de direcciones de retorno


11/15

En un microLoperaci!n se le asigna un espacio de almacenamiento, en caso

de que algKn recurso no estuviera disponible en el momento de la petici!n

esta fase quedar bloqueada "asta que se libere dic"o recurso. @a microL

operaci!n se ubica en una de las '& entradas del buMer de reordenamiento

ecuci#n

9e acuerdo al tipo de instrucci!n eisten varios planicadores que son los

que deciden cundo los microLoperaci!n estn dispuestas para la ejecuci!n.

@os planicadores estn ligados a cuatro puertos diferentes, dos puertos

para llegar a lan+ar dos instrucciones en un solo ciclo, es por ello que los

puertos son lo que se ocupan de decidir qu tipo de operaci!n debe

ejecutarse en caso de que "aya ms de un planicador informando.

!.4.!.4 -inali=aci#n de Instrucci&nes

Para que cumpla con la nali+aci!n de instrucciones al entrada que al inicio

se reserv! para nuestra instrucci!n debe esperar que todas las microL

operaciones que estn delante nalicen sus clculos una ve+ que nuestra

entrada est en la cabe+a del


12/15

#nstrucciones1, ser escogido junto con otras dos, es decir el nKmero mimo

de microLoperaciones nali+adas por ciclo es de %.

!.4.) ACCEO A MEMORIA

En como el procesador reali+a las operaciones de escritura y de lectura en la

memoria, unos de los aspectos ms importantes es que cada TORE se

divide en dos microLoperaciones, la una genera la direcci!n de escritura y la

otra calcula el dato que se va a escribir. =l momento de reali+ar una

escritura, solo inuye en la lectura que quiere reali+ar antes o despus de

escribir.

@a =)>unidad de generaci!n de direcciones1 combina las posibles

direcciones en un formato de %& bits en un solo ciclo y esta direcci!n

obtenida es colocada en la 8;5 para esperar el acceso a la cac"e. :uando el

7T;


13/15

Pretin7 de dat&s

Eisten dos mecanismos uno es controlado por el softCare y

otro automtico para el "ardCare.

t&re 9&r5aredin7

Permite que una operaci!n de lectura que conoce su direcci!n de

destino se ejecute antes que como est ubicada en la cola de

operaciones de memoria

t&re8t& 0&ad 9&r5aredin7

:uando el store conoce el dato a escribir puedo comunicar el

dato a la instrucci!n de lectura para evitar el acceso a memoria

E>ecuci#n es6eculati@a de lecturas

7e usa el mecanismo re6la< que sirve para ejecutar las microL

operaciones dependientes del load que fallaron en la cac"e.

C&m;inaci#n de escrituras

Eisten buMers para la combinaci!n de escrituras

!.4.4 MU0TIT(READIN

El rendimiento obtenido no es de todo alentador a pesar de todas las

tecnologas superescalares que presenta Pentium 4. El ndice de microL

operaciones terminado por cada ciclo de reloj rara ve+ se ecede el ' cuando

el mimo se encuentra en %, Pentium 4 puede proyectar "asta microL

operaciones por periodo, esto a su ve+ puede retirar %.

#ntel no "a inventado el multit"reading, est tcnica que lleva aFos en

discusi!n en foros acadmicos, "asta que el equipo de =lp"a decidi!

integrarla en su procesador noLnato y as 7ali! a la lu+ esta tcnica.


14/15

:on la compra reali+ada por parte de #ntel de esta arquitectura y la

incorporaci!n en modo limitado en Pentium 4, el multit"reading estaba en el

c"ip pero desactivado, actual mente estn surgiendo este tipo de unidades

que "acen posible esta potente arquitectura pero no se conoce aKn los

resultados obtenidos.

). CONC0UIONE:

El procesador Pentium 4 est diseFado para ofrecer el

rendimiento en aplicaciones en las que los usuarios nales

pueden verdaderamente apreciar y eperimentar su

rendimiento.

9iferentes partes del procesador Pentium 4 funcionan a

diferentes frecuencias de reloj.

Pentium 4 trabaja con una memoria cac"e de ' o & 85

4. RECOMENDACIONE:

. /I/0IORA-BA:

=rmesto, @. :. &?'&1. 8icroprocesador Pentium 4. 5uenos =ires$

s6n.

5arry 5, 5. &?'%1. 8icroprocesadores #ntel. 8eico$ PE=pton, 8., 5oggs, 9., :armen, 9., Gyler, =.,

Q


15/15

Aalta el repertorio de instrucciones.

=rgumentar por favor con sus propias palabras y refereniando

bien las partes tetuales que ponen en el documento.

8e gustara que "ubiera un ndice,

Por otra parte me parece muy bien que "ayan mencionado la

bibliografa estos libros, pero no los estn utili+ando ya que

algunas partes tiene una copia modicada de /i0ipedia con

errores incluso.

=Kn les faltan aspectos importantes. 7igan trabajando

Documents

Arquitectura Pentium 4