ATLAS前後方ミューオントリガーシステム開発 2

坂本宏、佐々木修、池野正弘、野本裕史、桒原隆志、

ATLAS TGC エレクトロニクスグループ

プログラム

TGC エレクトロニクスの Read Out 概要Read Out Driver(ROD)

General Purpose Module PT5

組み込み Schedule

TGCエレクトロニクスの ROデータ処理

ASD はチェンバーについている。チェンバーからのデータは ASD ボードで増幅、整形される。

ホイール上 HSCクレート エレキハットチェンバー

ASD からのデータは PP に行き、そこから SLBを経由して、 SSW に送られる。SSW では 1/12 セクターのうち、 1 枚でその半分をカバーする。データを収集、圧縮して RODに送る

そして ROD…

ROS(Read Out System) へ

リードアウトドライバー (ROD)の機能と 1/12セクターテストにおける役割

SSW からデータを G-Link( オプティカル ) で受け取り、 ID などの整合性をチェックした後、 S-Link でリードアウトシステム(ROS) に適切なデータフォーマットで送る。TGC は 1/12 単位で建設が進んでおり、テストも 1/12 単位で行われる。テストでは、インストールするすべての Module がきちんと動いているかをチェックしたい。しかし、 ROD はエレキハットに置かれるため、開発が遅くてよく、まだ完成していない。

汎用モジュール PT5を開発！！！

RODとは…

S-Link は CMC(Common Mezzanine Card) の規格に沿って作られている。 よって、 SSW には S-Link でデータを送る機能がない。 ROD 機能を持つ (G-Link 入力・ S-Link 出力 ) モジュールが必要

そして

PT5の機能の概要CMC の規格に準拠したメザニンカードを最大 2 枚載せることのできる、 VME6U サイズのボード。FPGA をそれぞれのメザニンカードのデータ処理に対応させ、 FPGA をコンフィグすることによって、そのModule の機能に汎用性を持たせているボードである。ROD の Hit シグナルを S-Link メザニンカードを用いて送ることができる。DPM を搭載して、データを大量に読み込むことが可能 (65K×16bit)

現在、メザニンカードの種類として、以下の 4 種類がある。

LVDS のパラレル信号用のメザニンカードLVDS のシリアル信号用のメザニンカードG-Link 信号用のメザニンカードS-Link 信号用のメザニンカード

PT5の汎用性（ VME読出し、書出し )

Mezzanine A もしくは Bからデータがコネクタを通じて、 FPGA に入る。

VME

Mezzanine B

Mezzanine A FPGA

FPGA

データは FPGA に実装した FIFO 、もしくはDPM にストックされる。VME から、 FIFO もしくは DPM からデータを読み出す。読み出す IC の選択などは CPLD によって制御されている。

CPLD

DPM

DPM

Mezzanineを載せかえることで、様々なデータフォーマットに対応することができる！

DATA

PT5の機能の具体例（ G-Link→S-Link)

SSW からのデータを G-Link のメザニンカードで受け、 FPGA に送る。

S-Link Card

G-Link CardもうひとつのFPGA にデータを送り、フォーマットをして、 S-Linkで ROS へ送る。

SSW

ROS

これによって、 ROD の役割である Hit 情報の読み出しが行える！

組み込み Schedule

ハードウエアデバッグ、ロジック開発、ソフトウエア開発 1/12 セクター読み出し系として実装・セクター試験1/12 セクターの実験ホールへの搬送・ATLAS への組み込み開始

4月5月初旬

5月末

Backup

具体的な数字など

クロック 40.08MHz

NIM コネクタを 2×2 載せ、外部クロックや、 NIM パルスの生成可能CPLD は Xilinx XC2C256-PQ208

FPGA は Xilinx XC3S400-FG320

DPM は IDT70V28L

PT4メザニンカード対応S-Link にフォーマットは即しているが、誰も使ったことがないので、その辺は不明。メザニン用と、バックプレーン用に、 FPGA が 3 つもあったが、バックプレーン用は使い勝手が悪かった。データラインや、制御線にバッファが入っていないため、壊れやすい。しかも IC の価格が高いので、簡単に修理とはいかない。すでに残っている枚数が～４，５枚？？？

ATLAS検出器について

LAr EMMuon System

Tile HDLAr HEC

LAr FCalカロリーメータLAr EM 液体アルゴンカロリーメータ (Pb)

Tile HD シンチレータタイルカロリメータLAr HEC ハドロンエンドキャップ (Cu)

LAr FCal 超前方カロリーメータ (Pb)

Muon 検出器MDT ドリフトチューブチェンバー TGC,RPC ,CSC トリガー用チェンバー

飛跡検出器Pixel シリコンピクセル検出器SCT シリコンマイクロストリップ検出器TRT 遷移輻射ストローチューブチェンバー

PT5のブロック図

DPM のためにアドレス線を 19本 [0:18] 使っていること。スキームとしては、 A18 が立っていたら、 DPM につなぐようになる。FPGA のテストピンは、それぞれをつなぐラインから取っている。BP につないでいる線の本数は、LVDS でつなぐことを意識している。つまり、複数のボードをつなげることができる可能性を残した。

機能 3(レジスタの種類 )

CLK 選択 ( 外部、内部 ) 、 RST 、テストピン関連コンフィグ関連。FPGA 、 DPM 、電源 IC のモニタ。

建設現場

TGC

PSB

このあたりにクレート

参考資料など回路図の場所

http://www.icepp.s.u-tokyo.ac.jp/~kuwabara/PT5/design/

CPLD 、 FPGA の中身 http://www.icepp.s.u-tokyo.ac.jp/~kuwabara/PT5/verilog_file/

動かすソフト http://www.icepp.s.u-tokyo.ac.jp/~kuwabara/PT5/pt5com/

これらのソフトの最新版は、 CVS にあげていく予定なので、http://tsukasa.icepp.s.u-tokyo.ac.jp/cgi-bin/cvsweb/cvsweb.cgi/

を参照。