AXI USB 2.0 デバイス : バルク転送およびアイソクロナス転送 …...AXI USB 2.0 デバイスの使用XAPP891 (v1.0) 2012 年 12 月 19 日 japan.xilinx.com 4AXI USB

XAPP891 (v1.0) 2012 年 12 月 19 日 japan.xilinx.com 1

© Copyright 2012 Xilinx, Inc. Xilinx, the Xilinx logo, Artix, ISE, Kintex, Spartan, Virtex, Vivado, Zynq, and other designated brands included herein are trademarks of Xilinx in the United States and other countries. All other trademarks are the property of their respective owners.

概要このアプリケーションノートでは、バルクおよびアイソクロナストランザクションにおいて、AMBA®(Advanced Microcontroller Bus Architecture) AXI (Advanced eXtensible Interface) を用いるザイリンクス USB (Universal Serial Bus) 2.0 高速デバイスが発揮するパフォーマンスを検証します。作成されるテストシステムは、 Kintex®-7 FPGA に基づいています。バルクトランザクションとアイソクロナストランザクションのパフォーマンスは、 2 つの別々のホストドライバーで測定されます。このアプリケーションノートでは、バルクおよびアイソクロナストランザクション用の USB システムと対応する ELFファイルの開発方法を説明します。この資料は、ザイリンクス Platform Studio (XPS) に関する基本的な知識を前提としています [参照 1]。

はじめに AXI USB 2.0 デバイスは、最小限のリソースでデザインの USB 接続を可能にします。このインターフェイスは、 USB を中心とした高性能デザイン、ブリッジ、および従来ポートの置き換えに最適です。 USB2.0 プロトコルは、単一の半二重シリアルバス上で多数のデバイスをマルチプレクスします。 AXI USB2.0 デバイスは、 480Mb/s (高速) または 12Mb/s (最速) で動作し、プラグアンドプレイに対応しています。ホストはバスを制御し、要求された動作を指定するトークンをデバイスに送信します。 AXI USB2.0 デバイスは、最大 8 つのエンドポイントをサポートします。これには、データのソースまたはシンクとなるデフォルトの制御エンドポイントが含まれます。 USB 2.0 デバイスのエンドポイント 0 は、制御トランザクションでデバイスを列挙するのに使用されます。

AXI USB 2.0 デバイスの 7 つのユーザーエンドポイントは、バルク、割り込み、またはアイソクロナスとして構成できます。また、各エンドポイントは、 (ホストへの) 入力または (ホストからの) 出力として構成できます。各エンドポイントは、同じサイズのエンドポイントデータ用 ping/pong バッファーを2 つ備えています。ユーザーエンドポイントのデータバッファーは単方向であり、各エンドポイントのエンドポイントコンフィギュレーション/ステータスレジスタで設定されます。バッファーのサイズは、バルクエンドポイントは 0 ～ 512 バイト、割り込みエンドポイントは 64 バイト、アイソクロナスエンドポイントは最大 1024 バイトに設定できます。

このアプリケーションノートは、バルクおよびアイソクロナストランザクションで USB が発揮するパフォーマンスの検証を目的としています。このアプリケーションでは、次の要素を使用します。

• AXI USB 2.0 デバイスおよび DDR コントローラーを備えた MicroBlaze™ リファレンスシステム

• デバイスをバルクエンドポイントまたはアイソクロナスエンドポイントとして構成する、 ELF(Executable and Linkable Format) ファイル

• USB デバイスのパフォーマンス測定に使用されるホストアプリケーション

AXI USB 2.0 デバイスは、エンドポイントバッファーとメモリ間でデータを転送する内蔵 DMA (DirectMemory Access) コントローラーで構成されます。USB 2.0 デバイスコアは、専用の AXI4 スレーブインターフェイスとオプションの AXI4 マスターインターフェイスで構成されます。オプションのマスターインターフェイスは、デバイスパラメーター C_INCLUDE_DMA によって設定されます。このパラメーターが 1 に設定されると、 DMA ロジックがデザインに組み込まれます。 DMA ロジックが組み込まれている場合は、 AXI スレーブインターフェイスからユーザーエンドポイントバッファーにアクセスできません。 DMA が無効の場合は、 AXI スレーブインターフェイスからエンドポイントバッファーにアクセスできます。

アプリケーションノート : Kintex- 7 ファミリ

XAPP891 (v1.0) 2012 年 12 月 19 日

AXI USB 2.0 デバイス : バルク転送およびアイソクロナス転送におけるパフォーマンスの検証著者 : Ravi Kiran Boddu、 Dinesh Kumar

http://japan.xilinx.com

マスストレージアプリケーション


マスストレージアプリケーション

マスストレージアプリケーションはバルクトランザクションを使用します。バルクトランザクションを利用するには、 2 つのエンドポイントバッファーをバルク In およびバルク Out エンドポイントとして構成し、最大パケットサイズを 512 バイトに設定する必要があります。バルク In エンドポイントを使用して、読み出し操作のパフォーマンスを測定します。バルク Out エンドポイントを使用して、書き込み操作のパフォーマンスを測定します。

バルクアプリケーションは、システムを初期化して USB および UART デバイスを有効にします。デバイス列挙コマンド (SET/GET 記述子) への応答がホストから送信されます。列挙が完了すると、デバイスがホストから読み出し要求を受信した場合は、次の手順が実行されます。

1. DMA を介して、 USB デバイス内に存在する ping/pong バッファーにデータが書き込まれます。

2. USB デバイスは、ホストデバイスから In トークンを受信すると、 ping/pong バッファー内に存在するデータで応答します。

3. 対応するエンドポイントのバッファー解放状態を示す割り込みが、 Microblaze リファレンスシステムに送信されます。

4. Microblaze リファレンスシステムはバッファー解放割り込みを検出し、次に送信するデータで ping/pong バッファーを充填します。

5. このプロセスが繰り返されます。

デバイスが書き込み要求を受信した場合は、次の手順が実行されます。

1. ホストデバイスは、 Out トークンに続いてデータパケットを送信します。

2. データを受信すると、受信データは ping/pong バッファーに書き込まれます。

3. 対応するエンドポイントのバッファーフル状態を示す割り込みが、 Microblaze リファレンスシステムに送信されます。

4. Microblaze リファレンスシステムはデータを読み出し、 DMA を介して DDR にデータを保存します。

5. ホストがデータを送信する限り、この手順が繰り返されます。

アイソクロナスアプリケーション

アイソクロナスアプリケーションの読み出しと書き込みは、別々のアプリケーションでテストされます。 isoc_in アプリケーションは、アイソクロナストランザクションを使用する読み出し操作をテストします。 isoc_out アプリケーションは、書き込み操作のパフォーマンスを測定します。 isoc_in アプリケーションはデバイスをマイクロフォンとしてプログラムし、 1 つのエンドポイントをアイソクロナスIn エンドポイントとして使用します。 isoc_out アプリケーションはデバイスをスピーカーとしてプログラムし、 1 つのエンドポイントをアイソクロナス Out エンドポイントとして使用します。

アイソクロナスアプリケーションは、システムを初期化して USB および UART デバイスを有効にします。デバイス列挙コマンド (SET/GET 記述子) への応答がホストから送信されます。列挙が完了すると、デバイスがマイクロフォンとして構成されている場合は、次の手順が実行されます。

1. DMA を介して、 USB デバイス内に存在する ping/pong バッファーにデータが書き込まれます。

2. USB デバイスは、ホストデバイスから In トークンを受信すると、 ping/pong バッファー内に存在するデータで応答します。

3. 対応するエンドポイントのバッファー解放状態を示す割り込みが、 Microblaze リファレンスシステムに送信されます。

4. Microblaze リファレンスシステムはバッファー解放割り込みを検出し、次に送信するデータで ping/pong バッファーを充填します。

5. このプロセスが繰り返されます。

デバイスがスピーカーとして構成されている場合は、次の手順が実行されます。

1. ホストデバイスは、 Out トークンに続いてデータパケットを送信します。


コアパラメーター


2. データを受信すると、受信データは ping/pong バッファーに書き込まれます。

3. 対応するエンドポイントのバッファーフル状態を示す割り込みが、 Microblaze リファレンスシステムに送信されます。

4. Microblaze リファレンスシステムはデータを読み出し、 DMA を介して DDR にデータを保存します。

5. この手順が繰り返されます。

コアパラメーター表 1 に、コアパラメーターの説明、名前、および使用に関するガイドラインを示します。

ハードウェア要件このリファレンスシステムに必要なハードウェアボードと追加の機器には、次のものがあります。

• ザイリンクス KC705 プロダクションボード

• LPC コネクタ付き USB PHY FMC カード

• JTAG プラットフォームケーブル USB

• 2 本の USB mini-B ケーブル

このリファレンスシステムを構築し、ダウンロードするには、次のソフトウェアツールをインストールしておく必要があります。

• Xilinx Platform Studio 14.3

• ISE Design Suite 14.3

• SDK 14.3

表 1 : コアパラメーター

機能/説明パラメーター名使用AXI4 メモリマップ方式 : ベースアドレス C_BASEADDR 必須AXI4 メモリマップ方式 : 上位アドレス C_HIGHADDR 必須DMA ロジックの使用 C_INCLUDE_DMA 1PHY リセットタイプの選択 C_PHY_RESET_TYPE active_lowエラーロジックの組み込みの選択 C_INCLUDE_USBERR_LOGIC 1使用するバッファータイプの選択 C_ULPI_CLK_BUFFER_TYPE BUFRアライメントされていないトランザクション

のサポートの選択

C_DMA_UA_TRANS_SUPPORT 1


AXI USB 2.0 デバイスの使用


AXI USB 2.0 デバイスの使用

AXI USB 2.0 デバイス IP は、データ幅 32 ビットの AXI ベースシステム上に接続できます。この IP は、USB PHY 側の ULPI インターフェイスをサポートします。さらに、パラメーター C_INCLUDE_DMAによって DMA モードまたは非 DMA モードに設定できます。 DMA を有効にすると、 AXI マスターインターフェイスが有効になり、 AXI4 マスターインターフェイスは、 DDR コントローラーがスレーブとして接続される AXI4 フルインターコネクトに接続する必要があります。 IP の割り込みピンは、MicroBlaze システムの割り込みコントローラーブロック (axi_intc) に接続します。 IP の設定に使用するパラメーターは次のとおりです。

• C_INCLUDE_DMA : 1 に設定すると、内蔵 DMA ブロックが AXI4 マスターインターフェイスと共にデザインに組み込まれます。 DMA ブロックを追加すると、ユーザーエンドポイントバッファーは AXI スレーブインターフェイスから切断されます。

• C_DMA_UA_TRNS_SUPPORT : 1 に設定すると、データリアライメントのサポートがデザインに追加されます。

• C_PHY_RESET_TYPE : このパラメーターは、 PHY の要件に従って設定する必要があります。ACTIVE_LOW に設定すると、AXI USB 2.0 デバイス IP によって生成される ULPI リセットはアクティブ Low 信号になります。 ACTIVE_HIGH に設定すると、 AXI USB 2.0 デバイス IP によって生成される ULPI リセットはアクティブ High 信号になります。

• C_INCLUDE_USBERR_LOGIC : 1 に設定すると、 USB リンクエラーログカウンターがデザインに追加されます。

• C_ULPI_CLOCK_BUFFER_TYPE : このパラメーターは、デザイン内の ULPI クロックの配線に使用されるバッファーのタイプを指定します。サポートしている値は、 IBUF、 IBUFG、 BUFG、および BUFR です。このパラメーターを使用して、ULPI クロックドメインでより良いタイミング結果が得られるように ULPI クロックを配線します。

システムデザイン AXI USB 2.0 デバイスアプリケーションの標準的なシステムを図 1 に示します。

このシステムは AXI に基づいています。 AXI は、 AMBA 仕様に応じて標準化された IP インターフェイスプロトコルです。リファレンスデザインに使用される AXI インターフェイスは、AXI4 メモリマップ方式インターフェイスと AXI4-Lite インターフェイスで構成されます。クロックジェネレーターとプ

X-Ref Target - Figure 1

図 1 : AXI USB 2.0 デバイスアプリケーションの標準的なシステム

MicroBlazeProcessor

AXI GPIO

AXIUARTLite

AXI USB2Device USB PHY

ULPIInterface

DDRInterfaceDDR

ControllerDDR

Memory

AX

I4Li

te In

terc

onne

ctA

XI4

Inte

rcon

nect

X891_01_100912


リファレンスデザインのコンポーネント


ロセッサシステムのリセットブロックは、システム全体にクロックを供給し、リセットを行います。I/O ペリフェラルおよびプロセッササポート IP を含む内蔵 MicroBlaze プロセッササブシステムにより、システムの高度な制御が行われます。パフォーマンスとエリアのバランスをとるようにシステムを

最適化するには、複数の AXI インターコネクトブロックを使用し、 AXI インターコネクトブロックを個別に調整および最適化して、セグメント型または階層型の AXI インターコネクトネットワークをインプリメントします。

リファレンスデザインのコンポーネント

表 2 に、 IP リファレンスデザインのコンポーネント、バージョン、ベースアドレス、および上位アドレスを示します。

XAPP891 に付属のハードウェアシステム

USB デバイスおよび MicroBlaze アプリケーションのアプリケーションノートには、すぐに使用可能なシステム BIT ファイルと ELF ファイルが付属しています。このハードウェアシステムは、 MicroBlazeプロセッサと 7 シリーズ FPGA DDR3 コントローラーを備えた USB 2.0 デバイスシステムで構成されます。

リファレンスシステムを作成するには、次の手順に従います。

1. XPS を起動し、 Base System Builder (BSB) ウィザードで新しいシステムを作成します。

2. AXI システムを選択し、 [OK] をクリックします。

3. Kintex- 7 ボードを選択し、 [Next] をクリックします。

4. MicroBlaze プロセッサペリフェラルと一緒に次のブロックを組み込みます。

a. DDR3_SDRAM (キャッシュ )

b. Push_Buttons_5bits (割り込み有効)

c. RS232_Uart_1 (割り込み有効)

5. [Finish] をクリックします。

割り込みコントローラーを含めて、選択したペリフェラルを備えたデフォルトの MicroBlaze システムが作成されます。

6. [IP Catalog] → [Communication High Speed] → [axi_usb2_device] から [axi_usb2_device] IP を選択して右クリックし、 [Add IP] オプションを選択します。

表 2 : リファレンスデザインのコンポーネント

IP バージョンベースアドレス上位アドレスMicroBlaze 8.40.a N/A N/Aaxi_7series_ddrx 1.06.a 0xb0000000 0xbfFFFFFFaxi_usb2_device 3.02.a 0x44800000 0x4480ffffaxi_uartlite 1.02.a 0x40600000 0x4060fffflmb_bram_if_cntlr 3.10.a 0x00000000 0x00001fffaxi_intc 1.02.a 0x41200000 0x4120ffffMdm 2.10.a 0x41400000 0x4140ffffaxi_gpio 1.01.b 0x40000000 0x4000ffffproc_sys_reset 3.00.a N/A N/Aclock_generator 4.03.a N/A N/Aaxi_interconnect – lite 1.06.a N/A N/Aaxi_interconnect – full interface 1.06.a N/A N/A




7. システムへの axi_usb2_device IP の追加を確認する画面 (図 2) が表示されます。 [Yes] をクリックします。

8. 図 3 に示すようにパラメーターを選択します。 [OK] をクリックすると、 AXI インターフェイスと外部ポートへの接続が自動的に作成されます。


図 2 : [Add IP Instance to Design] 画面

X891_02_100912


図 3 : パラメーターの選択

X891_03_100912




9. XPS 画面の [Ports] タブ (図 4) に進み、 microblaze_0_intc ブロックを展開します。 INTR ピンの[Connected Ports] の列をクリックし、 [Unconnected Interrupts] 画面から [Connected Interrupts] 画面に axi_usb2_device_0_irpt ピンを移動します。 [OK] をクリックします。

10. system.mhs ファイル内の AXI USB 2.0 デバイス IP インスタンスの外部ポートリストから、図 5に表示されているデバッグポートを削除します。これらのポートはデバッグポートであり、実際のシステムには不要です。


図 4 : [Ports] タブ

X891_04_100912




11. ワークスペースの data フォルダー内の system.ucf ファイルに、次の ULPI 信号のシステムロケーション制約をコピーします。

### SMSC2_USB KC705 constraints ###NET axi_usb2_device_0_ULPI_Clock_pin LOC = AD27 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Reset_pin LOC = AB30 | IOSTANDARD=LVCMOS25 | TIG;NET axi_usb2_device_0_ULPI_Next_pin LOC = AE28 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Dir_pin LOC = AF28 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Stop_pin LOC = AB29 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AC26 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AD26 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AK29 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AK30 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AJ28 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AJ29 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AE30 | IOSTANDARD=LVCMOS25;NET axi_usb2_device_0_ULPI_Data_pin LOC = AF30 | IOSTANDARD=LVCMOS25;

12. [Hardware] → [Generate BitStream] を選択し、ビットストリームファイルを生成します。

13. ビットストリームファイルの生成後、 [Project] → [Export Hardware to SDK] を選択し、ビットストリームファイルを SDK にエクスポートします。


図 5 : デバッグポートの削除

X891_05_100912


ELF ファイルの作成


ELF ファイルの作成

次の手順は、バルクトランザクションの ELF ファイルの作成方法を示しています。アイソクロナス Inおよび Out トランザクションの ELF ファイルも、同じ手順で作成できます。ソースファイルは、SW/Device_Files ディレクトリの bulk、 isoc_in、および isoc_out フォルダーに置かれます。

1. ポップアップ画面から [Export and Launch] オプションを選択します。

2. SDK が開いたら、 [File] → [New] → [Application Project] をクリックし、バルクエンドポイントのアプリケーションのアプリケーションプロジェクトを作成します。図 6 を参照してください。

3. プロジェクト名に「bulk_perfmon」と入力します。

4. [Use default location] チェックボックスをオンにします。


図 6 : 新しいプロジェクトの作成

X891_06_100912


ホスト側ドライバーのインストール


5. [OS Platform] を [Standalone]、 [Language] を [C]、 [Board Support Package] を [Create New] に設定します。 [Next] をクリックします。

6. [Available Templates] から [Empty application] を選択し、 [Finish] をクリックします。

7. [Project Explorer] 画面で、 mass_storage_perf プロジェクトの下の [src] フォルダーを選択します。

8. SRC ディレクトリを右クリックし、 [Import] をクリックします。

9. [General] → [File System] をクリックし、 [Next] をクリックします。

10. ディレクトリ SW/Device_Files/bulk に移動し、 [OK] をクリックします。

11. 次のファイルを選択し、 [Finish] をクリックします。• xusb_cp9.c

• xusb_cp9.h

• xusb_storage.c

• xusb_storage.h

• xusb_types.h


このセクションでは、ホスト側ドライバーのインストール方法を説明します。

ソフトウェア要件

USB バルクパフォーマンスモニターのソフトウェア要件は次のとおりです。

• Windows XP (SP3) 以上 (32 ビットまたは 64 ビット )• NET Framework 4

ドライバーのインストール

バルクトランザクションとアイソクロナストランザクションのパフォーマンスは、別々のアプリケーションで測定されます。アイソクロナストランザクションのパフォーマンスを測定するには、SW/Host_Files/USBISOC_Setup ディレクトリに進みます。バルクトランザクションのパフォーマンスを測定するには、 SW/Host_Files/USBBulk_Setup/ ディレクトリに進みます。

32 ビットマシンでは Xilinx USB Perfmon Setup x86.msi、 64 ビットマシンでは Xilinx USB PerfmonSetup x64.msi をダブルクリックします。手順に従ってインストールを完了します。

注記 : 64 ビット版 Windows 7 では、 PC を起動し、 Windows が起動を開始したら、 F8 キーを押し続けてセットアップ画面を開きます。セットアップ画面で、 [Disable Driver Signature Enforcement] を [No]に設定して無効にします。

注記 : ボードが *.bit ファイルで構成され、 *.elf ファイルが読み込まれていることを確認してから、ドライバーをインストールします。

アプリケーションが動作しない場合は、もう一度 MicroBlaze アプリケーションを読み込みます。アプリケーションが問題なく動作するまで、数回 (最大で 2 ～ 3 回) 読み込まなければならないことがあります。

ハードウェア要件

FPGA 上で USB バルクアプリケーションを検証するには、次のハードウェアコンポーネントが必要です。

• 電源ケーブル付き KC705 ボード

• 1 枚の FMC カード (HW-FMC-Number-USB-G)

• 3 本の mini-USB ケーブル




ハードウェアのセットアップ

次の手順は、 Kintex- 7 FPGA ボードのセットアップ方法を示しています。

1. Kintex- 7 FPGA ボード上で、 LPC スロットに USB PHY FMC カードを挿入します。

2. ザイリンクスマイクロプロセッサデバッガー (XMD) を実行するシステムに、 JTAG ポートと UART ポートを接続します。

3. ホストアプリケーションを実行するシステムに、FMC カードの J5 USB ポートを接続します。図 7にボードのセットアップを示します。

バルク USB としてボードを構成する手順

1. このリリースに付属の Ready_2Use フォルダーに進みます。

2. コマンドプロンプトを開き、 xmd を実行します。

注記 : ユーザーのマシン上に XMD がインストールされている必要があります。

3. XMD ターミナル上で fpga -f system.bit コマンドを実行します。

4. XMD ターミナル上で connect mb mdm コマンドを実行します。

5. XMD ターミナル上で rst;stop;dow bulk_perfmon.elf;run コマンドを実行します。


図 7 : Kintex-7 ボードのセットアップ

X891_07_121312




6. 図 8 の出力がハイパーターミナル上に表示されていることを確認します。

[USB enumerated] が表示されない場合は、前の手順のコマンドをもう一度実行します。

アイソクロナス USB としてボードを構成する手順

注記 : ボードを構成するには、設計者のシステム上に XMD がインストールされている必要があります。

1. このリリースに付属の Ready_2Use フォルダーへ移動します。 system.bit、 isoc_in.elf、および isoc_out.elf の各ファイルを使用してボードを構成します。

注記 : isoc_in の手順を次に示します。 isoc_out にも同じ手順を使用できます。

2. コマンドプロンプトを開き、 xmd を実行します。

3. XMD ターミナル上で fpga -f system.bit コマンドを実行します。

4. XMD ターミナル上で connect mb mdm コマンドを実行します。

5. XMD ターミナル上で rst;stop;dow isoc_in.elf;run コマンドを実行します。

ハードウェアは In モードのアイソクロナスデバイスとして常に使用できます。

6. デバイスの準備が完了したら、UsbPerfmon.exe を使用してアプリケーションを実行できます。構成全体が完了する前に、 FMC カードに接続されているポート以外のすべての USB ポートを注意深く削除します。 UsbPerform.exe を実行します。

注記 : スタートレートは 1024K 以上にしてください。 USB ハブ上のトランザクションによってレート /グラフは変化します。通常は変化の幅を 10% 以内にします。ただし、新しい USB デバイスをシステムに接続した場合、この値は大きく変化することがあります。


図 8 : バルク USB としてのボード構成

X891_08_100912




結果とまとめ

ドライバーがインストールされ、システムが検出された状態で UsbPerfmon.exe を開くと、図 9 の画面がディスプレイに表示されます。

パフォーマンス測定ツールは、GUI を使用して転送レートとテストのタイプを変更できるオプションを備えています。ユーザーが変更できるオプションは、ディスプレイの下部にあります。出力はディスプ

レイの右側に表示されます。ユーザーが設定できるパラメーターには次のものがあります。

• [Test Type] : テストは [Read] または [Write] モードで実行できます。読み出しトランザクションと書き込みトランザクションのスループットは別々に測定できます。

• [Data Limit Settings] : 1 トランザクション当たりの最大伝送データは、このタブで制限できます。

• [Data Transfer Settings] : 転送レートの設定は、このタブで変更できます。 [Start Rate] オプションは、ホストからのデータ転送のスタートレートを指定します。転送レートの変化パターンは、[Transfer Pattern] オプションで設定できます。

バルクトランザクションのパフォーマンス測定読み出しと書き込みのパフォーマンスは別々に測定できます。書き込み操作については、次の GUI パラメーターを指定してパフォーマンス測定を実行します。


図 9 : USB パフォーマンスモニター

X891_09_100912




• Start Rate = 40024KB/s

• Transfer Pattern = Steady

この設定で、AXI USB 2.0 デバイスを使用して 36.114 の最大パフォーマンスが得られました。図 10 に結果を示します。

図 10 の [Transfer Rate] セクションに示すように、現在の測定値 ([Current]) は、そのインスタンスで (1秒間) 測定したパフォーマンスを示します。平均測定値 ([Average]) は、その時点までに計算されたパフォーマンスの平均値を示します。最小測定値 ([Minimum]) は、時間内に測定されたパフォーマンスの最小値を示します。最大測定値 ([Maximum]) は、その秒までに測定されたパフォーマンスの最大値を示します。


図 10 : バルクトランザクションのパフォーマンス測定 (スタートレート 40024KB/s)

X891_10_100912




図 11 に、次の GUI パラメーター設定での結果を示します。

• Start Rate = 1240KB/s

• Transfer Pattern = Fixed Increment

• Data increments = 1000KB

• Update frequency = 1sec (データレートを引き上げる間隔)

注記 : パフォーマンスの数値は、システムに接続されるその他の USB デバイスの数と、ホストが 1 マイクロフレームで送信できるパケット数によって異なります。


図 11 : バルクトランザクションのパフォーマンス測定 (1240KB/s)

X891_11_100912




アイソクロナストランザクションのパフォーマンス測定図 12 に、スタートデータレートが 1024KB/s で、固定増分パターンを使用したアイソクロナス Out トランザクションのパフォーマンス測定を示します。達成された最大スループットは 22.7MB/s で、理論上の最大スループットは 24MB/s です。


図 12 : アイソクロナス Out トランザクションのパフォーマンス測定

X891_12_100912


リファレンスデザインのパラメーター


図 13 に、スタートデータレートが 1024KB/s で、固定増分パターンを使用したアイソクロナス In トランザクションのパフォーマンス測定を示します。達成された最大スループットは 22.6MB/s で、理論上の最大スループットは 24MB/s です。

リファレンスデザインのパラメーター

このアプリケーションノートのリファレンスデザインファイルは、次のサイトからダウンロードできます。

https://secure.xilinx.com/webreg/clickthrough.do?cid=199301

表 3 に、リファレンスデザインのパラメーターを示します。


図 13 : アイソクロナス In トランザクションのパフォーマンス測定

X891_13_100912

表 3 : リファレンスデザインのパラメーター

パラメーター説明

全般

開発者 Ravi Kiran Boddu、 Dinesh Kumarターゲットデバイス Kintex-7ソースコードの提供あり

http://japan.xilinx.comhttps://secure.xilinx.com/webreg/clickthrough.do?cid=199301

デバイスとリソース使用率


デバイスとリソース使用率

表 4 に、 XC7K325T デバイスのリソース使用率を示します。

参考資料この文書では、次の参考資料を使用しています。

1. UG683 : 『EDK コンセプト、ツール、テクニック』2. DS785 : 『LogiCORE IP AXI Universal Serial Bus (USB) 2.0 デバイス (v3.02.a) データシート』

(EDK 14.3 リリース )

改訂履歴次の表に、この文書の改訂履歴を示します。

ソースコードの形式 VHDL/Verilog (一部のコアは暗号化済み)既存のザイリンクスアプリケーションノート / リファレンスデザイン、 CORE Generator ツール、サードパーティからデザインへのコード /IP の使用

VHDL/Verilog (一部のコアは暗号化済み)

シミュレーション

既存のザイリンクスアプリケーションノート / リファレンスデザイン、 CORE Generator ツール、サードパーティからデザインへのコード /IP の使用

なし

機能シミュレーションの実施なし

タイミングシミュレーションの実施なし機能シミュレーションおよびタイミングシミュレーションへのテストベンチの使用

なし

テストベンチの形式なし使用したシミュレータツール/バージョンなしSPICE/IBIS シミュレーションの実施なしインプリメンテーション

使用した合成ツール/バージョン使用したインプリメンテーションツール/バージョン ISE Design Suite 14.3 : System Edition使用したインプリメンテーションツール/バージョン ISE Design Suite 14.3 : System Editionスタティックタイミング解析の実施あり (PAR/TRCE 内の通過タイミング)ハードウェア検証

ハードウェア検証の実施あり

検証に使用したハードウェアプラットフォーム KC705 ボード

表 3 : リファレンスデザインのパラメーター (続き)

パラメーター説明

表 4 : デバイスとリソース使用率

デバイススピードグレード

パッケージスライスレジスタ

配置済みの

スライス

スライス LUT I/O RAMB36E1

XC7K325T -2 FFG900 8002 (1%) 4364 (8%) 10995 (5%) 61 (12%) 11 (2%)

日付バージョン内容

2012 年 12 月 19 日 1.0 初版リリース

http://japan.xilinx.comhttp://www.xilinx.com/support/documentation/sw_manuals/xilinx14_2/edk_ctt.pdfhttp://www.origin.xilinx.com/support/documentation/ip_documentation/axi_usb2_device/v3_02_a/ds785_axi_usb2_device.pdf

Notice of Disclaimer


Notice of Disclaimer

The information disclosed to you hereunder (the "Materials") is provided solely for the selection and useof Xilinx products. To the maximum extent permitted by applicable law: (1) Materials are made available"AS IS" and with all faults, Xilinx hereby DISCLAIMS ALL WARRANTIES AND CONDITIONS,EXPRESS, IMPLIED, OR STATUTORY, INCLUDING BUT NOT LIMITED TO WARRANTIES OFMERCHANTABILITY, NON-INFRINGEMENT, OR FITNESS FOR ANY PARTICULAR PURPOSE;and (2) Xilinx shall not be liable (whether in contract or tort, including negligence, or under any othertheory of liability) for any loss or damage of any kind or nature related to, arising under, or in connectionwith, the Materials (including your use of the Materials), including for any direct, indirect, special,incidental, or consequential loss or damage (including loss of data, profits, goodwill, or any type of lossor damage suffered as a result of any action brought by a third party) even if such damage or loss wasreasonably foreseeable or Xilinx had been advised of the possibility of the same. Xilinx assumes noobligation to correct any errors contained in the Materials or to notify you of updates to the Materials orto product specifications. You may not reproduce, modify, distribute, or publicly display the Materialswithout prior written consent. Certain products are subject to the terms and conditions of the LimitedWarranties which can be viewed at http://www.xilinx.com/warranty.htm; IP cores may be subject towarranty and support terms contained in a license issued to you by Xilinx. Xilinx products are notdesigned or intended to be fail-safe or for use in any application requiring fail-safe performance; youassume sole risk and liability for use of Xilinx products in Critical Applications: http://www.xilinx.com/warranty.htm#critapps.

Automotive Applications DisclaimerXILINX PRODUCTS ARE NOT DESIGNED OR INTENDED TO BE FAIL-SAFE, OR FOR USE INANY APPLICATION REQUIRING FAIL-SAFE PERFORMANCE, SUCH AS APPLICATIONSRELATED TO: (I) THE DEPLOYMENT OF AIRBAGS, (II) CONTROL OF A VEHICLE, UNLESSTHERE IS A FAIL-SAFE OR REDUNDANCY FEATURE (WHICH DOES NOT INCLUDE USE OFSOFTWARE IN THE XILINX DEVICE TO IMPLEMENT THE REDUNDANCY) AND A WARNINGSIGNAL UPON FAILURE TO THE OPERATOR, OR (III) USES THAT COULD LEAD TO DEATHOR PERSONAL INJURY. CUSTOMER ASSUMES THE SOLE RISK AND LIABILITY OF ANY USEOF XILINX PRODUCTS IN SUCH APPLICATIONS.

本資料は英語版 (v1.0) を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。

日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

この資料に関するフィードバックおよびリンクなどの問題につきましては、

[email protected] までお知らせください。いただきましたご意見を参考に早急に対応させていただきます。なお、このメールアドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

http://japan.xilinx.comhttp://www.xilinx.com/warranty.htmhttp://www.xilinx.com/warranty.htm#critappsmailto:[email protected]

AXI USB 2.0 デバイス : バルク転送およびアイソクロナス転送におけるパフォーマンスの検証概要はじめにマスストレージアプリケーションアイソクロナスアプリケーションコアパラメーターハードウェア要件AXI USB 2.0 デバイスの使用システムデザインリファレンスデザインのコンポーネントXAPP891 に付属のハードウェアシステムELF ファイルの作成ホスト側ドライバーのインストールソフトウェア要件ドライバーのインストールハードウェア要件ハードウェアのセットアップバルク USB としてボードを構成する手順アイソクロナス USB としてボードを構成する手順

結果とまとめバルクトランザクションのパフォーマンス測定アイソクロナストランザクションのパフォーマンス測定

リファレンスデザインのパラメーターデバイスとリソース使用率参考資料改訂履歴Notice of DisclaimerAutomotive Applications Disclaimer

Documents

AXI USB 2.0 デバイス : バルク転送およびアイソクロナス転送 …...AXI USB 2.0 デバイスの使用XAPP891 (v1.0) 2012 年 12 月 19 日 japan.xilinx.com 4AXI USB