Bài tập môn học Công Nghệ Vi Điện Tử Trang 1

PHẦN 2. BÀI TẬP VỀ MOSFETBài 3.14

Cho transistor NMOS, với các thông số như sau: kn’= 20 A/V2, W/L = 2.5 m/0.5m, VGS = 5V, VT = 1V. Tính ID khi: a) VDS = 5V và b) VDS = 0.2V.

Giải:a) Khi V DS = 5(V):

Lúc này VDS = 5(V) > VGS – VT = 4(V) nên NMOS hoạt động trong miền bão hòa. Quan hệ dòng

thế được cho theo công thức:

(3.2)

Dòng ID không phụ thuộc vào VDS. Thay số ta có:

= 0.8 (mA)

b) Khi VDS = 0.2 (V) Lúc này NMOS hoạt động trong miền tuyến tính do 0 < VDS <(VGS – VT). Quan hệ dòng thế được

cho theo phương trình sau:

(3.1)

Thay số ta có:

Bài 3.15Cho transistor PMOS, với các thông số như sau: kp’= 10 A/V2, W/L = 2.5 m/0.5m, VGS = -5V,

VT = -1V. Tính ID khi: a) VDS = -5V và b) VDS = -0.2V.Giải:

a) Khi V DS = -5(V): Lúc này PMOS hoạt động trong miền bão hòa. Quan hệ dòng thế được cho theo công thức (3.2):

(3.2)

Dòng ID không phụ thuộc vào VDS. Thay số ta có:

= 0.4 (mA)

b) Khi V DS = -0.2 (V)Lúc này PMOS hoạt động trong miền tuyến tính quan hệ dòng thế được cho theo phương trình:

(3.1)

Thay số ta có:

Lưu ý đối với PMOS dòng ID chạy từ S (source) đến D (drain).Trong bài này do kp’ = ½ kn’ nên giá trị dòng ID trong 2 trường hợp đều bị giảm đi một nửa.

Bài 3.16

Học viên: Huỳnh Việt Thắng – Lớp cao học Kỹ Thuật Điện Tử K1

Bài tập môn học Công Nghệ Vi Điện Tử Trang 2

Cho transistor NMOS, với các thông số như sau: kn’= 20 A/V2, W/L = 5.0 m/0.5m, VGS = 5V, VT = 1V. Cho VDS nhỏ, hãy tính RDS ?

Giải:Khi VDS nhỏ (VDS 0) NMOS làm việc ở gần gốc tọa độ, điện trở RDS được xác định theo công

thức sau:

Thay số:

Bài 3.17Cho transistor NMOS, với các thông số như sau: kn’= 40 A/V2, W/L = 3.5 m/0.35m, VGS = 3.3

V, VT = 0.66V. Cho VDS nhỏ, hãy tính RDS ?Giải:

Tương tự như bài 3.16, điện trở RDS được xác định theo công thức sau:

Thay số:

Bài 3.18Cho transistor PMOS, với các thông số như sau: kp’= 10 A/V2, W/L = 5.0 m/0.5m, VGS = -5V,

VT = -1V. Cho VDS= - 4.8V, hãy tính RDS ?Giải:

Do VDS lớn, nên giá trị điện trở RDS được xác định bằng tỷ số VDS/ID. Trước hết tính giá trị dòng ID

theo công thức (3.2) vì PMOS hoạt động trong miền bão hòa:

Điện trở RDS:

Bài 3.19Cho transistor PMOS, với các thông số như sau: kp’= 16 A/V2, W/L = 3.5m/0.35m, VGS = -3.3

V, VT = -0.66V. Cho VDS= - 3.2V, hãy tính RDS ?Giải:

Tương tự bài 3.18, do VDS lớn nên giá trị điện trở RDS được xác định bằng tỷ số VDS/ID. Trước hết tính giá trị dòng ID theo công thức (3.2) vì PMOS hoạt động trong miền bão hòa:

Điện trở RDS:

Học viên: Huỳnh Việt Thắng – Lớp cao học Kỹ Thuật Điện Tử K1

Bài tập môn học Công Nghệ Vi Điện Tử Trang 3

Bài 3.21Cho mạch như hình 3.8, giả sử kn’= 60 A/V2, kp’= 0.4kn’, Wn/Ln = 2.0 m/0.5m, Wp/Lp = 0.5

m/0.5m,VDD = 5 V, VT = 1V. Khi điện áp ngõ vào Vx = VDD, hãy tính các giá trị sau:a) Dòng tĩnh Istat ?b) Điện trở RDS của NMOS ?c) VOL ?d) Công suất tiêu tán tĩnh?e) Điện trở RDS của PMOS ?f) Giả sử tải đầu ra có giá trị C = 70pF. Hãy tính thời gian trễ lan truyền theo công thức 3.4 ?

Giải:a) Dòng tĩnh Istat là dòng chảy qua 2 transistor, có thể tính theo công thức của PMOS hoạt động

trong miền bão hòa theo công thức (3.2):

b) Do giá trị VDS nhỏ nên điện trở RDS của NMOS:

)(

L

W/1/ '

TGSnDDSDS VVkIVR

c) Giá trị điện áp ra mức thấp:VOL = VDS/NMOS = Istat . RDS = 0.32mA x 1.56 0.5 (V)

d) Công suất tiêu tán tĩnh:PS = Istat . VDD = 0.32mA x 5V = 1.6 (mW)

e) Điện trở RDS của PMOSRDS/PMOS = VDS/PMOS / Istat = (VDD – VOL) / Istat = (5V – 0.5V) / 0.32mA 14 (k)

f) Giá trị trễ lan truyền tp theo công thức (3.4):

Bài 3.22Làm lại bài 3.21 với giá trị Wp/Lp = 2.0m/0.5m.

Giải:Hoàn toàn tương tự bài 3.21, ta có các kết quả sau:a) Dòng tĩnh Istat :

b) Điện trở RDS của NMOS vẫn giữ giá trị cũ như bài 3.21:RDS = 1.56 ()

c) Giá trị điện áp ra mức thấp:

Học viên: Huỳnh Việt Thắng – Lớp cao học Kỹ Thuật Điện Tử K1

Bài tập môn học Công Nghệ Vi Điện Tử Trang 4

VOL = VDS/NMOS = Istat . RDS = 1.28mA x 1.56 2 (V)d) Công suất tiêu tán tĩnh:

PS = Istat . VDD = 1.28mA x 5V = 6.4 (mW)e) Điện trở RDS của PMOS

RDS/PMOS = VDS/PMOS / Istat = (VDD – VOL) / Istat = (5V – 2V) / 1.28mA = 2.34 (k)f) Giá trị trễ lan truyền tp theo công thức (3.4):

Bài 3.25a) Cho VIH = 4V, VOH = 4.5V, VIL = 1V, VOL = 0.3V, VDD = 5V. Tính các giá trị lề nhiễu NMH và

NML:NMH = VOH – VIH = 4.5 – 4.0 = 0.5 (V)NML = VIL – VOL = 1.0 – 0.3 = 0.7 (V)

b) Cổng NAND 8 ngõ vào được chế tạo theo công nghệ MOS, điện áp rơi trên mỗi transistor là 0.1V, vậy điện áp ngõ ra mức thấp VOL là:

VOL = 8 x 0.1 = 0.8 (V)Suy ra, các giá trị lề nhiễu được tính như sau:

NMH = VOH – VIH = 4.5 – 4.0 = 0.5 (V)NML = VIL – VOL = 1.0 – 0.8 = 0.2 (V)

Bài 3.27a) Công suất tiêu tán động của cổng đảo:

PD = f.C.VDD2 = 75 x 106 x 150 x 10-15 x 52 = 281 (W)

b) Nếu 1 chip chứa 250.000 cổng, và tại một thời điểm chỉ có 20% số cổng thay đổi trạng thái thì công suất tiêu tán động của chip sẽ là:

P = 281 x 250000 x 20% = 14050000 W = 14.05 (W)

--- o O o ---

Học viên: Huỳnh Việt Thắng – Lớp cao học Kỹ Thuật Điện Tử K1