Bistabilna Kola

00Mikroelektronska kola

BISTABILNABISTABILNA KOLAKOLA

bistable circuitbistable circuit


BISTABILNI ELEMENTBISTABILNI ELEMENT��Jednostavno logiJednostavno logiččko kolo sa dva stabilna stanja na nivou digitalne logikeko kolo sa dva stabilna stanja na nivou digitalne logike

��LogiLogiččka jedinica na ulazu u prvi inverter proizvodi logika jedinica na ulazu u prvi inverter proizvodi logiččku nulu na njegovom izlazuku nulu na njegovom izlazu

��Ta ista logiTa ista logiččka nula na ulazu u drugi inverter proizvodi logika nula na ulazu u drugi inverter proizvodi logiččku jedinicu na njegovom ku jedinicu na njegovom izlazuizlazu

��Ta ista logiTa ista logiččka jedinica potvrdjuje polaznu pretpostavku logika jedinica potvrdjuje polaznu pretpostavku logiččke jedinice na ulazu ke jedinice na ulazu prvog invertera. Dualno se moprvog invertera. Dualno se možže pokazati i za pretpostavku logie pokazati i za pretpostavku logiččke nule na ulazu ke nule na ulazu prvog inverteraprvog invertera

��Ako se ta T() obeleAko se ta T() obeležži karakteristika prenosa invertera onda vai karakteristika prenosa invertera onda važži:i:

��Dobijeni rezultat ukazuje na pozitivnu Dobijeni rezultat ukazuje na pozitivnu reakcijsku petlju, poreakcijsku petlju, poššto je T()to je T()<0<0

1 2 2

2 1 1

2 2

1 1

( ),

( )

( ( ))

( ( ))

in out in

in out in

in in

in in

V V T V

V V T V

V T T V

V T T V

= =

= =

=

=


KARAKTERISTIKA BISTABILNOG KOLAKARAKTERISTIKA BISTABILNOG KOLA��Detaljnija analiza bistabilnog elementa kao analognog kola otkriDetaljnija analiza bistabilnog elementa kao analognog kola otkriva treva trećće stanjee stanje

��Analiza se vrAnaliza se vršši grafii grafiččki, za prvi inverter se crta njegova karakteristika prenosa takoki, za prvi inverter se crta njegova karakteristika prenosa takoda je izlaz y osa a ulaz x osada je izlaz y osa a ulaz x osa

��Za drugi inverter se crta njegova karakteristika prenosa tako daZa drugi inverter se crta njegova karakteristika prenosa tako da je izlaz x osa a ulaz je izlaz x osa a ulaz y osa, shodno y osa, shodno ššemi kola sa prethodne slikeemi kola sa prethodne slike

��Stabilno stanje u kolu nastaje za one vrednosti jednomernih napoStabilno stanje u kolu nastaje za one vrednosti jednomernih napona (x,y) parova na (x,y) parova gde se karakteristike seku, jer vagde se karakteristike seku, jer važži i VinVin11=Vout=Vout22 i Vini Vin22=Vout=Vout11

��Dve taDve taččke se izdvajaju na granicama ke se izdvajaju na granicama naponskih opsega i one odgovaraju naponskih opsega i one odgovaraju naponima unutar margina naponima unutar margina ššuma uma –– to su to su dva stabilna digitalna stanjadva stabilna digitalna stanja

��Javlja se i treJavlja se i trećća taa taččka preseka, mesto u ka preseka, mesto u sredini grafika obelesredini grafika obeležženo sa eno sa metastablemetastablekoje se zove metastabilno stanjekoje se zove metastabilno stanje

��Vrednosti napona nalaze se unutar Vrednosti napona nalaze se unutar ““sivesive”” zone za digitalne naponske nivoe, zone za digitalne naponske nivoe, van margina van margina ššumauma


METASTABILNO STANJEMETASTABILNO STANJE��Posmatrajmo metastabilno stanje na sredini grafika. Mala promenaPosmatrajmo metastabilno stanje na sredini grafika. Mala promena napona napona VinVin11 naninanižže dovodi do povee dovodi do poveććanja anja VoutVout11. Kako je . Kako je VoutVout11=Vin=Vin22 to znato značči da se i da se VoutVout22 smanjuje, a posmanjuje, a poššto je to je VoutVout22=Vin=Vin11 dalje se smanjuje dalje se smanjuje VinVin11 ččime se ime se ostvaruje pozitivna reakcija a kolo se kreostvaruje pozitivna reakcija a kolo se krećće ka stabilnom stanju sa logie ka stabilnom stanju sa logiččkom kom nulom na ulazu prvog invertera. Ovaj efekat prikazan je preko plnulom na ulazu prvog invertera. Ovaj efekat prikazan je preko plavih strelicaavih strelica��SliSliččna analiza pokazuje da se u stabilnom stanju poremena analiza pokazuje da se u stabilnom stanju poremeććaj ne moaj ne možže e preneti kroz pozitivnu reakciju, jer mali poremepreneti kroz pozitivnu reakciju, jer mali poremeććaji na ulaznim naponima ne aji na ulaznim naponima ne napunapušštaju zone logitaju zone logiččke nule u logike nule u logiččke jediniceke jedinice

��MehaniMehaniččka analogija je lopta na brduka analogija je lopta na brdu

��Na dnu lopta nema dovoljne energije Na dnu lopta nema dovoljne energije da se popneda se popne


SS--R LER LEČČ ((ss--r latchr latch))��LeLečč kolo (kolo (latchlatch) je sekvencijalno koji kontinuirano menja stanje ) je sekvencijalno koji kontinuirano menja stanje na izlazu prema ulaznom stanjuna izlazu prema ulaznom stanju

��SR leSR lečč je elementarni leje elementarni lečč, ulazni signal S (od , ulazni signal S (od setset) dovodi izlaz ) dovodi izlaz Q u aktivno stanje dok ulazni signal R (od Q u aktivno stanje dok ulazni signal R (od resetreset) dovodi izlazni ) dovodi izlazni signal Q u neaktivno stanjesignal Q u neaktivno stanje

��Deaktiviranje S i R signala zadrDeaktiviranje S i R signala zadržžava leava lečč u prethodnom stanjuu prethodnom stanju

��Ulazna (nedozvoljena ili zabranjena) kombinacija S=R=1 Ulazna (nedozvoljena ili zabranjena) kombinacija S=R=1 forsira stanje Q=QN=0 na izlazuforsira stanje Q=QN=0 na izlazu

��Na levoj slici je SR leNa levoj slici je SR lečč a na desnoj slici njegova funkcionalan a na desnoj slici njegova funkcionalan tabelatabela


SIMBOLI ZA SR LESIMBOLI ZA SR LEČČ��Dva ekvivalentna simbola su u upotrebi, (a) i (b)Dva ekvivalentna simbola su u upotrebi, (a) i (b)

��Simbol (c) nije logiSimbol (c) nije logiččki ispravan!ki ispravan!


VREMENSKI DIJAGRAMI ZA SR LEVREMENSKI DIJAGRAMI ZA SR LEČČ��Na levom dijagramu su prikazane operacije SR leNa levom dijagramu su prikazane operacije SR lečča u a u toku normalne ulazne pobudetoku normalne ulazne pobude

��Na desnom dijagramu su prikazane operacije SR leNa desnom dijagramu su prikazane operacije SR lečča a pri nedozvoljenoj pobudipri nedozvoljenoj pobudi

��Posle ulazne kombinacije S=R=1 nova ulazna Posle ulazne kombinacije S=R=1 nova ulazna kombinacije S=R=0 mokombinacije S=R=0 možže izazvati metastabilno stanje e izazvati metastabilno stanje na izlazu lena izlazu leččaa


VREMENSKI PARAMETRI ZA SR LEVREMENSKI PARAMETRI ZA SR LEČČ��Vreme propagacije Vreme propagacije ttpLH(SQ)pLH(SQ) je vreme od aktivne S ivice do je vreme od aktivne S ivice do promene Q signalapromene Q signala��Vreme propagacije Vreme propagacije ttpHL(RQ)pHL(RQ) je vreme od aktivne R ivice do je vreme od aktivne R ivice do promene Q signalapromene Q signala��JoJošš se definise definiššu u ttpHL(SQN)pHL(SQN) i i ttpLH(RQN)pLH(RQN) koji nisu prikazani na slicikoji nisu prikazani na slici��Definisana su i minimalna vremena trajanja S i R signala Definisana su i minimalna vremena trajanja S i R signala ttpw(min)pw(min). Ako su ulazne pobude kra. Ako su ulazne pobude kraćće, lee, lečč ulazi u metastabilno ulazi u metastabilno stanje stanje


-------- LELEČČ��Alternativna realizacija leAlternativna realizacija lečč kolakola

��Ulazni signal su nisko aktivniUlazni signal su nisko aktivni


SSSSSSSS--------R R R R R R R R LELEČČ SA SIGNALOM DOZVOLESA SIGNALOM DOZVOLE��Novi kontrolni ulaz Novi kontrolni ulaz C C –– Signal dozvole (Signal dozvole (enableenable) ) kojim se dozvoljava reakcija lekojim se dozvoljava reakcija lečča na SR ulaznu a na SR ulaznu pobudupobudu

��Ako ulaz C nije aktivan izlazni signali leAko ulaz C nije aktivan izlazni signali lečča a zadrzadržžavaju prethodno stanje (avaju prethodno stanje (lastQ, lastQNlastQ, lastQN))

��Signal C praktiSignal C praktiččno diskretizuje u vremenu no diskretizuje u vremenu signale S i R, formira vremenski prozor za radsignale S i R, formira vremenski prozor za rad


VREMENSKI DIJAGRAMIVREMENSKI DIJAGRAMIVREMENSKI DIJAGRAMIVREMENSKI DIJAGRAMIVREMENSKI DIJAGRAMIVREMENSKI DIJAGRAMIVREMENSKI DIJAGRAMIVREMENSKI DIJAGRAMISSSSSSSS--------R R R R R R R R LELEČČ SA SIGNALOM DOZVOLESA SIGNALOM DOZVOLE

��Dekativiranje C Dekativiranje C ““zamrzavazamrzava”” stanje na izlazu kola stanje na izlazu kola nastalo dok je C bio aktivannastalo dok je C bio aktivan

��Metastabilno stanje nastaje i dalje za sluMetastabilno stanje nastaje i dalje za sluččaj S=R=1aj S=R=1


D D D D D D D D LELEČČ��D leD lečč je primarni memorijski element sposoban je primarni memorijski element sposoban da memorida memorišše stanje jednog bita (signal D) u e stanje jednog bita (signal D) u trenutku kada se signal dozvole C deaktiviratrenutku kada se signal dozvole C deaktivira

��Nastaje dodavnjem invertertovanog S signala Nastaje dodavnjem invertertovanog S signala na R ulaz SR lena R ulaz SR lečča sa siganlom dozvolea sa siganlom dozvole

��ProblematiProblematiččna situacija S=R=1 vina situacija S=R=1 višše ne postojie ne postoji


D D D D D D D D LELEČČ -- FUNKCIONALNOSTFUNKCIONALNOST��Dok je signal C aktivan, izlaz Q Dok je signal C aktivan, izlaz Q ““sledisledi”” ulaz D. ulaz D. U ovom reU ovom režžimu kaimu kažže se da je lee se da je lečč otvoren (otvoren (openopen) ) a da je putanja od D do Q prohodna a da je putanja od D do Q prohodna ((transparenttransparent))

��Ako je C signal neaktivan, Q zadrAko je C signal neaktivan, Q zadržžava ava prethodno stanje i leprethodno stanje i lečč je zatvoren (je zatvoren (closedclosed))


VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI –––––––– D LED LED LED LED LED LED LED LEČČČČČČČČ��U regularnom reU regularnom režžimu rada prikazana su neka od vremena imu rada prikazana su neka od vremena propagacije za D lepropagacije za D lečč ttpp……

��Iako je problem S=R=1 razreIako je problem S=R=1 razreššen, ostaje metastabilno stanje en, ostaje metastabilno stanje ako se ulaz D menja unutar vremenskog prozora (tako se ulaz D menja unutar vremenskog prozora (tsetupsetup,t,tholdhold) koji ) koji oivioiviččava trenutak deaktiviranja signala Cava trenutak deaktiviranja signala C

��Signal D mora biti stabilan za vreme tSignal D mora biti stabilan za vreme tsetupsetup (vreme postavljanja (vreme postavljanja -- setup time)setup time) pre deaktiviranja C i za vreme tpre deaktiviranja C i za vreme tholdhold (vreme dr(vreme držžanja anja –– hold timehold time))


FLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPOVIOVIOVIOVIOVIOVIOVIOVIflip flopflip flopflip flopflip flopflip flopflip flopflip flopflip flopssssssss

��Bistabilni elementi kod kojih se promena Bistabilni elementi kod kojih se promena iizlaznog stanja vrzlaznog stanja vršši samo u diskretnim, tai samo u diskretnim, taččno no odredjenim vremenskim trenutcima odredjenim odredjenim vremenskim trenutcima odredjenim taktom sistema (sistemski takt)taktom sistema (sistemski takt)

��Na taj se naNa taj se naččin smanjuje moguin smanjuje moguććnost pojave nost pojave metastabilnog stanja pometastabilnog stanja poššto se vremenski to se vremenski ograniograniččava prozor u kojem flip flop reaguje na ava prozor u kojem flip flop reaguje na ulaznu pobuduulaznu pobudu

��Takt moTakt možže biti impulsni (impulsni flip flop) ili e biti impulsni (impulsni flip flop) ili iviiviččni (ivini (iviččni flip flop)ni flip flop)


SR IMPULSNI FLIP FLOPSR IMPULSNI FLIP FLOPSR IMPULSNI FLIP FLOPSR IMPULSNI FLIP FLOPSR IMPULSNI FLIP FLOPSR IMPULSNI FLIP FLOPSR IMPULSNI FLIP FLOPSR IMPULSNI FLIP FLOPSR master slave flip flopSR master slave flip flopSR master slave flip flopSR master slave flip flopSR master slave flip flopSR master slave flip flopSR master slave flip flopSR master slave flip flop

��Redna veza dva SR leRedna veza dva SR lečča sa signalom dozvolea sa signalom dozvole

��Prvi (Prvi (mastermaster) menja izlazno stanje dok je C aktivan. Kada C ) menja izlazno stanje dok je C aktivan. Kada C postane neaktiva, prvi zamrzava stanje, a ono se upisuje u postane neaktiva, prvi zamrzava stanje, a ono se upisuje u drugi flip flop (drugi flip flop (slaveslave))

��Na taj naNa taj naččin istovremeno se moin istovremeno se možže upisivati informacija u samo e upisivati informacija u samo jedan flip flopjedan flip flop

��Problem neodredjenosti izlaza pri stanju S=R=1 nije razreProblem neodredjenosti izlaza pri stanju S=R=1 nije razreššenen


VREMENSKI DIJAGRAM ZA SR IMPULSNI VREMENSKI DIJAGRAM ZA SR IMPULSNI VREMENSKI DIJAGRAM ZA SR IMPULSNI VREMENSKI DIJAGRAM ZA SR IMPULSNI VREMENSKI DIJAGRAM ZA SR IMPULSNI VREMENSKI DIJAGRAM ZA SR IMPULSNI VREMENSKI DIJAGRAM ZA SR IMPULSNI VREMENSKI DIJAGRAM ZA SR IMPULSNI FLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOP

��Vremenski dijagram prikazuje rad impulsnog Vremenski dijagram prikazuje rad impulsnog SR flip flopaSR flip flopa


JK IMPULSNI FLIP FLOPJK IMPULSNI FLIP FLOPJK IMPULSNI FLIP FLOPJK IMPULSNI FLIP FLOPJK IMPULSNI FLIP FLOPJK IMPULSNI FLIP FLOPJK IMPULSNI FLIP FLOPJK IMPULSNI FLIP FLOPJKJKJKJKJKJKJKJK master slave flip flopmaster slave flip flopmaster slave flip flopmaster slave flip flopmaster slave flip flopmaster slave flip flopmaster slave flip flopmaster slave flip flop

��RazreRazreššen problem neodredjenosti iz S=R=1en problem neodredjenosti iz S=R=1

��Reakcijskom petljom dozvoljeno je aktiviranje S ulaza Reakcijskom petljom dozvoljeno je aktiviranje S ulaza samo ako je Q=0, odnosno R ulaza samo ako je Q=1samo ako je Q=0, odnosno R ulaza samo ako je Q=1

��Za ulaz J=K=1 flip flop menja stanje na izlazuZa ulaz J=K=1 flip flop menja stanje na izlazu


VREMENSKI DIJAGRAM ZA JK IMPULSNI VREMENSKI DIJAGRAM ZA JK IMPULSNI VREMENSKI DIJAGRAM ZA JK IMPULSNI VREMENSKI DIJAGRAM ZA JK IMPULSNI VREMENSKI DIJAGRAM ZA JK IMPULSNI VREMENSKI DIJAGRAM ZA JK IMPULSNI VREMENSKI DIJAGRAM ZA JK IMPULSNI VREMENSKI DIJAGRAM ZA JK IMPULSNI FLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOPFLIP FLOP

��Vremenski dijagram prikazuje rad impulsnog Vremenski dijagram prikazuje rad impulsnog JK flip flopaJK flip flopa


FLIP FLOP SA IVIFLIP FLOP SA IVIFLIP FLOP SA IVIFLIP FLOP SA IVIFLIP FLOP SA IVIFLIP FLOP SA IVIFLIP FLOP SA IVIFLIP FLOP SA IVIČČČČČČČČNIM OKIDANJEMNIM OKIDANJEMNIM OKIDANJEMNIM OKIDANJEMNIM OKIDANJEMNIM OKIDANJEMNIM OKIDANJEMNIM OKIDANJEMedge triggered D flip flopedge triggered D flip flopedge triggered D flip flopedge triggered D flip flopedge triggered D flip flopedge triggered D flip flopedge triggered D flip flopedge triggered D flip flop

��Jednobitna sinhrona memorija, konstruiJednobitna sinhrona memorija, konstruišše se od dva D lee se od dva D lečča i invertera sa a i invertera sa idejom da se u drugo (idejom da se u drugo (slaveslave) le) lečč kolo upisuje vrednost iz prvog (kolo upisuje vrednost iz prvog (mastermaster) le) leččkola kada se master lekola kada se master lečč zamrznezamrzne

��Za vreme dok je CLK neaktivno prvi leZa vreme dok je CLK neaktivno prvi lečč je transparenta, a kada se CLK je transparenta, a kada se CLK aktivira prvi leaktivira prvi lečč se zamrzava i njegov QM signal se upisuje u drugi lese zamrzava i njegov QM signal se upisuje u drugi lečč (Q) (Q) koji ostaje otvoren ali ne mokoji ostaje otvoren ali ne možže menjati izlaz Q jer je prvi lee menjati izlaz Q jer je prvi lečč zamrznutzamrznut

��Ovakav metod upisa zove se okidanje na rastuOvakav metod upisa zove se okidanje na rastućću ivicu u ivicu (positive(positive--edgeedge--triggeredtriggered) ) ššto je oznato je označčeno trouglom na CLK signalu u simbolu kolaeno trouglom na CLK signalu u simbolu kola


FUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOST D FLIP FLOPAD FLIP FLOPAD FLIP FLOPAD FLIP FLOPAD FLIP FLOPAD FLIP FLOPAD FLIP FLOPAD FLIP FLOPA

��Dijagram ilustruje vremensko ponaDijagram ilustruje vremensko ponaššanje D flip anje D flip flopa sa okidanjem na pozitivnu ivicuflopa sa okidanjem na pozitivnu ivicu


VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI VREMENSKI DIJAGRAMI –––––––– D FLIP FLOPD FLIP FLOPD FLIP FLOPD FLIP FLOPD FLIP FLOPD FLIP FLOPD FLIP FLOPD FLIP FLOP��U regularnom reU regularnom režžimu rada prikazana su neka od vremena propagacije za D imu rada prikazana su neka od vremena propagacije za D lelečč ttpp……

��Iako je problem S=R=1 razreIako je problem S=R=1 razreššen, ostaje metastabilno stanje ako se ulaz D en, ostaje metastabilno stanje ako se ulaz D menja unutar vremenskog prozora (tmenja unutar vremenskog prozora (tsetupsetup,t,tholdhold) koji oivi) koji oiviččava trenutak ava trenutak deaktiviranja signala Cdeaktiviranja signala C��Signal D mora biti stabilan za vreme tSignal D mora biti stabilan za vreme tsetupsetup (vreme postavljanja (vreme postavljanja -- setup time)setup time)pre deaktiviranja C i za vreme tpre deaktiviranja C i za vreme tholdhold (vreme dr(vreme držžanja anja –– hold timehold time))


D FLIP FLOP D FLIP FLOP D FLIP FLOP D FLIP FLOP D FLIP FLOP D FLIP FLOP D FLIP FLOP D FLIP FLOP -------- PRAKTIPRAKTIPRAKTIPRAKTIPRAKTIPRAKTIPRAKTIPRAKTIČČČČČČČČNA REALIZACIJANA REALIZACIJANA REALIZACIJANA REALIZACIJANA REALIZACIJANA REALIZACIJANA REALIZACIJANA REALIZACIJA��Na desnoj slici je vidi kako se praktiNa desnoj slici je vidi kako se praktiččno realizuje D flip flop sa no realizuje D flip flop sa NAND kolimaNAND kolima. Na levoj slici je simbol. Na levoj slici je simbol��Dodatni ulazni signali PR Dodatni ulazni signali PR (preset)(preset) i CLR i CLR (clear(clear) omogu) omoguććavaju avaju asinhrono postavljanje izlaza flip flopa na odredjenu vrednost. asinhrono postavljanje izlaza flip flopa na odredjenu vrednost. Ovi signali imaju prednost u odnosu na D i CLK, njihovo Ovi signali imaju prednost u odnosu na D i CLK, njihovo aktiviranje bezuslovno dovodi izlaz u odredjeno stanje (PR aktiviranje bezuslovno dovodi izlaz u odredjeno stanje (PR uzrokuje Q=1 a CLR uzrokuje Q=0)uzrokuje Q=1 a CLR uzrokuje Q=0)��Koriste se za definisanje vrednosti na izlazu kola prilikom Koriste se za definisanje vrednosti na izlazu kola prilikom paljenja naponapaljenja napona


D FLIP FLOP SA SIGNALOM DOZVOLED FLIP FLOP SA SIGNALOM DOZVOLED FLIP FLOP SA SIGNALOM DOZVOLED FLIP FLOP SA SIGNALOM DOZVOLED FLIP FLOP SA SIGNALOM DOZVOLED FLIP FLOP SA SIGNALOM DOZVOLED FLIP FLOP SA SIGNALOM DOZVOLED FLIP FLOP SA SIGNALOM DOZVOLEedge triggered D flip flop with enableedge triggered D flip flop with enableedge triggered D flip flop with enableedge triggered D flip flop with enableedge triggered D flip flop with enableedge triggered D flip flop with enableedge triggered D flip flop with enableedge triggered D flip flop with enable

��Ponekad je potrebno da se izlazna vrednost D flip flopa zadrPonekad je potrebno da se izlazna vrednost D flip flopa zadržži i na zadnjoj upisanoj vrednosti, da sledena zadnjoj upisanoj vrednosti, da sledećća ivica CLK signala ne a ivica CLK signala ne upiupišše novu vrednoste novu vrednost

��Kolo na slici postiKolo na slici postižže tu funkcionalnost tako e tu funkcionalnost tako ššto na ulaz D flip to na ulaz D flip flopa multipleksira spoljni D ulaz ili Q izlaz unutraflopa multipleksira spoljni D ulaz ili Q izlaz unutraššnjeg flip flopa njeg flip flopa u zavisnosti od stanja na EN (u zavisnosti od stanja na EN (enableenable) ulazu kola) ulazu kola

��Funkcionalna tabela je prikazana u sredini a simbol desnoFunkcionalna tabela je prikazana u sredini a simbol desno


D FLIP FLOP SA SKEN OPCIJOMD FLIP FLOP SA SKEN OPCIJOMD FLIP FLOP SA SKEN OPCIJOMD FLIP FLOP SA SKEN OPCIJOMD FLIP FLOP SA SKEN OPCIJOMD FLIP FLOP SA SKEN OPCIJOMD FLIP FLOP SA SKEN OPCIJOMD FLIP FLOP SA SKEN OPCIJOMscanscanscanscanscanscanscanscan D flip flopD flip flopD flip flopD flip flopD flip flopD flip flopD flip flopD flip flop

��U proizvodnji uredjaja postoji potreba da se preko posebnih pinoU proizvodnji uredjaja postoji potreba da se preko posebnih pinova va programabilnih logiprogramabilnih logiččkih kola mokih kola možže dovesti na bilo koji flip flop u njegovoj e dovesti na bilo koji flip flop u njegovoj unutraunutraššnjosti jedankontrolni signal kojim se monjosti jedankontrolni signal kojim se možže upisati e upisati žželjena vrednost eljena vrednost ““na siluna silu””. Ova opcija slu. Ova opcija služži za testiranje vodova i kola u uredjaju.i za testiranje vodova i kola u uredjaju.��Flip flop koji ovo omoguFlip flop koji ovo omoguććava ima atribut sken (ava ima atribut sken (scanscan) a D varijanta flip flopa ) a D varijanta flip flopa prikazana je na donjoj slici. Signal TE (prikazana je na donjoj slici. Signal TE (test enabletest enable) ulaz aktivan, onda se u ) ulaz aktivan, onda se u flip flop upisuje TI (flip flop upisuje TI (test inputtest input) vrednost, u protivnom se upisuje vrednost D ) vrednost, u protivnom se upisuje vrednost D ulaza.ulaza.��U sredini je funkcionalna tabela a desno je simbolU sredini je funkcionalna tabela a desno je simbol


LANAC SKENIRANJALANAC SKENIRANJALANAC SKENIRANJALANAC SKENIRANJALANAC SKENIRANJALANAC SKENIRANJALANAC SKENIRANJALANAC SKENIRANJAscan chainscan chainscan chainscan chainscan chainscan chainscan chainscan chain

��U untraU untraššnjosti programabilnog kola (ASIC) izlaz svakog D FFa povezan je njosti programabilnog kola (ASIC) izlaz svakog D FFa povezan je na TI ulaz sledena TI ulaz sledeććeg FFa, a svi TE ulazu su povezani zajedno.eg FFa, a svi TE ulazu su povezani zajedno.��Kada se aktivira TE ulaz preko TI ulaza se upsije takozvani testKada se aktivira TE ulaz preko TI ulaza se upsije takozvani test vektor (niz vektor (niz bitova) na aktivnu ivicu CLK signala. Vektor je dugabitova) na aktivnu ivicu CLK signala. Vektor je dugaččak onoliko koliko ima ak onoliko koliko ima flip flopova u lancu i potrebno je isto toliko aktivnih ivica CLflip flopova u lancu i potrebno je isto toliko aktivnih ivica CLK za upis.K za upis.��Na TO izlazu se moNa TO izlazu se možže ise isččitati stanje FFova tako itati stanje FFova tako ššto se serijski isto se serijski isččita vektor ita vektor na neaktivnu ivicu CLK signala.na neaktivnu ivicu CLK signala.��Deaktiviranje TE vraDeaktiviranje TE vraćća flip flop u normalan rada flip flop u normalan rad


JK FLIP FLOP SA IVIJK FLIP FLOP SA IVIJK FLIP FLOP SA IVIJK FLIP FLOP SA IVIJK FLIP FLOP SA IVIJK FLIP FLOP SA IVIJK FLIP FLOP SA IVIJK FLIP FLOP SA IVIČČČČČČČČNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMedge triggered JK flip flopedge triggered JK flip flopedge triggered JK flip flopedge triggered JK flip flopedge triggered JK flip flopedge triggered JK flip flopedge triggered JK flip flopedge triggered JK flip flop

��Flip flop Flip flop ččije je stanje u sledeije je stanje u sledeććem trenutku aktivne ivice CLK signala Q* em trenutku aktivne ivice CLK signala Q* opisano karakteristiopisano karakterističčnom jednanom jednaččinominom

��JK flip flop nudi moguJK flip flop nudi moguććnost laknost lakšše realizacije nekih tipova sekvencijalnih e realizacije nekih tipova sekvencijalnih automataautomata

*Q J Q K Q= +i i


FUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOSTFUNKCIONALNOST JK FLIP FLOPAJK FLIP FLOPAJK FLIP FLOPAJK FLIP FLOPAJK FLIP FLOPAJK FLIP FLOPAJK FLIP FLOPAJK FLIP FLOPA

��Na vremenskom dijagramu prikazano je Na vremenskom dijagramu prikazano je ponaponaššanje JK flip flopa sa ivianje JK flip flopa sa iviččnim okidanjem na nim okidanjem na usponsku ivicuusponsku ivicu


T FLIP FLOP SA IVIT FLIP FLOP SA IVIT FLIP FLOP SA IVIT FLIP FLOP SA IVIT FLIP FLOP SA IVIT FLIP FLOP SA IVIT FLIP FLOP SA IVIT FLIP FLOP SA IVIČČČČČČČČNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMNI OKIDANJEMedge triggered T flip flopedge triggered T flip flopedge triggered T flip flopedge triggered T flip flopedge triggered T flip flopedge triggered T flip flopedge triggered T flip flopedge triggered T flip flop

��Flip flop koji menja stanje na izlazu sa svakom aktivnom ivicom Flip flop koji menja stanje na izlazu sa svakom aktivnom ivicom takt signala takt signala (T). Ulazni signal dozvole ((T). Ulazni signal dozvole (enableenable) zaustavlja taktovanje ako je neaktivan) zaustavlja taktovanje ako je neaktivan��Primarna namena T flip flopa je delitelj frekvencije. Takt na izPrimarna namena T flip flopa je delitelj frekvencije. Takt na izlazu Q je na lazu Q je na dva puta manjoj frekvenciji od ulaznog takta Tdva puta manjoj frekvenciji od ulaznog takta T��Na vremenskom dijagramu se vidi ponaNa vremenskom dijagramu se vidi ponaššanje T flip flopaanje T flip flopa��T flip flop se jednostavno konstruiT flip flop se jednostavno konstruišše od D ili JK flip flopae od D ili JK flip flopa

Documents

Bistabilna Kola