Upload
sakura12a3
View
345
Download
5
Embed Size (px)
Citation preview
Chương 8: Computer bus
2
Chương 8: Nội dung chính
Giới thiệu chung về bus máy tính
ISA, EISA buses
PCI buses
AGP buses
PCI Express bus
3
Giới thiệu về bus máy tính
Bus máy tính là hệ thống nhỏ truyền dữ liệu giữa các
thành phần bên trong máy tính
Bus máy tính thường gồm 3 loại:
Bus địa chỉ (bus A)
Bus dữ liệu (bus D)
Bus điều khiển (bus C)
Các bus máy tính thông dụng: ISA, EISA, PCI,
AGP, PCI Express (or PCIe), USB bus, ...
4
Bus máy tính – Sơ đồ nguyên lý
5
Bus máy tính – Các hệ thống hiện đại
6
ISA - Industrial Standard Architecture
Được xây dựng bởi IBM vào năm 1981
Độ rộng bit: 8 (XT) or 16 (AT) bits
Số lượng tối đa các thiết bị: 6
Tốc độ đồng hồ: 4, 6, 8MHz
7
8
EISA buses
EISA mở rộng ISA vào năm
1988
Độ rộng bit: 32 bit
EISA tương thích với các
thiết bị ISA 8 và 16 bit
Số lượng thiết bị: 1/slot
Tốc độ đồng hồ: 8.33 MHz
Tốc độ truyền dữ liệu:
33MB/s
10
PCI buses
PCI (Peripheral Component
Interconnect) bus được Intel
phát triển năm 1993
Độ rộng bit: 32 hoặc 64 bit
Dung lượng:
133 MB/s (32bit at 33MHz)
266 MB/s (32bit at 66MHz or
64bit at 33MHz)
533 MB/s (64bit at 66MHz)
11
PCI local buses
13
PCI - Sơ đồ khối
14
Các pha giao tác bus PCI
Các tín hiệu để bắt đầu giao tác:
REQ#: tín hiệu yêu cầu bus được gửi bởi phía bắt đầu
GNT#: tín hiệu cho phép bus (grant) được cấp bởi trong
tài viên (Arbiter)
Tín hiệu điều khiển giao tác:
FRAME#:
IRDY#:
DEVSEL#:
STOP#:
15
Các pha giao tác bus PCI
Trọng tài:
Thiết bị PCI (phía bắt đầu) gửi tín hiệu REQ# tới trọng tài
để yêu cầu dùng bus
Nếu bus rỗi, trọng tài gửi tín hiệu GNT# cho phía bắt đầu
Nếu bus bận, yêu cầu được thêm vào hàng đợi
Các tín hiệu GNT# có thể bị trọng tài bỏ bất cứ lúc nào
Thiết bị PCI được cấp tín hiệu GNT# có thể bắt đầu giao
tác PCI nếu bus rỗi (idle)
16
Các pha giao tác bus PCI
Pha địa chỉ:
Thiết bị PCI với tín hiệu GNT# có thể bắt đầu giao tác
PCI bằng cách gửi tín hiệu FRAME# và gửi địa chỉ đích
cùng lệnh tương ứng (đọc/ ghi)
Các thiết bị khác kiểm tra địa chỉ và lệnh, và xem có phải
là đích và xác nhận DEVSEL#
Thiết bị phải đáp ứng bởi xác nhận DEVSEL trong vòng 3
chu kỳ
17
PCI bus – pha địa chỉ
18
Bus PCI – pha dữ liệu
Sau pha
địa chỉ
(DEVSE
L# …) sẽ
là 1 hoặc
vài pha
dữ liệu
19
AGP - Accelerated Graphics Port
AGP được Intel
sáng tạo năm 1993
Độ rộng bit: 32
Tốc độ truyền dữ
liệu: 1x: 66MHz, 266MB/s
2x: 133MHz,
533MB/s
4x: 266MHz,
1066MB/s
8x: 533MHz,
2133MB/s
20
AGP
Fall 2009 Comp. Architecture - Computer Buses 21
AGP Card
22
PCI express
PCI express (còn được gọi là PCIe) được Intel tạo
năm 2004
Độ rộng bit: 1 – 32
Kiểu truyền thông: nối tiếp (point to point)
Dung lượng: Per lane:
v1.x: 250 MB/s
v2.0: 500 MB/s
v3.0: 1 GB/s
16 lane slot:
v1.x: 4 GB/s
v2.0: 8 GB/s
v3.0: 16 GB/s
Fall 2009 Comp. Architecture - Computer Buses 23
PCI Express Slots
Fall 2009 Comp. Architecture - Computer Buses 24
PCI Express vs PCI
Các thiếu bị dùng PCI chia sẻ bus chung, còn mỗi thiết bị dùng PCIe có kết nối riêng tới chuyển mạch
25
Kiến trúc PCIe
PCIe được cấu trúc xung quanh các liên kết nối tiếp
point to point
Một cặp 2 liên kết nối tiếp (mỗi cái 1 hướng) là một
đường (lane)
Các đường được định tuyến bởi hub trên mainboard
hoạt động như chuyển mạch ngang dọc
Các khe PCIe vật lý có thể gồm từ 1 – 32 lane
26
Kiến trúc PCIe – bus nối tiếp
PCIe là một kiểu bus nối tiếp:
Các bus song song (ISA, PCI, AGP) yêu cầu tất cả các bit
dữ liệu cần truyền tới điểm đích cùng thời gian
Vì vấn đề lệch thời gian, các bit của khối dữ liệu cần
truyền có thể không đến đích cùng thời gian, sẽ gây khó
khăn trong việc phục hồi từ dữ liệu cuối cùng
Đối với bus nối tiếp, không có vấn đề về thời gian vì
chúng không yêu cầu mọi bit của khối dữ liệu cần truyền
tới đích cùng thời điểm
27
Nội dung thi cuối kỳ
1. Chương 1: giới thiệu chung
Khái niệm kiến trúc và tổ chức máy tính
Kiến trúc Von Neumann
Kiến trúc Harvard
2. Chương 2: khối xử lý trung tâm CPU
3. Chương 3: tập lệnh máy tính
4. Chương 4: hệ thống bộ nhớ
Hệ thống bộ nhớ và mô hình phân cấp
Bộ nhớ cache
28
Nội dung thi cuối kỳ
5. Chương 5: bộ nhớ ngoài
Đĩa từ
Đĩa quang
RAID
6. Chương 6: CPU pipeline
7. Chương 7: thiết bị vào ra
Bàn phím
Chuột
Màn hình