現在のワイヤレス・ベースバンド設計の課題

ASIPの優位性

18

ワイヤレス・ベースバンド SoC 向け ASIP の設計シノプシス ASIP設計ツール担当テクニカル・マーケティング・マネージャ Dr. Bo Wu

Customer Highlight

現在のワイヤレス・ベースバンド設計では、汎用プロセッサとハイエンドDSPを組み合わせ、高性能が要求される機能ブロックにはカスタム・データパス・ロジックを使用したアーキテクチャが主流です。

事実、2Gから3Gへのワイヤレス・モデムの進化はこのアプローチによって支えられてきました。しかし最新のソフトウェア無線（SDR）では消費電力と性能に対する要求がこれまで以上に厳しくなり、従来のアーキテクチャでは対応できなくなっています。

次世代ワイヤレス・チップが満たすべき重要な条件には、次の3つがあります。

● 完全にソフトウェア・プログラマブルな信号処理をサポートし、将来の規格を含む複数のモデム規格に対応できるように、信号処理を完全にソフトウェア・プログラマブルにすること（SDRの本質的な要件）

● LTE-A規格では最大1Gbpsの下りデータ・レートが必要となるため、これまで以上に高性能・低レイテンシとすること

● 携帯端末は今後もバッテリ動作時間が市場での大きな差異化要因となるため、電力効率の向上を図ること

このように、高いプログラマビリティ、高性能、超低消費電力という3つの条件を満たしたデバイスを開発するには、これまでのアーキテクチャとは異なる、特定用途向けのヘテロジニアス・マルチコア・アーキテクチャが必要になります（図1）。

従来のSoCアーキテクチャでは、ソフトウェア無線（SDR）で必要とされる性能と消費電力の条件を満たすことができません。こうした中、多くの設計チームが、これまで12～18ヵ月かかっていたASIPデザインのインプリメンテーション期間をシノプシスのIP Designerを利用して約7ヵ月にまで短縮し、消費電力も20%削減することに成功しています。これらの点について、シノプシスのASIP設計ツールを採用したimec®、株式会社富士通研究所、中国科学院 計算技術研究所（ICT）の成功事例も交えながら、シノプシスのASIP設計ツール担当テクニカル・マーケティング・マネージャ、Dr. Bo Wuがご説明します。

ASIP（Application-Specific Instruction-set Processor）は、ソフトウェア・プログラマビリティとハードウェア・データパスを組み合わせることにより、高い適応性を備えつつ性能と消費電力を最適化できるようにしたアーキテクチャです。ASIPのアーキテクチャは特定用途に合わせて開発できるため、命令セットとデータパスをカスタマイズして特定のアルゴリズムを効率よく実装するのか（その場合もソフトウェア・プログラマビリティは確保されます）、複数の機能を切り替えて利用できるようにして効率より柔軟性を優先するのかを設計チームが選択することができます。

図1. 2G / 3G（左）と4G以降（右）のワイヤレス モデム チップの比較

図2. 柔軟性と効率を兼ね備えたASIP

柔軟性

効率

マイクロプロセッサ

コンフィギュラブルなマイクロプロセッサ

ASIP特定用途向けプロセッサ

プログラマブルデータパス

ハードワイヤードデータパス

ハードワイヤード・データパス モデム

マイクロプロセッサ

低レベル・プロトコルとアプリケーションSW

DSP音声

コーデック

ASIPOFDMレシーバ

ASIP MIMOデコーダ

ASIPチャネルエスティメータ マイクロプロセッサ

低レベル・プロトコルとアプリケーションSW

ASIPチャネルデコーダ

ASIP同期

DSP

音声コーデック

ASIPフィルタリング

ASIPインプリメンテーションを自動化するIP Designer

19

Support Q

&A

検証

編S

upport Q&

Aフ

ィジ

カル

編S

upport Q&

A論

理合

成編

New

s Release

ニュ

ース

リリ

ース

Synopsys

+ Coverity

IoT特集

Technology Update

最新

技術

情報

Custom

erH

ighlightW

hat's New

in DesignW

are IP?

SDR向けASIPの設計事例

ASIPの消費電力と性能を最適化1つのSoCに複数のASIPを組み合わせて消費電力と性能のバランスを最適化すると、現在最先端のワイヤレス・デバイスへの対応も容易になります。しかし効果的な設計ツールなくしてSoC内の各ASIPを命令セットから完全にカスタマイズし、アプリケーションに合わせて最適化しようとすると、設計工数が増大しプロジェクトのスケジュール遅延を招くおそれがあります。

シノプシスのIP Designerは、短時間で効率よくASIPを設計およびプログラムできるよう支援する各種ツールで構成されています。IP DesignerではASICとFPGAの両方のテクノロジをターゲットにしたRTLを作成できるほか、最適化コンパイラを含めプロセッサに必要なソフトウェア・ツールチェーンをすべて自動で生成できます。

設計チームは、IP Designerで以下のことが行えます（図3）。

● プロセッサ記述言語nMLを使用して命令セット・アーキテクチャ（ISA）を定義

● ASIPアーキテクチャ専用のソフトウェア開発キット（SDK）を自動で生成。nML記述から生成されるこのSDKには、Cコンパイラ、アセンブラ / ディスアセンブラ、リンカ、命令セット・シミュレータ（ISS）、グラフィック・デバッガが含まれます

● ISSから得たプロファイリング情報に基づき、個々のアルゴリズムに合わせてアーキテクチャを最適化

● nMLプロセッサ記述からハードウェアを自動で生成

● リグレッション・テスト用のCおよびアセンブリ・コードのテスト・プログラムを生成

● バーチャル・プラットフォーム内でISSを使用して実チップ完成前のソフトウェア開発をサポート

IP Designerには、特定用途アーキテクチャの消費電力と性能を最適化するための機能が幅広く用意されています。

たとえば、ベクトル・データ型を使用してSIMD（Single-Instruction, Multiple Data）並列処理を指定することにより、MIMOによる先進のアンテナ・テクノロジや複素数に対する周波数ドメイン処理をサポートできます。

また、命令レベルの並列性を利用して性能を高める一方で、命令ワード・サイズを調整してプログラム・メモリーのフットプリントと消費電力の両方を削減するというバランスをとることができます。短い命令を使用し、実際に使用される命令のみをエンコードすることによって命令ワード・サイズを制限できます。

これ以外にも、IP Designerではスカラ、複素数、ベクトル・データ型、およびレジスタ、メモリー、機能ユニットの正確なビット幅を指定してアプリケーション固有の関数を定義できるなど、信号処理ロジックにおけるアーキテクチャ詳細化をさまざまな方法で制御できます。データパス・ブロック内に制御フロー命令を埋め込むこともでき、メモリーおよびI/Oに対する柔軟なモデリングをサポートできます。

IP Designerを利用すると、これらの最適化を検討してワイヤレス・ベースバンド・アプリケーション向けの高性能・低消費電力アーキテクチャの開発が可能になるとともに、これまで数ヵ月かかっていた詳細なインプリメンテーション工程も自動化できます。

最近は、携帯端末およびスモールセル基地局の両方で3Gおよび4Gプロジェクトの要件を満たすためにASIPアーキテクチャを採用する設計チームが増えています。ここからは、シノプシスのASIP設計ツールを適用してSDRプロジェクトを成功させた設計チームの事例をご紹介します。

図3. IP Designerのツール フロー

1

1

2

2

3

3

4

4

SDK生成

アーキテクチャ最適化

ハードウェア生成

検証

ユーザー定義アーキテクチャ

プロセッサ・モデルnML

命令セットFMT ALU OPDFMT MPY OPDFMT OPD SH

詳細化

ユーザー定義アルゴリズム

アルゴリズムC

アーキテクチャ最適化とソフトウェア開発

最適化Cコンパイラ

アセンブラ リンカ

バイナリ

デバッガ / プロファイラ ISS

ESLモデル

SystemC検証

テスト・プログラム・ジェネレータ

ASIP合成

RTLジェネレータ

合成可能RTLVHDL / Verilog

VCSDesign

Compiler

ASIC FPGA Success S

tory

20

事例1：3GPP LTEカテゴリ4モデム[1]

設計チーム ： imecアプリケーション ： 4Gベースバンド

imecは2種類のASIPアーキテクチャを検討しました。1つは柔軟で高性能なカスタムDSP、そしてもう1つはRTLを固定しデータパスをプログラマブルにして効率を優先したアーキテクチャです。設計チームは、ヘテロジニアスなASIPアーキテクチャを使用することで消費電力、面積、性能のトレードオフに成功しました（図4）。

アーキテクチャの特長● 10命令発行スロットのVLIW● 4クラスのCGA機能ユニット● 3つの32ビット・スカラ・ユニット● パッキング・ユニット● 3つの16ウェイ16ビットSIMDベクトル・ユニット（256ビット）● ベクトル・ロード / ストア・ユニット

最終デザイン● 40nmプロセスで平均消費電力45mW（@400MHz）

imecのベースバンド プロセッサ ソリューションの詳細は、下記をご覧ください。

http://www2.imec.be/be_en/research/wireless-communication/reconfigurable-radio-digital-b.html

「次世代ワイヤレス・デバイスでは柔軟性と信頼の向上が業界全体で求められています。そこで、imecのブロードバンド・ワイヤレス・プログラムはコストと消費電力を抑えたリコンフィギュラブルな無線ソリューションの開発を目指しています。今後の4Gおよび5Gネットワークを実現していく上で、複数規格に対応したモデムの重要性はますます高まるでしょう。これに対応するため、シノプシス社のIP Designerツール・スイートを採用してCプログラマブルなベースバンド・プロセッサ・テンプレートを設計し、面積とスループットに関して非常に競争力のある数値を達成しました。さらに、（LDPCやターボ符号などの）高度な方式をサポートした柔軟なFECコア（ASIP）ファミリーを実現することにも成功しました。これらは非常に魅力的なハードウェア・インプリメンテーションであるだけでなく、ハードウェアの完全な再利用と柔軟なメモリー割り当てにも対応しています」

imec Liesbet Van der Perre氏

事例2：LTEマルチモード・ワイヤレス・ベースバンドASIP[2]

設計チーム ： 株式会社富士通研究所アプリケーション ： スマートフォンおよびタブレットPC

富士通研究所は、マイクロ・アーキテクチャを最適化して消費電力を削減するためにASIPアプローチを採用することを決めました。設計チームは冗長なパイプライン・ステージを除去し、消費電力を削減することに成功しました。

アーキテクチャの特長● 4ウェイ・ヘテロジニアス・ベクトル演算ユニット● 8ウェイ16ビット・ベクトル演算● 冗長なパイプライン・ステージを除去し、消費電力を削減 ● パイプライン・レジスタ・ゲーテッド・クロック● アプリケーション固有の特殊命令

最終デザイン● 12GOPS（@250MHz）の性能● ゲート数100万● 28nmプロセスで平均消費電力30mW● 7ヵ月で最初のインプリメンテーションが完了● 一般的なアプローチに比べ消費電力を20%削減

事例3：ベースバンドASIPコア[3]

設計チーム ： 中国科学院 計算技術研究所（ICT）アプリケーション ： 4G対応の携帯端末およびスモールセル基地局

ICTは、FFT、FIRフィルタ、行列演算、マップ / デマップなどの主要なベースバンド処理アルゴリズムをより効率的にサポートできるマイクロ・アーキテクチャの開発を目指していました。シノプシスのASIP設計ツールを利用する

Customer Highlightワイヤレス・ベースバンドSoC向けASIPの設計

図4. imecの4GベースバンドASIP

プログラム・メモリー

スカラメモリー

VLIWRF

ベクトルメモリー

1

ベクトルメモリー

2

ベクトルRF

中央ベクトルRF

VLIWFU 1

VLIWFU 2

VLIWFU 3

アドレス計算用などの3つの

スカラ・ユニット

CGA LSユニット1

CGA LSユニット2

2つのベクトル・ロード / ストア・ユニット

CGA VU1

CGA VU2

CGA VU3

3つのベクトル演算ユニット

CGAパックユニット1

CGAパックユニット1

2つのパック / アンパック・ユニット

10ウェイVLIWスロット

前ページより続く

図5. 富士通研究所の4GベースバンドASIP

…

……

パイプライン・ステージ

命令発行ベクトル演算制御

ALU x8 ALU x8 ALU x8 ALU x8

LD / ST x8 LD / ST x8 MAC x8 MAC x8

冗長なパイプライン・ステージ

を除去

ベクトル演算

出典：SNUG Japan、2013年

21

Support Q

&A

検証

編S

upport Q&

Aフ

ィジ

カル

編S

upport Q&

A論

理合

成編

New

s Release

ニュ

ース

リリ

ース

Synopsys

+ Coverity

IoT特集

Technology Update

最新

技術

情報

Custom

erH

ighlightW

hat's New

in DesignW

are IP?まとめ

著者紹介Dr. Bo Wu：シノプシスのASIP設計ツール担当テクニカル・マーケティング・マネージャ。シノプシスでの勤務を含め、これまで18年間にわたりNortel、AT&T Wireless、Cadence Design Systems、CoWareの各社で3GPP W-CDMA、LTE™、WiMAX™、WLAN、DVB®などの分野でシステム設計、シミュレーション、インプリメンテーションを担当。清華大学（中国）にて電子工学の学士号と修士号、ビクトリア大学（カナダ）にて電気工学の博士号を取得。

参考文献[1] imecのASIPに関するプレゼンテーション（SNUG）：http://www.synopsys.com/news/pubs/snug/2014/germany/A3_goossens_pres_snps.pdf[2] 富士通研究所のLTE ASIPに関する事例：

http://news.synopsys.com/2013-07-09-Fujitsu-Laboratories-Implements-Custom-Processor-for-3G-LTE-Modem-with-Synopsys-Processor-Designer[3] ICTが発表した論文：http://ieeexplore.ieee.org/stamp/stamp.jsp?arnumber=6800412

詳細情報● ウェビナー：Application-Specific Processors (ASIP) for the Design of Wireless SoCs

https://event.on24.com/eventRegistration/prereg/register.jsp?eventid=749425&sessionid=1&key=C1095E85AA84BDFD8A0875F9E5E64673● ウェブページ：IP Designer、IP Programmer、MP Designerに関する情報 http://www.synopsys.com/IP/ProcessorIP/asip/ip-mp-designer

図6. ICTの4GベースバンドASIP

ことで、設計チームは複数のアーキテクチャを短期間で検討し、最適なアプローチを選択することができました（図6）。

アーキテクチャの特長● ワイドSIMD実行（512ビット幅）● 4スロット可変長VLIW● カスタムISA：スカラ、ベクトル、スカラ / ベクトル混在、FFTなど

最終デザイン● 複数のASIP● 代表的なASIP規模は130万ゲート● 55nmプロセスで平均消費電力230mW

従来のワイヤレス・ベースバンド・アプリケーション向けアーキテクチャでは、次世代モデムの規格への対応が難しくなっています。各種の規格が進展する中、1つのモデムで複数の規格をサポートできる手段はSDRに限られてきますが、SDRではSoCの性能と消費電力に対する要求がこれまで以上に高く

なります。

ASIPアーキテクチャならプロセッサの完全なカスタマイズが可能で、設計チームのニーズに合わせてワイヤレス・ベースバンドSoCをきめ細かく最適化できます。最先端のベースバンド規格で要求される高い性能を達成するには、複数のヘテロジニアスなASIPコアを使用することが現実的な解であることが実証されつつあります。ASIPは汎用DSPに比べ電力効率に優れている上、その本質的なプログラマビリティにより、ハードワイヤード・データパス・ロジックに比べ高い柔軟性が得られます。

シノプシスのIP Designerを利用したASIP設計メソドロジでは、最適化ソフトウェア・コンパイラを含むソフトウェア・ツールチェーンを自動で生成できます。また、ASICおよびFPGA用のRTLを生成できるほか、短期間でアーキテクチャ検討を行い、性能、消費電力、面積の最適なトレードオフを決定できます。

シノプシスのASIP設計ツールは、すでに最先端の携帯端末およびスモールセル基地局アプリケーション向けのワイヤレス・ベースバンド設計に採用されており、その使い易さ、高い生産性、結果予測性はこれらの設計チームに大きな成果をもたらしています。

プログラム・メモリー（TCM）

特殊

レジ

スタ

命令フェッチ / デコード

命令発行

スカ

ラR

F

スカラ演算 ベクトル・ロード ベクトル・ストア SIMD演算

AGU RF

SLSU SMAC SALU

スカラ・データパス

VALU VAAU VSU VALU VMAC VSF IVU

SIMD（ベクトル）データパス

データ・メモリー（TCM）

Success S

tory

ベク

トル

・レ

ジス

タ・

ファ

イル